CN111554575A - 半导体器件制备中低表面损伤的两步干法刻蚀方法 - Google Patents

半导体器件制备中低表面损伤的两步干法刻蚀方法 Download PDF

Info

Publication number
CN111554575A
CN111554575A CN202010401018.8A CN202010401018A CN111554575A CN 111554575 A CN111554575 A CN 111554575A CN 202010401018 A CN202010401018 A CN 202010401018A CN 111554575 A CN111554575 A CN 111554575A
Authority
CN
China
Prior art keywords
power
icp
dry etching
etching
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010401018.8A
Other languages
English (en)
Inventor
陈鹏
徐儒
潘传真
封建波
谢自力
修向前
陈敦军
刘斌
赵红
张�荣
郑有炓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Electric Power Research Institute of State Grid Shandong Electric Power Co Ltd
Original Assignee
Nanjing University
Electric Power Research Institute of State Grid Shandong Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University, Electric Power Research Institute of State Grid Shandong Electric Power Co Ltd filed Critical Nanjing University
Priority to CN202010401018.8A priority Critical patent/CN111554575A/zh
Publication of CN111554575A publication Critical patent/CN111554575A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种半导体器件制备中低表面损伤的两步干法刻蚀方法,其步骤包括:(1)器件表面清洁;(2)高速的纵向ICP干法刻蚀;(3)低速的纵向ICP干法刻蚀;其特征在于:步骤(2)中的RF功率在步骤(3)中RF功率的200%以上,步骤(3)中的ICP功率在步骤(2)中ICP功率的200%以上。本发明通过先后采用两套不同的刻蚀功率,实现两步刻蚀,机理主要是在ICP刻蚀接近器件设计深度时,将主要刻蚀机制从离子轰击效应更换为表面离子化学反应,依靠小动能的表面化学反应,完成最后的刻蚀结构,从而将表面刻蚀损伤降低到最小范围。

Description

半导体器件制备中低表面损伤的两步干法刻蚀方法
技术领域
本发明涉及一种半导体器件制备中低表面损伤的两步干法刻蚀方法,属于半导体材料技术领域。
背景技术
氮化镓(GaN)作为第三代宽禁带半导体材料的典型代表,具有大禁带宽度(3.4eV)、强击穿电场(3MV/cm)、高电子饱和漂移速度(3×107cm/s)和良好化学稳定性等一系列材料性能优势,是研制高性能功率电子器件的热门材料。性能优异的GaN肖特基功率器件,依赖于高质量材料外延技术,包括外延设备、外延机制、材料生长过程中的缺陷产生与抑制、原子表面结构再构等关键技术;还依赖于精细的器件结构制备技术,包括表面修饰结构制备以及器件内部结构制备工艺等关键技术。
目前为止,GaN基半导体器件结构通过多种方法可以实现,比如模板辅助合成,掩模板辅助刻蚀等等。其中干法刻蚀方法具有良好的可控性,且适用材料广泛,掩模板可通过光刻或者自组织纳米材料来制备。然而,干法刻蚀却面临着一个困难,即会引起器件结构中刻蚀侧壁的晶格缺陷,这些晶格缺陷会导致半导体器件电学和光学性质的退化。一般的干法刻蚀的损伤深度约几十纳米,随着器件结构尺寸的降低,尤其是当降低到尺寸与刻蚀深度可比拟时,比如纳米结构器件,几十纳米的刻蚀损伤对器件光电特性的影响将非常巨大。另一方面,在高压电力电子器件中,表面损伤往往会形成漏电通道,导致器件发热甚至失效。因此,在器件工艺优化过程中研究器件表面材料质量受干法刻蚀的影响规律是非常关键的。
发明内容
本发明的目的在于提供一种半导体器件制备中低表面损伤的两步干法刻蚀方法,通过调整ICP刻蚀过程中的RF功率和ICP功率,实现被刻蚀器件的低表面损伤。
本发明的目的通过以下技术方案实现:
一种半导体器件制备中低表面损伤的两步干法刻蚀方法,其步骤包括:
(1)器件表面清洁;
(2)高速的纵向ICP干法刻蚀;
(3)低速的纵向ICP干法刻蚀;
其中步骤(2)中的RF功率在步骤(3)中RF功率的200%以上,步骤(3)中的ICP功率在步骤(2)中ICP功率的200%以上。
优选的,步骤(2)中设定RF功率为80~100W,ICP功率为0~100W;步骤(3)中设定RF功率为0~10W,ICP功率为500~600W。
优选的,步骤(2)中设定RF功率为100W,ICP功率为100W;步骤(3)中设定RF功率为10W,ICP功率为600W。
优选的,所述步骤(2)和(3)在ICP腔室里连续完成。
优选的,所述步骤(2)完成所需刻蚀深度的80~90%,剩余的刻蚀深度由步骤(3)完成。当器件结构刻蚀深度在1微米左右的时候,常规干法刻蚀的刻蚀损伤深度在20~50nm左右,因此最后100nm~200nm换成步骤(3)会得到表面损伤很小的器件,且刻蚀效率较高。
优选的,所述步骤(1)中先后经过有机溶剂清洁和酸清洁,所述有机溶剂清洁是指将器件浸泡在有机溶剂中,所述酸清洁是指将器件浸泡在浓度为5~10%的酸性溶液中。
优选的,所述有机溶剂为所述有机溶剂为乙醇、丙酮、乙醚、甲醇、异丙醇、乙二醇醚、三氯乙烷或四氯化碳中的一种或混合物。
优选的,所述酸性溶液为盐酸、硫酸、磷酸、氢氟酸或硝酸。
本发明的两步干法刻蚀方法根据刻蚀气体决定适用的材料,例如,采用10:1的Cl2和BCl3作为刻蚀气体时,本方法适用于GaN系列的材料,如GaN、InGaN、AlGaN等。
通常半导体器件制备中低表面损伤的ICP干法刻蚀方法,使用恒定的ICP功率和RF功率。在刻蚀过程中,ICP功率决定离化功率,较高的离化功率产生较高的离子密度,离化出的离子具有很高的化学活性,可以与相应原子发生化学反应;RF功率决定离子的运动,较高的RF功率产生较高动能的离子。因此,RF功率的提高,可以增加离子的轰击效果,导致较快的刻蚀速率。然而,高能量的离子轰击,会造成刻蚀表面晶格较大的范围的畸变,形成近表面晶格的损伤。在通常半导体器件制备中,依据刻蚀深度和刻蚀时间,先选择折中的ICP与RF功率,这样导致不能完全保护表面晶格质量。由于刻蚀表面通常都是器件的重要界面,所以表面损伤会严重影响器件的性能,如增加电子器件的漏电,或称为发光器件的电子俘获中心,降低器件发光效率。本发明的关键之一就是利用两步刻蚀,既可以满足足够快的刻蚀速度形成器件结构,又利用活性离子表面化学反应,在刻蚀的后半段只对表面层原子进行刻蚀,避免对表面层以下晶格的破坏,从而降低表面损伤,提高器件性能。
本发明通过先后采用两套不同的刻蚀功率,实现两步刻蚀,机理主要是在ICP刻蚀接近器件设计深度时,将主要刻蚀机制从离子轰击效应更换为表面离子化学反应,依靠小动能的表面化学反应,完成最后的刻蚀结构,从而将表面刻蚀损伤降低到最小范围。很多实验报道已经表明,避免表面损伤,可以有效降低电子器件的漏电,或提高发光器件的发光效率。
附图说明
图1是本发明的实施例1的刻蚀速率随RF功率变化关系图。
图2是本发明的实施例1的刻蚀速率随ICP功率变化关系图。
图3是本发明的实施例1的器件发光强度随RF功率变化关系图。
图4是本发明的实施例2刻蚀获得的GaN纳米柱阵列扫描电镜(SEM)照片。
具体实施方式
以下是结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
采用的样品是在蓝宝石衬底上生长的GaN外延片。
1)将外延片切分成8块,在酒精和丙酮内分别进行10min超声清洗,然后用去离子水反复冲净。之后在80摄氏度10%的稀盐酸溶液浸泡10min,去除表面的氧化物。
2)利用ICP系统对清洗过的样品进行,刻蚀气体为Cl2/BCl3=24sccm/3sccm,腔体压强为6mTorr,腔体温度保持在25℃。样品托盘背面不断有氦气流动,将刻蚀引起的热能快速传递走,可有效的保持样品在刻蚀过程中的温度恒定。通过改变RF功率和ICP功率制备了8组不同样品,如下表,RF和ICP的变化范围分别是3W~100W,30W~600W。
1 2 3 4 5 6 7 8
RIE(W) 3 5 60 100 10 10 10 10
ICP(W) 100 100 100 100 30 100 350 600
3)首先进行为不同RF功率下氮化镓的刻蚀,结果如图1所示。工艺气体是Cl2/BCl3=24/3sccm,腔体压强6mTorr。改变RF从3W到100W时,ICP固定为100W。图1中可以看出,随着RF功率的增加,氮化镓的刻蚀速率单调上升非常大,超过600nm/min。这是因为RF功率增大后,离子具有更大的轰击能量。
4)其次改变ICP从30W到600W,RF固定在10W。图2中可以看出,随着ICP功率的增加,氮化镓的刻蚀速率单调上升不大,最高速率不超过140nm/min。这是因为ICP功率增大后,离子具有更高的密度,但能量较小。
5)结合以上实验结果,选择刻蚀条件为:ICP功率保持在600W,RF功率从3W变到100W,然后测量各个样品的发光强度。从图3可以看到,随着RF功率从100W变到3W,样品发光的强度提高了5.6倍。可见,RF功率对发光效率有非常大的影响,随着RF功率的降低,干法刻蚀对样品的损伤急剧降低。但是,过低的RF功率,如3W,导致过低的刻蚀速率。
6)本发明的方法利用这一现象对器件制备工艺进行优化:第一步快速刻蚀保证器件结构形貌,第二步慢速刻蚀保证刻蚀表面低损伤,可以刻蚀获得发光特性优良的GaN纳米柱阵列结构。
实施例2
本半导体器件制备中低表面损伤的两步干法刻蚀方法,其步骤包括:
(1)将蓝宝石衬底上生长的GaN外延片在甲醇和乙醚内分别进行10min超声清洗,然后用去离子水反复冲净。之后在80摄氏度8%的稀硫酸溶液浸泡10min,去除表面的氧化物;
(2)高速的纵向ICP干法刻蚀,设定RF功率为100W,ICP功率为100W;
(3)低速的纵向ICP干法刻蚀,设定RF功率为10W,ICP功率为600W。
刻蚀气体为Cl2/BCl3=24sccm/3sccm,腔体压强为6mTorr,腔体温度保持在25℃。样品托盘背面不断有氦气流动,将刻蚀引起的热能快速传递走,可有效的保持样品在刻蚀过程中的温度恒定。
制得的GaN纳米柱阵列扫描电镜(SEM)照片如图4所示,可以看出,纳米柱表面很光滑,说明器件的表面损伤程度很低。
实施例3
本半导体器件制备中低表面损伤的两步干法刻蚀方法,其步骤包括:
(1)将Si衬底上生长的AlN/AlGaN外延片外延片在异丙醇内进行15min超声清洗,然后用去离子水反复冲净。之后在80摄氏度5%的稀硝酸溶液浸泡15min,去除表面的氧化物;
(2)高速的纵向ICP干法刻蚀,设定RF功率为80W,ICP功率为0W;
(3)低速的纵向ICP干法刻蚀,设定RF功率为8W,ICP功率为550W;
刻蚀气体为Cl2/BCl3=24sccm/3sccm,腔体压强为6mTorr,腔体温度保持在25℃。样品托盘背面不断有氦气流动,将刻蚀引起的热能快速传递走,可有效的保持样品在刻蚀过程中的温度恒定。
实施例4
本半导体器件制备中低表面损伤的两步干法刻蚀方法,其步骤包括:
(1)将蓝宝石衬底上生长的GaN/InGaN量子阱外延片在乙二醇醚和三氯乙烷内分别进行8min超声清洗,然后用去离子水反复冲净。之后在80摄氏度8%的氢氟酸溶液浸泡2min,去除表面的氧化物;
(2)高速的纵向ICP干法刻蚀,设定RF功率为90W,ICP功率为50W;
(3)低速的纵向ICP干法刻蚀,设定RF功率为0W,ICP功率为500W;
刻蚀气体为Cl2/BCl3=24sccm/3sccm,腔体压强为6mTorr,腔体温度保持在25℃。样品托盘背面不断有氦气流动,将刻蚀引起的热能快速传递走,可有效的保持样品在刻蚀过程中的温度恒定。

Claims (8)

1.一种半导体器件制备中低表面损伤的两步干法刻蚀方法,其步骤包括:
(1)器件表面清洁;
(2)高速的纵向ICP干法刻蚀;
(3)低速的纵向ICP干法刻蚀;
其特征在于:步骤(2)中的RF功率在步骤(3)中RF功率的200%以上,步骤(3)中的ICP功率在步骤(2)中ICP功率的200%以上。
2.根据权利要求1所述的两步干法刻蚀方法,其特征在于:步骤(2)中设定RF功率为80~100W,ICP功率为0~100W;步骤(3)中设定RF功率为0~10W,ICP功率为500~600W。
3.根据权利要求2所述的两步干法刻蚀方法,其特征在于:步骤(2)中设定RF功率为100W,ICP功率为100W;步骤(3)中设定RF功率为10W,ICP功率为600W。
4.根据权利要求1所述的两步干法刻蚀方法,其特征在于:所述步骤(2)和(3)在ICP腔室里连续完成。
5.根据权利要求2所述的两步干法刻蚀方法,其特征在于:步骤(2)完成所需刻蚀深度的80~90%,剩余的刻蚀深度由步骤(3)完成。
6.根据权利要求3所述的两步干法刻蚀方法,其特征在于:步骤(1)中先后经过有机溶剂清洁和酸清洁,所述有机溶剂清洁是指将器件浸泡在有机溶剂中,所述酸清洁是指将器件浸泡在质量浓度为5~10%的酸性溶液中。
7.根据权利要求6所述的两步干法刻蚀方法,其特征在于:所述有机溶剂为乙醇、丙酮、乙醚、甲醇、异丙醇、乙二醇醚、三氯乙烷或四氯化碳中的一种或混合物。
8.根据权利要求6所述的两步干法刻蚀方法,其特征在于:所述酸性溶液为盐酸、硫酸、磷酸、氢氟酸或硝酸。
CN202010401018.8A 2020-05-13 2020-05-13 半导体器件制备中低表面损伤的两步干法刻蚀方法 Pending CN111554575A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010401018.8A CN111554575A (zh) 2020-05-13 2020-05-13 半导体器件制备中低表面损伤的两步干法刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010401018.8A CN111554575A (zh) 2020-05-13 2020-05-13 半导体器件制备中低表面损伤的两步干法刻蚀方法

Publications (1)

Publication Number Publication Date
CN111554575A true CN111554575A (zh) 2020-08-18

Family

ID=72006240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010401018.8A Pending CN111554575A (zh) 2020-05-13 2020-05-13 半导体器件制备中低表面损伤的两步干法刻蚀方法

Country Status (1)

Country Link
CN (1) CN111554575A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863258A (zh) * 2023-01-09 2023-03-28 深圳吉华微特电子有限公司 一种降低mosfet器件导通电阻的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070015371A1 (en) * 2005-06-02 2007-01-18 The Regents Of The University Of California Etching radical controlled gas chopped deep reactive ion etching
CN106099637A (zh) * 2016-07-13 2016-11-09 中国科学院半导体研究所 基于纳米压印光栅的两步干法刻蚀方法及外延片和激光器
CN111129955A (zh) * 2019-12-04 2020-05-08 中国电子科技集团公司第十三研究所 一种低温等离子体干法刻蚀方法及其应用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070015371A1 (en) * 2005-06-02 2007-01-18 The Regents Of The University Of California Etching radical controlled gas chopped deep reactive ion etching
CN106099637A (zh) * 2016-07-13 2016-11-09 中国科学院半导体研究所 基于纳米压印光栅的两步干法刻蚀方法及外延片和激光器
CN111129955A (zh) * 2019-12-04 2020-05-08 中国电子科技集团公司第十三研究所 一种低温等离子体干法刻蚀方法及其应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863258A (zh) * 2023-01-09 2023-03-28 深圳吉华微特电子有限公司 一种降低mosfet器件导通电阻的制造方法

Similar Documents

Publication Publication Date Title
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
JP2011077122A (ja) ゲートリセスの形成方法、AlGaN/GaN−HEMTの製造方法及びAlGaN/GaN−HEMT
JP2000164926A (ja) 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
CN112086362A (zh) 一种氮化镓增强型hemt器件及其制备方法
CN104269469A (zh) 一种降低宽禁带半导体器件欧姆接触电阻的方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN111554575A (zh) 半导体器件制备中低表面损伤的两步干法刻蚀方法
CN107293587B (zh) 一种GaN/AlGaN栅槽低损伤刻蚀的方法
CN110504316B (zh) 具有分割子器件的GaN高电子迁移率晶体管及制造方法
CN112542384B (zh) 一种氮化镓增强型器件的制造方法
JP2005210089A (ja) 窒化物系化合物半導体素子の製造方法
KR101018106B1 (ko) 역 메사 구조의 질화물 반도체 발광 소자의 제조 방법
JP2006059956A (ja) 半導体装置の製造方法
JP2012054427A (ja) 化合物半導体の製造方法
CN111446296B (zh) p型栅增强型氮化镓基高迁移率晶体管结构及制作方法
CN115527849A (zh) 一种基于GaN基材料原子层刻蚀方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN109830540B (zh) 一种基于空心阳极结构的肖特基二极管及其制备方法
CN112951911A (zh) 增强型GaN基高电子迁移率晶体管及其制备方法
CN113555283A (zh) 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
TWI394217B (zh) 雙極性電晶體的製造方法
CN212161838U (zh) 一种AlGaN基石墨烯模板紫外探测器
CN111463124B (zh) 用于集成电路的刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 250003 No. 2000, Wang Yue Road, Shizhong District, Ji'nan, Shandong

Applicant after: ELECTRIC POWER RESEARCH INSTITUTE OF STATE GRID SHANDONG ELECTRIC POWER Co.

Applicant after: Nanjing University

Address before: 210046 Xianlin Avenue 163, Qixia District, Nanjing City, Jiangsu Province

Applicant before: NANJING University

Applicant before: State Grid Shandong Electric Power Company Electric Power Research Institute