CN111541364A - 用于dc-dc转换器的死区时间控制电路及控制方法 - Google Patents

用于dc-dc转换器的死区时间控制电路及控制方法 Download PDF

Info

Publication number
CN111541364A
CN111541364A CN202010246813.4A CN202010246813A CN111541364A CN 111541364 A CN111541364 A CN 111541364A CN 202010246813 A CN202010246813 A CN 202010246813A CN 111541364 A CN111541364 A CN 111541364A
Authority
CN
China
Prior art keywords
gate
output
circuit
dead time
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010246813.4A
Other languages
English (en)
Other versions
CN111541364B (zh
Inventor
刘帘曦
黄文斌
廖栩锋
励勇远
朱樟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010246813.4A priority Critical patent/CN111541364B/zh
Publication of CN111541364A publication Critical patent/CN111541364A/zh
Application granted granted Critical
Publication of CN111541364B publication Critical patent/CN111541364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种用于DC‑DC转换器的死区时间控制电路和控制方法，所述控制电路包括：实时状态检测模块，连接待调节电路，用于实时检测所述待调节电路的死区时间状态，并根据检测结果产生控制信号；死区时间调节模块，连接所述实时状态检测模块和所述待调节电路，用于根据所述控制信号调节所述待调节电路下一个时钟周期的死区时间长度。本发明的电路和方法通过对待调节电路实时检测，可以根据不同工作条件下动态调节死区时间，从而避免DC‑DC转换器死区时间过短造成的效率损失和死区时间过长造成的功耗损失，提高了DC‑DC转换器的整体转换效率。

Description

用于DC-DC转换器的死区时间控制电路及控制方法
技术领域
本发明属于微电子技术领域，具体涉及一种用于DC-DC转换器的死区时间控制电路及控制方法。
背景技术
传统DC-DC拓扑结构是由功率MOS(金属氧化物半导体，metal-oxidesemiconductor)开关功率管和续流二极管组成。续流二极管的导通电压通常在0.7V附近，在续流二极管导通阶段，其导通损耗过大，会降低系统工作效率。目前主流结构为同步DC-DC拓扑结构，传统的同步DC-DC拓扑结构中的续流二极管被一个大尺寸低导通压降功率MOS管代替，我们称其为功率MOS续流功率管，故而同步拓扑结构能够减少续流通路的导通损耗，从而提升效率。
在理想稳定状态下，功率MOS开关功率管和功率MOS续流功率管工作状态相反，即，二者有一个导通时，另一个必须关断，反之亦然。由控制电路输出的脉宽调制PWM信号通过逻辑电路分成两个时钟方波信号，控制两个功率管开启和关断。理论上，分别驱动功率MOS开关功率管和功率MOS续流功率管的方波信号不会使这两个功率管同时导通。但实际上，由于MOSFET(金氧半场效晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor)对门级驱动稍有延时，在非理想情况下，两个功率管可能存在同时导通的一段时间，这种情况称为直通状态。直通状态下将输入短路到地，造成大量电流产生，这不仅会减小整个DC-DC的效率，同时有可能会损坏芯片。为避免直通状态的产生，在一功率管关断至另一功率管导通之间人为引进一定的延时，即驱动功率MOS开关功率管和功率MOS续流功率管的方波信号是非交叠时钟信号，并且称该延时为DC-DC变换器的“死区时间”。然而，在此段时间内，续流电流一直通过续流MOS管的寄生二极管续流，因此同样在死区时间内也存在二极管导通损耗。此外，如果死区时间过短，同样会发生直通状态。
DC-DC转换器的死区控制是对两个工作过程内存在的死区时间进行控制：第一是功率开关功率管关闭至功率续流功率管开启之间的死区时间；第二是功率续流功率管关闭至功率开关功率管开启之间的死区时间。传统死区控制为固定死区，但设定的延时长度必须满足所有DC-DC转换器可能存在的应用情况，例如输入输出电压的变化和负载电流的变化等。然而，任何时刻电流流过寄生二极管而不是续流MOS管时，都会导致较大的导通损耗，这些损耗与死区时间长度成正比。过大的死区时间同样会降低了转换器的效率。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种用于DC-DC转换器的死区时间控制电路及控制方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个方面提供了一种用于DC-DC转换器的死区时间控制电路，包括：
实时状态检测模块，连接待调节电路，用于实时检测所述待调节电路的死区时间状态，并根据检测结果产生控制信号；
死区时间调节模块，连接所述实时状态检测模块和所述待调节电路，用于根据所述控制信号调节所述待调节电路下一个时钟周期的死区时间长度。
在本发明的一个实施例中，所述实时状态检测模块包括第一电阻、第二电阻、第一PMOS管、第一NMOS管、第一反相器、第一电容、第二电容、第一比较器、第二比较器、第一与非门、第二与门非和第一与门，其中，
所述第一电阻和所述第二电阻串联在所述待调节电路与接地端之间，所述第一电容并联在所述第二电阻的两端；
所述第一NMOS管的栅极连接所述死区时间调节模块，漏级连接在所述第一电阻与所述第二电阻之间的节点处；所述第一反相器的输入端连接所述第一NMOS管的栅极，输出端连接所述第一PMOS管的栅极；所述第一PMOS管的漏级连接所述第一NMOS管的漏极，所述第一PMOS管的源级连接所述第一NMOS管的源极；
所述第二电容连接在所述第一NMOS管的源极与接地端之间；
所述第一比较器的反向输入端和所述第二比较器的正向输入端分别连接所述第一NMOS管的源极；所述第一比较器的正向输入端输入第一输出基准电压，所述第一比较器的输出端连接所述第一与非门的第一输入端和所述第一与门的第二输入端；所述第二比较器的反向输入端输入第二输出基准电压，所述第二比较器的输出端分别连接所述第二与非门的第二输入端和所述第一与门的第一输入端；
所述第一与非门的第二输入端连接所述第二与非门的输出端，所述第一与非门的输出端连接所述第二与非门的第一输入端；
所述第二与非门的输出端作为整个所述实时状态检测模块的第一输出端连接至所述死区时间调节模块，所述第一与门的输出端作为整个所述实时状态检测模块的第二输出端连接至所述死区时间调节模块。
在本发明的一个实施例中，所述死区时间调节模块包括有限状态机、解码器、电容阵列、第二反相器、第三反相器、第二与门、第三与门、第四与门、第一或门、第一驱动电路、第二驱动电路，其中，
所述有限状态机的第一输入端连接所述第一与门的输出端，其第二输入端连接所述第二与非门的输出端；
所述解码器的输入端连接所述有限状态机的输出端，所述解码器的输出端连接所述电容阵列的控制端；
所述第二反相器的输入端输入控制信号，其输出端连接所述第二与门的第一输入端；
所述第二与门的第二输入端连接所述第一驱动器的输出端，所述第二与门的输出端分别连接第二驱动器的输入端和所述电容阵列的信号输入端，所述电容阵列的输出端连接所述第一或门第二输入端；
所述第一或门的第一输入端连接所述第二反相器的输出端，所述第一或门的输出端连接所述第一驱动器的输入端；
所述第三反相器的输入端连接所述第二驱动器的输出端，所述第三反相器的输出端连接所述第三与门的第一输入端；
所述第三与门的第二输入端连接所述第一或门的输出端，所述第三与门的输出端连接所述第四与门的第二输入端；
所述第四与门的第一输入端连接所述第二反相器的输入端，并且所述第四与门的输出端作为整个所述死区时间调节模块的第一输出端连接至所述第一NMOS管的栅极，所述第一驱动器的输出端作为整个所述死区时间调节模块的第二输出端连接至所述待调节电路。
在本发明的一个实施例中，所述有限状态机的输出端用于输出六位信号，所述解码器为六位解码器，其中，所述有限状态机的所述六位信号分别输入所述六位解码器的六个输入端。
在本发明的一个实施例中，所述解码器包括64个输出端，分别连接至所述电容阵列的相应的控制端。
在本发明的一个实施例中，所述电容阵列包括第三反相器、电流源、第二NMOS管、第二PMOS管以及并联的多个延时单元，其中，
所述电流源连接在电源端与所述第二PMOS管的源级之间；
所述第二PMOS管的栅极和所述第二NMOS管的栅极均连接所述第二与门的输出端，所述第二PMOS管的漏级连接所述第二NMOS管的漏级，所述第二NMOS管的源极连接接地端；
所述第三反相器的输入端连接所述第二PMOS管的漏级，所述第三反相器的输出端连接所述第一或门的第二输入端；
每个所述延时单元的第一端均连接至所述第二PMOS管的漏级，第二端均连接接地端，每个所述延时单元的第三端连接至所述解码器的输出端。
在本发明的一个实施例中，所述电容阵列包括64个所述延时单元，每个延时单元均包括一个NMOS管和一个电容，其中，所述一个NMOS管的栅极连接所述解码器的相应输出端，所述一个NMOS管的漏极连接所述第二PMOS管的漏极，所述一个电容连接在所述一个NMOS管的源极与接地端之间。
本发明的另一方面提供了一种用于DC-DC转换器的死区时间控制方法，适用于上述实施例中任一项所述的死区时间控制电路，所述方法包括：
S1：判断脉宽调制PWM信号的电平状态；
S2：当所述PWM信号从高电平变为低电平时，所述PWM信号控制关闭续流功率管，并实时检测所述续流功率管的栅极电压，当检测到所述续流功率管已经关闭后，打开功率开关功率管；
S3：当所述PWM信号从低电平变为高电平时，所述PWM信号控制关闭开关功率管，并在延时了上一时钟周期确定的死区时间后打开续流功率管；
S4：获取所述待调节电路下一时钟周期的死区时间；
S5：重复步骤S1至步骤S4，以完成对所述待调节电路的死区时间进行控制。
在本发明的一个实施例中，所述S4，包括：
利用实时状态检测模块对所述待调节电路当前时钟周期的电路状态进行实时检测，若检测到所述待调节电路的开关节点电压低于控制模块的第一输出基准电压，则增加死区时间调节模块的电容阵列中接入的电容数量，以增加下一时钟周期的死区时间；若检测到所述待调节电路的开关节点电压高于控制模块的第二输出基准电压，则减少所述死区时间调节模块的电容阵列中接入的电容数量，以减少下一时钟周期的死区时间。
与现有技术相比，本发明的有益效果在于：
1、本发明的用于DC-DC转换器的死区时间控制电路和控制方法通过对待调节电路实时检测，可以根据不同工作条件下动态调节死区时间，从而避免DC-DC转换器死区时间过短造成的效率损失和死区时间过长造成的功耗损失，提高了DC-DC转换器的整体转换效率。
2、本发明的死区时间控制电路属于数模混合型电路，在模拟电路设计中，只有比较器具有静态功耗，而数字电路不存在静态功耗，因此本发明电路的静态功耗较低。
3、本发明的死区时间控制电路的调节精度较高，在任何工作条件下都可以将待调节电路的死区时间调节到最佳死区时间。此外，本发明的死区时间控制电路的普适性和可重构性很高，可根据具体电路需求进行简单的修改和重构而不改变控制方法，即可实现死区控制。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种用于DC-DC转换器的死区时间控制电路的模块示意图；
图2是本发明实施例提供的一种实时状态检测模块的电路结构图；
图3是本发明实施例提供的一种死区时间调节模块的电路结构图；
图4是本发明实施例提供的一种电容阵列的电路结构图；
图5是本发明实施例提供的一种DC-DC转换器的死区时间控制电路的具体电路图；
图6是本发明实施例提供的一种用于DC-DC转换器的死区时间控制方法的流程图；
图7是本发明实施例中输入电压VIN＝1V、输出电压VOUT＝1.8V、负载电流Iload＝150mA时的测试波形图；
图8是本发明实施例中输入电压VIN＝1.5V、输出电压VOUT＝1.8V、负载电流Iload＝1mA时的测试波形图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的用于DC-DC转换器的死区时间控制电路和控制方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
本实施例提供了一种用于DC-DC转换器的死区时间控制电路。请参见图1，图1是本发明实施例提供的一种用于DC-DC转换器的死区时间控制电路的模块示意图。该死区时间控制电路包括实时状态检测模块11和死区时间调节模块12，其中，实时状态检测模块11连接待调节电路13，用于实时检测待调节电路13的死区时间状态，并根据检测结果产生控制信号；死区时间调节模块12，连接实时状态检测模块11和待调节电路13，用于根据控制信号调节待调节电路13下一个时钟周期的死区时间长度，从而达到实时调节死区时间的目的。
进一步地，请参见图2，图2是本发明实施例提供的一种实时状态检测模块的电路结构图。本实施例的实时状态检测模块11包括第一电阻R1、第二电阻R2、第一PMOS管PM1、第一NMOS管NM1、第一反相器INV1、第一电容C1、第二电容C2、第一比较器COMP1、第二比较器COMP2、第一与非门NAND1、第二与门非NAND2和第一与门AND1，其中，
第一电阻R1和第二电阻R2串联在待调节电路13与接地端GND之间，第一电容C1并联在第二电阻R2的两端；
第一NMOS管NM1的栅极连接死区时间调节模块12，漏级连接在第一电阻R1与第二电阻R2之间的节点处；第一反相器INV1的输入端连接第一NMOS管NM1的栅极，输出端连接第一PMOS管PM1的栅极；第一PMOS管PM1的漏级连接第一NMOS管NM1的漏极，第一PMOS管PM1的源级连接第一NMOS管NM1的源极；
第二电容C2连接在第一NMOS管NM1的源极与接地端GND之间；
第一比较器COMP1的反向输入端和第二比较器COMP2的正向输入端分别连接第一NMOS管NM1的源极；第一比较器COMP1的正向输入端输入第一输出基准电压VREFH，第一比较器COMP1的输出端连接第一与非门NAND1的第一输入端和第一与门AND1的第二输入端；第二比较器COMP2的反向输入端输入第二输出基准电压VREFL，第二比较器COMP2的输出端分别连接第二与非门NAND2的第二输入端和第一与门AND1的第一输入端；
第一与非门NAND1的第二输入端连接第二与非门NAND2的输出端，第一与非门NAND1的输出端连接第二与非门NAND2的第一输入端；
第二与非门NAND2的输出端作为整个实时状态检测模块11的第一输出端Qn连接至死区时间调节模块12，第一与门AND1的输出端作为整个实时状态检测模块11的第二输出端HOLD连接至死区时间调节模块12。
进一步地，请参见图3，图3是本发明实施例提供的一种死区时间调节模块的电路结构图。死区时间调节模块12包括有限状态机121、解码器122、电容阵列123、第二反相器INV2、第三反相器INV3、第二与门AND2、第三与门AND3、第四与门AND4、第一或门OR1、第一驱动电路DRIVER1、第二驱动电路DRIVER2，其中，
有限状态机121的第一输入端连接第一与门AND1的输出端，其第二输入端连接第二与非门NAND2的输出端；
解码器122的输入端连接有限状态机121的输出端，解码器122的输出端连接电容阵列123的控制端CON；
第二反相器INV2的输入端输入控制信号PWM，其输出端连接第二与门AND2的第一输入端；
第二与门AND2的第二输入端连接第一驱动器DRIVER1的输出端，第二与门AND2的输出端分别连接第二驱动器DRIVER2的输入端和电容阵列123的信号输入端IN，电容阵列123的输出端连接第一或门OR1第二输入端；
第一或门OR1的第一输入端连接第二反相器INV2的输出端，第一或门OR1的输出端连接第一驱动器DRIVER1的输入端；
第三反相器INV3的输入端连接第二驱动器DRIVER2的输出端，第三反相器INV3的输出端连接第三与门AND3的第一输入端；
第三与门AND3的第二输入端连接第一或门OR1的输出端，第三与门AND3的输出端连接第四与门AND4的第二输入端；
第四与门AND4的第一输入端连接第二反相器INV2的输入端，并且第四与门AND4的输出端作为整个死区时间调节模块12的第一输出端S1连接至第一NMOS管NM1的栅极，第一驱动器DRIVER1的输出端作为整个死区时间调节模块12的第二输出端S1连接至待调节电路13。
在本实施例中，有限状态机121包括六个输出端，分别用于输出六位信号D0、D1、D2、D3、D4、D5。对应地，解码器122为六位解码器，有限状态机121的六位信号D0、D1、D2、D3、D4、D5分别输入六位解码器的六个输入端。
进一步地，解码器122具有64个输出端，用总线CT0-CT63表示，所述64个输出端分别连接至电容阵列123的相应的控制端CON。
请参见图4，图4是本发明实施例提供的一种电容阵列的电路结构图。电容阵列123包括第三反相器INV3、电流源ICON、第二NMOS管NM2、第二PMOS管PM2以及并联的多个延时单元1231，其中，
电流源ICON连接在电源端VDD与第二PMOS管PM2的源级之间；
第二PMOS管PM2的栅极和第二NMOS管NM2的栅极均连接第二与门AND2的输出端，第二PMOS管PM2的漏级连接第二NMOS管NM2的漏级，第二NMOS管NM2的源极连接接地端GND；
第三反相器INV3的输入端连接第二PMOS管PM2的漏级，第三反相器INV3的输出端连接第一或门OR1的第二输入端；
每个延时单元1231的第一端均连接至第二PMOS管PM2的漏级，第二端均连接接地端GND，每个延时单元1231的第三端连接至解码器122的输出端。
进一步地，电容阵列123包括64个延时单元1231，每个延时单元1231均包括一个NMOS管NM3-NM66和一个电容C3-C66，其中，所述NMOS管NM3-NM66的栅极连接解码器122的相应输出端。也就是说，每个延时单元1231中的NMOS管的栅极连接至解码器122的一个输出端，其中，第一个延时单元中的NMOS管NM3的栅极连接至解码器122的第一个输出端CT0，第二个延时单元中的NMOS管NM4的栅极连接至解码器122的第二个输出端CT1，第三个延时单元中的NMOS管NM5的栅极连接至解码器122的第三个输出端CT2，以此类推。所述NMOS管NM3-NM66的漏极连接第二PMOS管PM2的漏极，所述电容C3-C66连接在所述NMOS管NM3-NM66的源极与接地端GND之间。
本实施例的死区时间控制电路属于数模混合型电路，在模拟电路设计中，只有比较器具有静态功耗，而数字电路不存在静态功耗，因此本发明电路的静态功耗较低。
具体地，请参见图5，图5是本发明实施例提供的一种DC-DC转换器的死区时间控制电路的具体电路图。在本实施例中，待调节电路13包括电感L、第六十七NMOS管NM67、第三PMOS管PM3、输出电容COUT、输出电阻ROUT、第一分压电阻Rf1、第二分压电阻Rf2；其中，
电感L、第三PMOS管PM3及负载电阻ROUT依次串接于输入电压端VIN与接地端GND之间；
第六十七NMOS管NM67连接于第三PMOS管PM3的源极与接地端GND之间；输出电容COUT连接于第三PMOS管PM3的漏极与接地端GND之间；
第一分压电阻Rf1与第二分压电阻Rf2串接在第三PMOS管PM3的漏极与接地端GND之间；
第三PMOS管PM3的源极连接至实时状态检测模块11的第一电阻R1的一端；第三PMOS管PM3的栅极连接至死区时间调节模块12中的第一驱动器DRIVER1的输出端；
第六十七MOS管NM67的栅极连接死区时间调节模块12中的第二驱动器DRIVER2的输出端；
在实时状态检测模块11中，第二与非门NAND2的输出端连接死区时间调节模块12中有限状态机的第二输入端，第一与门AND1的输出端连接死区时间调节模块12中有限状态机的第一输入端；
在死区时间调节模块12中，第四与门AND4的输出端连接实时状态检测模块11中第一NMOS管NM1的栅极。
在本实施例中还包括控制模块14，控制模块14主要用于产生一个脉宽调制信号PWM，脉冲宽度调制是一种模拟控制方式，根据相应载荷的变化来调制晶体管基极或MOS管栅极的偏置，来实现晶体管或MOS管导通时间的改变，从而实现开关稳压电源输出的改变。
具体地，控制模块14的第一输入端连接至第一分压电阻Rf1与第二分压电阻Rf2串联形成的节点处，控制模块14的第二输入端连接至参考电压端VREF，控制模块14的第一输出端、第二输出端、第三输出端分别作为第一输出基准电压VREFH、第二输出基准电压VREFL、调制信号PWM；其中，第一输出基准电压VREFH连接实时状态检测模块11中的第一比较器COMP1的正向输入端；第二输出基准电压VREFL连接实时状态检测模块11中的第二比较器的反向输入端；调制信号PWM连接死区时间调节模块12中的第二反相器INV2的输入端。
具体地，在本实施例的待调节电路13中，第六十七NMOS管NM67为开关功率管，第三PMOS管PM3为续流功率管。在一个时钟周期内，由控制模块14传输的PWM调制信号对开关功率管和续流功率管进行控制。首先假设本周期内PWM调制信号处于从高电平变低电平的阶段。在此阶段中的死区控制中，当PWM调制信号从高变低时，第二反向器INV2的输出从低变高，从而第一或门OR1的输出会强制置高，即PWM_P信号为高电位，PWM_P信号通过第一驱动器DRIVER1直接关闭第三PMOS管PM3。当第三PMOS管PM3关闭后，其栅极电压被第二与门AND2检测，当其栅极电压为高时候，第二与门AND2的两个输入都是高电位，则第二与门AND2的输出变高，即PWM_N变高，PWM_N信号通过第二驱动器DRIVER2开启第六十七NMOS管NM67。由此，该过程的死区时间控制已经完成。
在上面工作的基础上，当PWM调制信号从低电平变高电平的时候，第二反向器INV2的输出从高变低，第二与门AND2的输出会置低，即PWM_N信号为低，此时PWN_N信号通过第二驱动器将第六十七NMOS管NM67直接关闭。与此同时，PWM_N信号会输入到电容阵列的信号输入端，因为PWM_N信号为低，电容阵列中第二PMOS管PM2打开，来自电流源ICON的固定电流将对上一个周期预留下来的电容阵列中接入的电容进行充电，经过一定的充电时间后，当达到第三反相器INV3的翻转阈值电压后，电容阵列输出DOUT变低。此时死区调节器中的第一或门OR1的两个输入电压都为低，PWM_P信号为低，并且通过第一驱动器DRIVER1将低电位传输到第三PMOS管PM3，将其打开。此阶段的死区时间为电容阵列中电流对电容的充电时间。当第六十七NMOS管NM67关闭后到第三PMOS管PM3打开的死区时间内，第六十七NMOS管NM67与第三PMOS管PM3之间的节点电压VSW会从零电压附近上升到VOUT，如果第三PMOS管PM3还没有打开，其体二极管会强制导通续流，从而会有导通损耗。如果节点电压VSW从零电压附近还没有上升到VOUT时候就打开第三PMOS管PM3，将会有反向充电电流消耗。因此，该阶段最佳死区时间为当第六十七NMOS管NM67关闭后，VSW从零电压附近上升到VOUT时，打开第三PMOS管PM3。
因此，在PWM调制信号从低电平变高电平的阶段内，由于该阶段的死区时间是上一个周期所决定的，本周期内实时状态检测模块11对节点电压VSW进行检测，在第三PMOS管PM3即将打开的时候，由第一NMOS管NM1和第一PMOS管PM1组成的采样电路将VSW电压即时信息储存在第二电容C2上，当VSW电压高于第一输出基准电压VREFH(＝VOUT+400mV)时，可以认为本阶段死区时间过长，Qn信号为0，HOLD信号为0，此时有限状态机开始工作，并且六位输出信号D0-D5减一位，进而六位解码器将六位信号进行解码出六四位信号CT0～CT63来减少电容阵列中接入电容值，从而减小了下一个周期的死区时间。当VSW电压低于第二输出基准电压VREFL(＝0mV)时，可以认为死区时间过短，Qn信号为1，HOLD信号为0，此时有限状态机工作，并且六位输出信号D0-D5增一位，进而六位解码器将六位信号进行解码出六四位信号CT0～CT63来增加电容阵列中接入电容值，从而增加了下一个周期的死区时间。当VSW电压处于第一输出基准电压VREFH和第二输出基准电压VREFL之间时，可以认为达到了最佳死区时间，此时HOLD信号为1，进而有限状态机保持上一个周期的信号不变，也就是死区时间不发生变换。直至接下来工作周期内实时状态检测模块11的输出信号发生改变。以上过程实现了对待调节电路死区时间的实时调节。
需要说明的是，本实施例的用于DC-DC转换器的死区时间控制电路，在实时状态检测模块中，能够对电路本周期的实时状态电压进行采样并保持，从而能够确保比较器能够正确判断和输出有效的控制信号，避免由于比较器延时和有限的带宽带来的判断失误；在死区时间调节模块中，根据实时检测电路的输出控制信号来调节下一个周期的死区时间，有限状态机和解码器的使用能够有效提升调节位数，电容阵列能够有效提升调节精度。
综上，本实施例的用于DC-DC转换器的死区时间控制电路通过对待调节电路实时检测，可以根据不同工作条件下动态调节死区时间，从而避免DC-DC转换器死区时间过短造成的效率损失和死区时间过长造成的功耗损失，提高了DC-DC转换器的整体转换效率。本发明的死区时间控制电路的调节精度较高，在任何工作条件下都可以将待调节电路的死区时间调节到最佳死区时间。此外，本发明的死区时间控制电路的普适性和可重构性很高，可根据具体电路需求进行简单的修改和重构而不改变控制方法，即可实现死区控制。
实施例二
在上述实施例的基础上，本实施例提供了一种用于DC-DC转换器的死区时间控制方法。请参见图6，图6是本发明实施例提供的一种用于DC-DC转换器的死区时间控制方法的流程图。
所述方法包括：
S1：判断脉宽调制PWM信号的电平状态；
S2：当所述PWM信号从高电平变为低电平时，所述PWM信号控制关闭续流功率管，并实时检测所述续流功率管的栅极电压，当检测到所述续流功率管已经关闭后，打开功率开关功率管；
S3：当所述PWM信号从低电平变为高电平时，所述PWM信号控制关闭开关功率管，并在延时了上一时钟周期确定的死区时间后打开续流功率管；
S4：获取所述待调节电路下一时钟周期的死区时间；
S5：重复步骤S1至步骤S4，以完成对所述待调节电路的死区时间进行控制。
进一步地，所述S4，包括：
利用实时状态检测模块对所述待调节电路当前时钟周期的电路状态进行实时检测，若检测到所述待调节电路的开关节点电压低于控制模块的第一输出基准电压，则增加死区时间调节模块的电容阵列中接入的电容数量，以增加下一时钟周期的死区时间；若检测到所述待调节电路的开关节点电压高于控制模块的第二输出基准电压，则减少所述死区时间调节模块的电容阵列中接入的电容数量，以减少下一时钟周期的死区时间。
具体地，用于DC-DC转换器的死区时间控制方法包括：
步骤一：在一个时钟周期内，假设脉冲宽度PWM信号此时处于从高电平变低电平的阶段，意味着续流功率管关闭，开关功率管开启。在该过程的死区控制中，首先当PWM信号从高变低时，此时PWM信号通过延时很小的逻辑电路立马关闭续流功率管，并且此时该逻辑电路实时检测续流功率管的栅极电压，当检测到续流功率管已经关闭后，通过该逻辑电路打开功率开关功率管，该阶段的死区时间控制已经完成。
步骤二：在步骤一的基础上，当PWM信号从低电平变高电平时，意味着开关功率管关闭，续流功率管开启。在该过程的死区控制中，首先当PWM信号从低变高时，PWM信号通过延时很小的逻辑电路立马关闭开关功率管。
步骤三：在步骤二的基础上，对PWM信号通过定量的死区时间延时后，才能打开续流功率管。此阶段的死区时间由上一个周期预留下来的电容阵列中接入电容的多少来决定。此过程中，实时状态检测模块将对本周期的电路状态进行实时检测，如果检测到本周期的死区时间过短(造成了直通状态)，死区时间调节模块将增加电容阵列中接入电容的数量，以增加下一个周期该阶段的死区时间。如果检测到本周期内该阶段的死区时间过长(造成了体二极管明显导通损耗)，死区时间调节模块将减少电容阵列中接入电容的数量，以减少下一个周内该阶段的死区时间。
步骤四：当本周期完成工作后，转换器将开始下一个时钟周期工作，从而重复步骤一到步骤三。
需要说明的是，本实施例的死区时间控制方法可以通过实施例一所述的死区时间控制电路来实现，该死区时间控制电路的具体执行原理和过程请参见实施例一，这里不再赘述。
请参见图7和图8，图7是本发明实施例中输入电压VIN＝1V、输出电压VOUT＝1.8V、负载电流Iload＝150mA时的测试波形图；图8是本发明实施例中输入电压VIN＝1.5V、输出电压VOUT＝1.8V、负载电流Iload＝1mA时的测试波形图。从图7中可以看出，当待调节电路13的输入电压VIN＝1V、输出电压VOUT＝1.8V、负载电流Iload＝150mA时，死区时间为1.6ns。从图8中可以看出，当待调节电路13的输入电压VIN＝1.5V、输出电压VOUT＝1.8V、负载电流Iload＝1mA时，死区时间为6.5ns。由图7和图8可知，本实施例的死区时间控制方法可以根据不同工作条件下动态调节死区时间，从而避免DC-DC转换器死区时间过短造成的效率损失和死区时间过长造成的功耗损失，提高了DC-DC转换器的整体转换效率。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种用于DC-DC转换器的死区时间控制电路，其特征在于，包括：
实时状态检测模块(11)，连接待调节电路(13)，用于实时检测所述待调节电路(13)的死区时间状态，并根据检测结果产生控制信号；
死区时间调节模块(12)，连接所述实时状态检测模块(11)和所述待调节电路(13)，用于根据所述控制信号调节所述待调节电路(13)下一个时钟周期的死区时间长度。
2.根据权利要求1所述的用于DC-DC转换器的死区时间控制电路，其特征在于，所述实时状态检测模块(11)包括第一电阻(R1)、第二电阻(R2)、第一PMOS管(PM1)、第一NMOS管(NM1)、第一反相器(INV1)、第一电容(C1)、第二电容(C2)、第一比较器(COMP1)、第二比较器(COMP2)、第一与非门(NAND1)、第二与门非(NAND2)和第一与门(AND1)，其中，
所述第一电阻(R1)和所述第二电阻(R2)串联在所述待调节电路(13)与接地端(GND)之间，所述第一电容(C1)并联在所述第二电阻(R2)的两端；
所述第一NMOS管(NM1)的栅极连接所述死区时间调节模块(12)，漏级连接在所述第一电阻(R1)与所述第二电阻(R2)之间的节点处；所述第一反相器(INV1)的输入端连接所述第一NMOS管(NM1)的栅极，输出端连接所述第一PMOS管(PM1)的栅极；所述第一PMOS管(PM1)的漏级连接所述第一NMOS管(NM1)的漏极，所述第一PMOS管(PM1)的源级连接所述第一NMOS管(NM1)的源极；
所述第二电容(C2)连接在所述第一NMOS管(NM1)的源极与接地端(GND)之间；
所述第一比较器(COMP1)的反向输入端和所述第二比较器(COMP2)的正向输入端分别连接所述第一NMOS管(NM1)的源极；所述第一比较器(COMP1)的正向输入端输入第一输出基准电压(VREFH)，所述第一比较器(COMP1)的输出端连接所述第一与非门(NAND1)的第一输入端和所述第一与门(AND1)的第二输入端；所述第二比较器(COMP2)的反向输入端输入第二输出基准电压(VREFL)，所述第二比较器(COMP2)的输出端分别连接所述第二与非门(NAND2)的第二输入端和所述第一与门(AND1)的第一输入端；
所述第一与非门(NAND1)的第二输入端连接所述第二与非门(NAND2)的输出端，所述第一与非门(NAND1)的输出端连接所述第二与非门(NAND2)的第一输入端；
所述第二与非门(NAND2)的输出端作为整个所述实时状态检测模块(11)的第一输出端(Qn)连接至所述死区时间调节模块(12)，所述第一与门(AND1)的输出端作为整个所述实时状态检测模块(11)的第二输出端(HOLD)连接至所述死区时间调节模块(12)。
3.根据权利要求2所述的用于DC-DC转换器的死区时间控制电路，其特征在于，所述死区时间调节模块(12)包括有限状态机(121)、解码器(122)、电容阵列(123)、第二反相器(INV2)、第三反相器(INV3)、第二与门(AND2)、第三与门(AND3)、第四与门(AND4)、第一或门(OR1)、第一驱动电路(DRIVER1)、第二驱动电路(DRIVER2)，其中，
所述有限状态机(121)的第一输入端连接所述第一与门(AND1)的输出端，其第二输入端连接所述第二与非门(NAND2)的输出端；
所述解码器(122)的输入端连接所述有限状态机(121)的输出端，所述解码器(122)的输出端连接所述电容阵列(123)的控制端(CON)；
所述第二反相器(INV2)的输入端输入控制信号(PWM)，其输出端连接所述第二与门(AND2)的第一输入端；
所述第二与门(AND2)的第二输入端连接所述第一驱动器(DRIVER1)的输出端，所述第二与门(AND2)的输出端分别连接第二驱动器(DRIVER2)的输入端和所述电容阵列(123)的信号输入端(IN)，所述电容阵列(123)的输出端连接所述第一或门(OR1)第二输入端；
所述第一或门(OR1)的第一输入端连接所述第二反相器(INV2)的输出端，所述第一或门(OR1)的输出端连接所述第一驱动器(DRIVER1)的输入端；
所述第三反相器(INV3)的输入端连接所述第二驱动器(DRIVER2)的输出端，所述第三反相器(INV3)的输出端连接所述第三与门(AND3)的第一输入端；
所述第三与门(AND3)的第二输入端连接所述第一或门(OR1)的输出端，所述第三与门(AND3)的输出端连接所述第四与门(AND4)的第二输入端；
所述第四与门(AND4)的第一输入端连接所述第二反相器(INV2)的输入端，并且所述第四与门(AND4)的输出端作为整个所述死区时间调节模块(12)的第一输出端(S1)连接至所述第一NMOS管(NM1)的栅极，所述第一驱动器(DRIVER1)的输出端作为整个所述死区时间调节模块(12)的第二输出端(S1)连接至所述待调节电路(13)。
4.根据权利要求3所述的用于DC-DC转换器的死区时间控制电路，其特征在于，所述有限状态机(121)的输出端用于输出六位信号(D0、D1、D2、D3、D4、D5)，所述解码器(122)为六位解码器，其中，所述有限状态机(121)的所述六位信号(D0、D1、D2、D3、D4、D5)分别输入所述六位解码器的六个输入端。
5.根据权利要求4所述的用于DC-DC转换器的死区时间控制电路，其特征在于，所述解码器(122)包括64个输出端(CT0-CT63)，分别连接至所述电容阵列(123)的相应的控制端(CON)。
6.根据权利要求3所述的用于DC-DC转换器的死区时间控制电路，其特征在于，所述电容阵列(123)包括第三反相器(INV3)、电流源(ICON)、第二NMOS管(NM2)、第二PMOS管(PM2)以及并联的多个延时单元(1231)，其中，
所述电流源(ICON)连接在电源端(VDD)与所述第二PMOS管(PM2)的源级之间；
所述第二PMOS管(PM2)的栅极和所述第二NMOS管(NM2)的栅极均连接所述第二与门(AND2)的输出端，所述第二PMOS管(PM2)的漏级连接所述第二NMOS管(NM2)的漏级，所述第二NMOS管(NM2)的源极连接接地端(GND)；
所述第三反相器(INV3)的输入端连接所述第二PMOS管(PM2)的漏级，所述第三反相器(INV3)的输出端连接所述第一或门(OR1)的第二输入端；
每个所述延时单元(1231)的第一端均连接至所述第二PMOS管(PM2)的漏级，第二端均连接接地端(GND)，每个所述延时单元(1231)的第三端连接至所述解码器(122)的输出端。
7.根据权利要求6所述的用于DC-DC转换器的死区时间控制电路，其特征在于，所述电容阵列(123)包括64个所述延时单元(1231)，每个延时单元(1231)均包括一个NMOS管(NM3-NM66)和一个电容(C3-C66)，其中，所述一个NMOS管(NM3-NM66)的栅极连接所述解码器(122)的相应输出端，所述一个NMOS管(NM3-NM66)的漏极连接所述第二PMOS管(PM2)的漏极，所述一个电容(C3-C66)连接在所述一个NMOS管(NM3-NM66)的源极与接地端(GND)之间。
8.一种用于DC-DC转换器的死区时间控制方法，其特征在于，适用于权利要求1至7中任一项所述的死区时间控制电路，所述方法包括：
S1：判断脉宽调制PWM信号的电平状态；
S2：当所述PWM信号从高电平变为低电平时，所述PWM信号控制关闭续流功率管，并实时检测所述续流功率管的栅极电压，当检测到所述续流功率管已经关闭后，打开功率开关功率管；
S3：当所述PWM信号从低电平变为高电平时，所述PWM信号控制关闭开关功率管，并在延时了上一时钟周期确定的死区时间后打开续流功率管；
S4：获取所述待调节电路下一时钟周期的死区时间；
S5：重复步骤S1至步骤S4，以完成对所述待调节电路的死区时间进行控制。
9.根据权利要求8所述的用于DC-DC转换器的死区时间控制方法，其特征在于，所述S4，包括：
利用实时状态检测模块对所述待调节电路当前时钟周期的电路状态进行实时检测，若检测到所述待调节电路的开关节点电压低于控制模块的第一输出基准电压，则增加死区时间调节模块的电容阵列中接入的电容数量，以增加下一时钟周期的死区时间；若检测到所述待调节电路的开关节点电压高于控制模块的第二输出基准电压，则减少所述死区时间调节模块的电容阵列中接入的电容数量，以减少下一时钟周期的死区时间。
CN202010246813.4A 2020-03-31 2020-03-31 用于dc-dc转换器的死区时间控制电路及控制方法 Active CN111541364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010246813.4A CN111541364B (zh) 2020-03-31 2020-03-31 用于dc-dc转换器的死区时间控制电路及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010246813.4A CN111541364B (zh) 2020-03-31 2020-03-31 用于dc-dc转换器的死区时间控制电路及控制方法

Publications (2)

Publication Number Publication Date
CN111541364A true CN111541364A (zh) 2020-08-14
CN111541364B CN111541364B (zh) 2023-02-10

Family

ID=71980136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010246813.4A Active CN111541364B (zh) 2020-03-31 2020-03-31 用于dc-dc转换器的死区时间控制电路及控制方法

Country Status (1)

Country Link
CN (1) CN111541364B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114094993A (zh) * 2022-01-20 2022-02-25 中科南京智能技术研究院 一种脉冲宽度扩展电路
CN114189151A (zh) * 2020-09-15 2022-03-15 圣邦微电子（北京）股份有限公司 Dc-dc升压变换器
CN115189565A (zh) * 2022-07-19 2022-10-14 电子科技大学 一种用于高压半桥栅驱动芯片的死区时间控制电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009015205A1 (en) * 2007-07-23 2009-01-29 Intersil Americas Inc. Dead-time transition adjustments for synchronous power converters
CN201846233U (zh) * 2010-08-06 2011-05-25 东南大学 死区时间自适应控制的开关级电路
CN102170228A (zh) * 2011-04-29 2011-08-31 电子科技大学 一种用于dc-dc变换器的死区时间控制电路
CN102256425A (zh) * 2011-06-23 2011-11-23 西安电子科技大学 电子镇流器半桥驱动芯片中的自适应死区时间控制电路
US20130063985A1 (en) * 2011-09-14 2013-03-14 Futurewei Technologies, Inc. Adaptive Dead Time Control Apparatus and Method for Switching Power Converters
US20150256074A1 (en) * 2014-03-04 2015-09-10 Maxim Integrated Products, Inc. Adaptive dead time control
WO2016150586A1 (de) * 2015-03-24 2016-09-29 Robert Bosch Gmbh Verfahren und vorrichtung zur regelung einer totzeit in einem synchronwandler
CN107994775A (zh) * 2017-12-27 2018-05-04 西安电子科技大学 用于dc-dc转换器的自适应死区时间控制电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009015205A1 (en) * 2007-07-23 2009-01-29 Intersil Americas Inc. Dead-time transition adjustments for synchronous power converters
CN201846233U (zh) * 2010-08-06 2011-05-25 东南大学 死区时间自适应控制的开关级电路
CN102170228A (zh) * 2011-04-29 2011-08-31 电子科技大学 一种用于dc-dc变换器的死区时间控制电路
CN102256425A (zh) * 2011-06-23 2011-11-23 西安电子科技大学 电子镇流器半桥驱动芯片中的自适应死区时间控制电路
US20130063985A1 (en) * 2011-09-14 2013-03-14 Futurewei Technologies, Inc. Adaptive Dead Time Control Apparatus and Method for Switching Power Converters
US20150256074A1 (en) * 2014-03-04 2015-09-10 Maxim Integrated Products, Inc. Adaptive dead time control
WO2016150586A1 (de) * 2015-03-24 2016-09-29 Robert Bosch Gmbh Verfahren und vorrichtung zur regelung einer totzeit in einem synchronwandler
CN107994775A (zh) * 2017-12-27 2018-05-04 西安电子科技大学 用于dc-dc转换器的自适应死区时间控制电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XUFENG LIAO ET AL.: "An 8 MHz Boost Converter with Feed-Forward Compensation and Adaptive Dead-Time Control", 《2019 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID-STATE CIRCUITS (EDSSC)》 *
田畅 等: "一种自适应死区时间控制的降压转换器", 《信息技术与网络安全》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114189151A (zh) * 2020-09-15 2022-03-15 圣邦微电子（北京）股份有限公司 Dc-dc升压变换器
CN114189151B (zh) * 2020-09-15 2024-02-06 圣邦微电子（北京）股份有限公司 Dc-dc升压变换器
CN114094993A (zh) * 2022-01-20 2022-02-25 中科南京智能技术研究院 一种脉冲宽度扩展电路
CN115189565A (zh) * 2022-07-19 2022-10-14 电子科技大学 一种用于高压半桥栅驱动芯片的死区时间控制电路
CN115189565B (zh) * 2022-07-19 2024-04-02 电子科技大学 一种用于高压半桥栅驱动芯片的死区时间控制电路

Also Published As

Publication number Publication date
CN111541364B (zh) 2023-02-10

Similar Documents

Publication Publication Date Title
CN111541364B (zh) 用于dc-dc转换器的死区时间控制电路及控制方法
US8278897B2 (en) Power supply converter and method
CN108768145B (zh) 适用于GaN功率开关器件的高速半桥栅驱动电路
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
US7656143B2 (en) DC-DC converter
CN109787466B (zh) 一种预测式死区时间生成电路
CN107659128B (zh) Dc/dc开关变换器功率输出晶体管集成驱动电路
US6356059B1 (en) Buck converter with normally off JFET
CN105226919A (zh) 一种功率mosfet的软驱动方法及电路
US6169392B1 (en) DC-DC converter circuit
CN111435819A (zh) 降压型迟滞式开关变换器及其控制方法
CN114389438B (zh) 开关电源及其自适应驱动电路
CN208571909U (zh) 一种自举电路
US20240030819A1 (en) Switch control circuit, electronic device and switch control method
WO2021226978A1 (zh) 电源管理电路、芯片和设备
CN108462388B (zh) 自举电源的实现电路
CN111414033B (zh) 一种低压降稳压器和相关方法
CN115833542A (zh) 开关变换器的驱动控制电路及驱动方法
US20220166319A1 (en) Driver circuit for switching converters
CN115225078A (zh) 电平检测电路和电平转换电路
CN114675073A (zh) 一种适用于boost型开关电源的闭环自适应过零检测电路
CN108847772B (zh) 一种基于自适应尺寸选择的Buck变换器
CN110932549A (zh) 一种高压降压型开关电源系统
CN110677020B (zh) 一种非理想效应抑制的自适应恒定导通时间控制器
TWI826006B (zh) 電源轉換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant