CN111540771B - Oled阵列基板、显示面板及显示装置 - Google Patents

Oled阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN111540771B
CN111540771B CN202010364530.XA CN202010364530A CN111540771B CN 111540771 B CN111540771 B CN 111540771B CN 202010364530 A CN202010364530 A CN 202010364530A CN 111540771 B CN111540771 B CN 111540771B
Authority
CN
China
Prior art keywords
transistor
node
metal layer
blocking unit
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010364530.XA
Other languages
English (en)
Other versions
CN111540771A (zh
Inventor
方月婷
柴慧平
韩立静
高娅娜
陈娴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202010364530.XA priority Critical patent/CN111540771B/zh
Publication of CN111540771A publication Critical patent/CN111540771A/zh
Application granted granted Critical
Publication of CN111540771B publication Critical patent/CN111540771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种OLED阵列基板、显示面板及显示装置，涉及显示技术领域，OLED阵列基板包括衬底基板，多条栅线和多条数据线交叉限定出多个像素区域；像素区域包括像素驱动电路，像素驱动电路除驱动晶体管外，还包括至少一个与第一节点电连接的第一节点晶体管，在垂直于衬底基板所在平面方向上，第一节点晶体管的有源层与第一节点晶体管的栅极存在交叠的区域为第一节点晶体管的沟道，在第一金属层远离衬底基板的一侧设置有至少一个阻挡单元，至少一个第一节点晶体管的沟道的至少部分区域被阻挡单元覆盖。本申请由于至少一个第一节点晶体管的沟道的至少部分区域被阻挡单元覆盖从而减少了第一节点晶体管的漏电流，改善了抖屏现象。

Description

OLED阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种OLED阵列基板、显示面板及显示装置。
背景技术
近年来，有机发光显示(Organic Light Emitting Display，简称OLED)面板已成为海内外非常热门的新兴平板显示产业，它具有自发光、高亮度、广视角、响应速度快、对比度高、色域广、能耗低、面板薄、色彩丰富、可实现柔性显示、工作温度范围宽等诸多优异特性，因此被誉为下一代的“明星”平板显示技术。OLED能够满足当今信息时代对显示器更高性能和更大信息容量的要求。
但是现有技术中的，有机发光显示面板一直处于显示模式时会有抖屏的现象发生。
发明内容
有鉴于此，本发明提供了一种OLED阵列基板、显示面板及显示装置，用以解决显示面板的抖屏现象。
一方面，本发明提供了一种OLED阵列基板，包括：
衬底基板；
位于所述衬底基板一侧设置有多条沿第一方向延伸的栅线、多条沿第二方向延伸的数据线、多条沿第二方向延伸的电源信号线，所述第一方向和所述第二方向相交；
多条所述栅线和多条所述数据线交叉限定出多个像素区域；
所述像素区域包括像素驱动电路；
所述像素驱动电路包括：第一电源信号端和第二电源信号端；
驱动晶体管，所述驱动晶体管的栅极连接到第一节点，所述驱动晶体管的第一极连接第二节点，所述驱动晶体管的第二极连接第三节点；
发光元件，所述发光元件的阳极连接第四节点，阴极与所述第二电源信号端电连接；
发光控制模块，所述发光控制模块、所述驱动晶体管和所述发光元件串联在所述第一电源信号端和所述第二电源信号端之间；
存储电容，所述存储电容的第一端与所述第一电源信号端电连接，所述存储电容的第二端与所述第一节点电连接；
除所述驱动晶体管外，还包括至少一个与所述第一节点电连接的第一节点晶体管，所述第一节点晶体管包括依次层叠在所述衬底基板上的半导体层、第一金属层、第二金属层、第三金属层以及位于所述半导体层、所述第一金属层、所述第二金属层和所述第三金属层之间的绝缘层；
其中，所述半导体层包括所述第一节点晶体管的有源层、所述驱动晶体管的有源层，所述第一金属层包括所述第一节点晶体管的栅极、所述驱动晶体管的栅极、所述存储电容的第一极板以及所述栅线，所述第二金属层包括所述存储电容的第二极板；所述第三金属层包括所述第一节点晶体管的第一极和第二极、所述驱动晶体管的第一极和第二极、所述数据线、以及所述电源信号线；
在垂直于所述衬底基板所在平面方向上，所述第一节点晶体管的有源层与所述第一节点晶体管的栅极存在交叠的区域为所述第一节点晶体管的沟道，在所述第一金属层远离所述衬底基板的一侧设置有至少一个阻挡单元，在垂直于所述衬底基板所在平面方向上，至少一个所述第一节点晶体管的沟道的至少部分区域与所述阻挡单元存在交叠。
另一方面，本发明还提供了一种OLED阵列基板，包括：
衬底基板；
位于所述衬底基板一侧设置有多条沿第一方向延伸的栅线、多条沿第二方向延伸的数据线、多条沿第二方向延伸的电源信号线，所述第一方向和所述第二方向相交；
多条所述栅线和多条所述数据线交叉限定出多个像素区域；
所述像素区域包括像素驱动电路；
所述像素驱动电路包括：第一电源信号端和第二电源信号端；
驱动晶体管，所述驱动晶体管的栅极连接到第一节点，所述驱动晶体管的第一极连接第二节点，所述驱动晶体管的第二极连接第三节点；
发光元件，所述发光元件的阳极连接第四节点，阴极与所述第二电源信号端电连接；
发光控制模块，所述发光控制模块、所述驱动晶体管和所述发光元件串联在所述第一电源信号端和所述第二电源信号端之间；
存储电容，所述存储电容的第一端与所述第一电源信号端电连接，所述存储电容的第二端与所述第一节点电连接；
除所述驱动晶体管外，还包括至少一个与所述第一节点电连接的第一节点晶体管，所述第一节点晶体管包括依次层叠在所述衬底基板上的第一金属层、半导体层、第二金属层、第三金属层以及位于所述第一金属层、所述半导体层、所述第二金属层和所述第三金属层之间的绝缘层；
其中，所述半导体层包括所述第一节点晶体管的有源层、所述驱动晶体管的有源层，所述第一金属层包括所述第一节点晶体管的栅极、所述驱动晶体管的栅极、所述存储电容的第一极板以及所述栅线，所述第二金属层包括所述存储电容的第二极板；所述第三金属层包括所述第一节点晶体管的第一极、所述第一节点晶体管的第二极、所述数据线、以及所述电源信号线；
在垂直于所述衬底基板所在平面方向上，所述第一节点晶体管的有源层与所述第一节点晶体管的栅极存在交叠的区域为所述第一节点晶体管的沟道，在所述半导体层远离所述衬底基板的一侧设置有至少一个阻挡单元，在垂直于所述衬底基板所在平面方向上，至少一个所述第一节点晶体管的沟道的至少部分区域与所述阻挡单元存在交叠。
基于同一发明思想，本发明还提供了一种显示面板，包括上述任一项所述的OLED阵列基板，以及用于封装所述OLED阵列基板的盖板。
基于同一发明思想，本发明还提供了一种显示装置，包括上述显示面板。
与现有技术相比，本发明提供的OLED阵列基板、显示面板及显示装置，至少实现了如下的有益效果：
本发明通过设置至少一个阻挡单元，在垂直于所述衬底基板所在平面方向上，至少一个所述第一节点晶体管的沟道的至少部分区域与所述阻挡单元存在交叠，避免该沟道处被强光照射，从而降低与第一节点电连接的第一节点晶体管的漏电流现象产生，第一节点处的电位能够维持稳定，当强光照射时，改善了由于第一节点晶体管漏电流产生的抖屏现象。
当然，实施本发明的任一产品不一定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是现有技术中OLED显示面板的像素驱动电路图；
图2是本发明提供的一种OLED阵列基板的平面结构示意图；
图3是本发明提供的一种像素驱动电路图；
图4是图2中L区的局部放大图；
图5是图4中A-A’向的一种剖面图；
图6是本发明提供的又一种OLED阵列基板的平面结构示意图；
图7是图6中M区域的局部放大图；
图8是图7中B-B’向的一种剖面图；
图9是本发明提供的又一种OLED阵列基板的平面结构示意图；
图10是图9中N区域的局部放大图；
图11是图10中C-C’向的一种剖面图；
图12是图9中O区域的局部放大图；
图13是图12中D-D’向的一种剖面图；
图14是本发明提供的又一种OLED阵列基板的平面结构示意图；
图15是图14中Q区域的局部放大图；
图16是图15中E-E’向的一种剖面图；
图17是图4中A-A’向的又一种剖面图；
图18是本发明提供的又一种OLED阵列基板的平面结构示意图；
图19是图4中A-A’向的又一种剖面图；
图20是图15中E-E’向的又一种剖面图；
图21是本发明提供的一种显示面板的截面图；
图22是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
现有技术中当强光照射时，有机发光显示面板一直处于显示模式时会有抖屏的现象。为了改善抖屏现象，发明人对于现有技术提供的显示面板进行了如下研究：
参照图1，图1是现有技术中OLED显示面板的像素驱动电路图。图1中像素驱动电路000’包括：第一电源信号端PVDD和第二电源信号端PVEE；驱动晶体管T6’，驱动晶体管T6’的栅极连接到第一节点N1’，驱动晶体管T1’的第一极连接第二节点N2’，驱动晶体管T1’的第二极连接第三节点N3’；发光元件K’，发光元件K’的阳极连接第四节点N4’，阴极与第二电源信号端PVEE电连接；发光控制模块G’，其中发光控制模块G’、驱动晶体管T1’和发光元件K’串联在第一电源信号端PVDD和第二电源信号端PVEE之间，发光控制模块G’包括第四晶体管T4’和第五晶体管T5’，第四晶体管T4’，其控制端与发光信号输入端Emit电连接，第一极与第一电源信号端PVDD电连接，第二极与‘第二节点N2’电连接；第五晶体管T5’，其控制端与发光信号输入端Emit电连接，第一极与第三节点N3’电连接，第二极与第四节点N4’电连接；存储电容Cst’，存储电容Cst’的第一端与第一电源信号端PVDD电连接，存储电容Cst’的第二端与第一节点N1’电连接；除驱动晶体管T6’外，还包括与第一节点N1’电连接的第一节点晶体管T1’和T2’。
图1中第一节点N1’的电位决定了驱动晶体管T6’的导通程度，经发明人研究发现，在显示面板处于常显示状态时，当有强光照射，则与第一节点N1’电连接的第一节点晶体管T1’和T2’会产生光生漏电流，则第一节点N1’的电位不稳定，所以驱动晶体管T6’的导通程度会发生变化，最终发光元件K发光不稳定，使得显示面板出现抖屏现象。
为了解决上述技术问题，本发明提供了一种OLED阵列基板、显示面板及显示装置。关于本发明提供的OLED阵列基板、显示面板及显示装置的实施例，下文将详述。
参照图2、图3、图4、图5，图2是本发明提供的一种OLED阵列基板的平面结构示意图，图3是本发明提供的一种像素驱动电路图，图4是图2中L区的局部放大图；图5是图4中A-A’向的一种剖面图。
图2中OLED阵列基板包括：衬底基板1；位于衬底基板1一侧设置有多条沿第一方向X延伸的栅线2、多条沿第二方向Y延伸的数据线3、多条沿第二方向Y延伸的电源信号线PVDD，第一方向X和第二方向Y相交；
图2中，多条栅线2和多条数据线3交叉限定出多个像素区域P；像素区域P包括像素驱动电路；像素驱动电路参照图3。像素驱动电路包括：第一电源信号端PVDD和第二电源信号端PVEE；驱动晶体管T6，驱动晶体管T6的栅极连接到第一节点N1，驱动晶体管T6的第一极连接第二节点N2，驱动晶体管T6的第二极连接第三节点N3；发光元件K(图2中未示出)，发光元件K的阳极5连接第四节点N4，阴极(图2未示出)与第二电源信号端PVEE电连接；发光控制模块G，发光控制模块G、驱动晶体管T6和发光元件K串联在第一电源信号端PVDD和第二电源信号端PVEE之间；存储电容Cst，存储电容Cst的第一端与第一电源信号端PVDD电连接，存储电容Cst的第二端与第一节点N1电连接。
除驱动晶体管T6外，还包括至少一个与第一节点N1电连接的第一节点晶体管T0，图2和图3中示出了两个第一节点晶体管T0，即第一晶体管T1和第二晶体管T2。参照图5，第一节点晶体管T0包括依次层叠在衬底基板上的半导体层6、第一金属层7、第二金属层8、第三金属层9以及位于半导体层6、第一金属层7、第二金属层8和第三金属层9之间的绝缘层10(对于不同层的绝缘层的材料可以相同也可以不同，图5中仅仅是示意其均为绝缘层，并不构成对本发明的限制)；半导体层6包括第一节点晶体管的有源层11、驱动晶体管T6的有源层(图中未示出)，第一金属层7包括第一节点晶体管的栅极71、驱动晶体管T6的栅极(图中未示出)、存储电容Cst的第一极板(图中未示出)以及栅线2，第二金属层8包括存储电容Cst的第二极板；第三金属层9包括第一节点晶体管T0的第一极和第二极(图5中剖面图未示出)、驱动晶体管T6的第一极和第二极(图5中剖面图未示出)、数据线3、以及电源信号线PVDD；
在垂直于衬底基板1所在平面方向上，第一节点晶体管T0的有源层11与第一节点晶体管的栅极71存在交叠的区域为第一节点晶体管T0的沟道12，在第一金属层7远离衬底基板1的一侧设置有至少一个阻挡单元Z，在垂直于衬底基板1所在平面方向上，至少一个第一节点晶体管T0的沟道12的至少部分区域与阻挡单元Z存在交叠。
本实施例中的第一节点晶体管T0为顶栅结构(即栅极位于有源层远离所述衬底基板的一侧)，当然也可以为底栅结构(即栅极位于有源层靠近所述衬底基板的一侧)，这里不做具体限定。本实施例中第一节点晶体管T0为双栅结构，当然也可为单个栅极的结构，这里不做具体限定。
本发明中阻挡单元Z的作用是阻挡环境中的强光对第一节点晶体管T0的照射，避免第一节点晶体管T0产生光生漏电流。
图5中阻挡单元Z1覆盖了第一节点晶体管的部分沟道12，而且是通过电源信号线PVDD做宽后进行的遮挡，此方法的制备工艺简单，不需要额外增加膜层来制作阻挡单元，因此也不会使制备工艺复杂化，制备成本较低。当然也可以采用其它金属层或单独设置一层金属层来对沟道12进行遮挡，这里不做具体限定。
本发明中的覆盖即指在垂直于衬底基板所在平面上阻挡单元Z1与第一节点晶体管的部分沟道12有交叠，下文不再一一解释。
参照图2，图2中第一节点晶体管T0包括第一晶体管T1和第二晶体管T2，其中第一晶体管T1的沟道至少部分区域被阻挡单元Z覆盖，即在垂直于衬底基板1所在平面的方向上，第一晶体管T1的沟道至少部分区域与阻挡单元Z有交叠。本实施例中第一晶体管T1结合图3，图3中第一晶体管T1与第一节点N1电连接，本实施例中第一晶体管T1的沟道的至少部分区域被阻挡单元Z覆盖，可以防止第一晶体管T1的沟道至少部分区域被环境中的强光照射到，由此减少了第一晶体管T1的光生漏电流，使第一节点N1的电位能够保持稳定，当强光照射时，改善了显示面板在常显示状态下的抖屏现象。
在一些可选的实施例中，每一个第一节点晶体管T0的沟道12均与阻挡单元Z存在交叠。参照图5、图6、图7和图8，图6是本发明提供的又一种OLED阵列基板的平面结构示意图，图7是图6中M区域的局部放大图，图8是图7中B-B’向的一种剖面图。
本实施例与上图2中实施例的区别点在于本实施例中的第二晶体管T2的沟道与阻挡单元Z也存在交叠。图6中的第一节点晶体管T0包括第一晶体管T1和第二晶体管T2，其中第一晶体管T1的沟道12的部分区域被阻挡单元Z覆盖的实施例可参照上图2、图4和图5。
对于第二晶体管T2的沟道的部分区域被阻挡单元Z覆盖的实施例参照图6、图7和图8，其中阻挡单元Z2覆盖了第二晶体管T2的沟道12。图6、图7和图8中采用与阳极5同一制程同种材料制作阻挡单元Z2来覆盖第二晶体管T2的沟道12，因为制作阳极的材料一般为反光材料，所以本实施采用与阳极5同一制程同种材料制作阻挡单元Z2，可以使照射到第二晶体管T2上的光至少部分被反射出去，更好的防止强光照射到第二晶体管T2的沟道12上。
由此与第一节点N1电连接的每一个第一节点晶体管T0的沟道12均与阻挡单元Z存在交叠，减少每一个第一节点晶体管T0的光生漏电流，第一节点N1的电位进一步能够保持稳定，进一步改善了显示面板在常显示状态下的抖屏现象。
在一些可选的实施例中，第一节点晶体管的沟道完全被阻挡单元覆盖。参照图9、图10、图11、图12、图13和图14，图9是本发明提供的又一种OLED阵列基板的平面结构示意图，图10是图9中N区域的局部放大图，图11是图10中C-C’向的一种剖面图；图12是图9中O区域的局部放大图，图13是图12中D-D’向的一种剖面图。
结合图9、图10和图11，可知第一节点晶体管T0的第二晶体管T2的沟道12完全被阻挡单元Z2所覆盖，本实施例中采用与阳极5同一制程同种材料制作阻挡单元Z2完全覆盖第二晶体管T2的沟道12，制作阳极的材料一般为反光材料，所以本实施采用与阳极5同一制程同种材料制作阻挡单元Z2，可以使照射到第二晶体管T2上的光至少部分被反射出去，更好的防止强光照射到第二晶体管T2的沟道12上。。由此进一步减少第二晶体管T2的光生漏电流，第一节点N1的电位进一步能够保持稳定，进一步改善了显示面板在常显示状态下的抖屏现象。需要说明的是本实施例中的阻挡单元Z2并不是与阳极5本身电连接，而是独立于阳极5单独制作的，只是与阳极5采用同一制程同种材料。
在一些可选的实施例中，阻挡单元Z包括第一部分Z1a和第二部分Z1b，第一部分Z1a属于所述电源信号线PVDD的一部分，第二部分Z1b与阳极5同层设置。
参照图9、图12和图13，图13中第一节点晶体管T0的第一晶体管T1的沟道12完全被阻挡单元Z1所覆盖，而且从图13中可以看出本实施例中的阻挡单元Z1包括两部分，一部分为由电源信号线PVDD做宽而作为第一部分Z1a，第一部分Z1a遮挡了沟道12的部分区域。从图13中看出还包括由与发光元件的阳极5同种材料同一制程制作的第二部分Z1b，用于完全遮挡沟道12以及两侧的有源层，这里的有源层是指沟道两侧的有源层。
本实施例中的第二部分Z1b包括第一子阻挡单元Z1b1和第二子阻挡单元Z1b2，其中第一子阻挡单元Z1b1是其中一个像素单元内的阳极再进一步延长到与其临近的第一晶体管T1的沟道区域正上方，用于覆盖一部分沟通区域，而第二子阻挡单元Z1b2是相邻的另一个像素单元内的阳极的部分区域，用于覆盖该第一晶体管T1的其余部分沟道区域，因为这两个子阻挡单元属于不同像素单元,需要绝缘，所以剖面图图13中第一子阻挡单元Z1b1和第二子阻挡单元Z1b2之间具有一定间隔。从图13中可以看出，第二子阻挡单元Z1b2还遮挡了沟道12两侧的有源层11。
在一些可选的实施例中，第一晶体管T0的沟道与阻挡单元Z存在交叠，阻挡单元Z与阳极5同层设置，且与第四节点N4连接。参照图9，部分第一晶体管T1的沟道与部分与发光元件K的阳极连接的N4节点距离很近，因此该部分延伸至N4节点的阳极再进一步延长到与其临近的第一晶体管T1的沟道区域正上方，用于对第一晶体管T1的沟道进行遮挡。本实施中的第一子阻挡单元Z1b1与第四节点N4连接。
在一些可选的实施例中第二部分Z1b是与阳极电连接的。
本实施例中通过两层金属层的共同作用，可以有效防止强光照射至该第一晶体管T1的沟道区域，减少第一晶体管T1的光生漏电流，第一节点N1的电位进一步能够保持稳定，进一步改善了显示面板在常显示状态下的抖屏现象，采用该方法，不需要额外增加膜层来制作阻挡单元，因此也不会使制备工艺复杂化，制备成本较低。
在一些可选的实施例中，双栅晶体管的两个栅极之间的有源层被阻挡单元覆盖。
参照图14、图15、图16，图14是本发明提供的又一种OLED阵列基板的平面结构示意图，图15是图14中Q区域的局部放大图，图16是图15中E-E’向的一种剖面图。
本发明中的第一节点晶体管T0为双栅结构。在一些可选的实施例中，第一节点晶体管T0均为双栅晶体管。继续参照图2至图16，本发明中的第一节点晶体管T0为双栅晶体管。双栅晶体管具有输入阻抗高、电压控制功耗低、控制电路简单、耐高压、承受电流大等优点。参照图16中阻挡单元Z3由两个部分组成，第一部分Z3a覆盖了沟道12、沟道12两侧的有源层和两个栅极71之间的有源层11，其中沟道12两侧的有源层指与位于沟道两侧且在垂直于衬底基板1所在平面上与栅极71无交叠的有源层，第二部分Z3b覆盖了两个栅极71之间的有源层11，本实施例中，由与发光元件的阳极5同种材料同一制程制作的第一部分Z3a覆盖了沟道12和两个栅极71之间的有源层11，由与存储电容Cst的第二板同种材料同一制程制作的第二部分Z3b覆盖了两个栅极71之间的有源层，当然也可以利用与发光元件的阳极5同种材料以及与存储电容Cst的第二板同种材料制作的金属将沟道12两侧的有源层同时覆盖，这里不做具体限定，当然也可以额外设置一金属层用于覆盖两栅极之间的有源层11。
本实施例中通过阻挡单元Z3既覆盖了沟道12又覆盖了两个栅极71之间的有源层11，且通过两层金属叠加遮挡两个栅极71之间的有源层11，有效防止强光照射到第一节点晶体管的沟道及两个栅极71之间的有源层11，通过两层金属层的共同作用，可以有效防止强光照射至该第二晶体管T2的沟道区域，减少第二晶体管T2的光生漏电流，第一节点N1的电位进一步能够保持稳定，进一步改善了显示面板在常显示状态下的抖屏现象，采用该方法，不需要额外增加膜层来制作阻挡单元，因此也不会使制备工艺复杂化，制备成本较低。
在一些可选的实施例中，阻挡单元由第二金属层和/或第三金属层制备而成。继续参照图5、图13和图16，其中图5中阻挡单元Z1是由第三金属层9制备而成的，可在制作电源信号线PVDD时做的宽一些作为阻挡单元Z1，此时阻挡单元Z1由第三金属层9制备而成不会增加阵列基板整体厚度，利于阵列基板轻薄化。另外由于阻挡单元Z1由第三金属层9制备而成，可以与第三金属层9同时制作，不会增加制作工艺的复杂程度。图13中阻挡单元Z1b也是由第三金属层9制备而成，不会增加阵列基板整体厚度，与第三金属层9同时制作，不会增加制作工艺的复杂程度。
参照图16，图16中阻挡单元Z3b由第二金属层8制备而成，可选的与存储电容Cst的第二极板同时制作，阻挡单元Z3b由第二金属层8制备而成不会增加阵列基板整体厚度，与存储电容Cst的第二极板同时制作不会增加制作工艺的复杂程度。
在一些可选的实施例中，参照图16、图13，其中覆盖双栅晶体管的两个栅极之间的有源层的阻挡单元Z由所述第二金属层8制备而成，覆盖沟道区域12的阻挡单元Z由第三金属层9制备而成。图16中，阻挡单元Z3b由第二金属层8制备而成不会增加阵列基板整体厚度，与存储电容Cst的第二极板同时制作不会增加制作工艺的复杂程度，图13中阻挡单元Z1由第三金属层9制备而成，可以与第三金属层9同时制作，不会增加制作工艺的复杂程度。
在一些可选的实施例中，参照图16和图13，覆盖双栅晶体管的两个栅极之间的有源层的阻挡单元Z由所述第二金属层8制备而成，覆盖所述沟道区域12的阻挡单元与阳极5同层设置。图16中，阻挡单元Z3b由第二金属层8制备而成不会增加阵列基板整体厚度，与存储电容Cst的第二极板同时制作不会增加制作工艺的复杂程度；图13中可以看出本实施例中的阻挡单元Z1包括两部分，一部分为由电源信号线PVDD做宽而作为第一部分Z1a，第一部分Z1a遮挡了沟道12的部分区域。从图13中看出还包括由与发光元件的阳极5同种材料同一制程制作的第二部分Z1b，用于完全遮挡沟道12以及两侧的有源层。本发明通过两层金属层的共同作用，可以有效防止强光照射至该第一晶体管T1的沟道区域、第二晶体管T2两个栅极之间的有源层和沟道区域，减少第一晶体管T1和第二晶体管T2的光生漏电流，第一节点N1的电位进一步能够保持稳定，进一步改善了显示面板在常显示状态下的抖屏现象，采用该方法，不需要额外增加膜层来制作阻挡单元，因此也不会使制备工艺复杂化，制备成本较低。
参照图17，图17是图4中A-A’向的又一种剖面图。图17中还包括第四金属层13，第四金属层13位于第一金属层7远离衬底基板1一侧，阻挡单元Z由第四金属层13制备而成。本实施例中第一金属层7远离衬底基板1的一侧设置了第四金属层13，通过第四金属层13制备阻挡单元Z，阻挡单元Z至少覆盖沟道12的部分区域，用于减少第一节点晶体管的光生漏电流，第一节点的电位保持稳定，改善显示面板在常显示状态下的抖屏现象。图17中，还包括了电源信号线PVDD做宽后对沟道12的部分区域进行了遮挡。
当然通过第二金属层9和第四金属层13两层金属层的共同作用，可以有效防止强光照射至该第一晶体管T1的沟道区域，减少第一晶体管T1的光生漏电流，第一节点N1的电位进一步能够保持稳定，进一步改善了显示面板在常显示状态下的抖屏现象，采用该方法，不需要额外增加膜层来制作阻挡单元，因此也不会使制备工艺复杂化，制备成本较低。继续参照图3，第一节点晶体管包括第一晶体管T1和第二晶体管T2，其中，第一晶体管T1的栅极连接第一控制信号端S1，第一晶体管的第一极连接复位信号端Vref，第一晶体管T1的第二极连接第一节点N1；第二晶体管T2的栅极连接第二控制信号端S2，第二晶体管T2的第一极连接第三节点N3，第二晶体管T2的第二极连接第一节点N1。
第一晶体管T1响应第一控制信号端S1的使能信号而导通，对第一节点N1进行复位，第二晶体管T2响应第二控制信号端S2的使能信号而导通对N1节点的电位进行补偿。本发明中通过对第一节点晶体管T0(第一晶体管T1和第二晶体管T2)中至少一个晶体管的沟道用阻挡单元Z进行覆盖，降低第一节点晶体管T0的光生漏电流，第一节点N1的电位保持稳定，进一步改善了显示面板在常显示状态下的抖屏现象。
继续参照图3，发光控制模块G包括第三晶体管T4和第四晶体管T5，第三晶体管T4的栅极连接到发光控制端Emit，第三晶体管T4的第一极连接至第一电源信号端PVDD，第三晶体管T4的第二极连接至第二节点N2；第四晶体管T5的栅极连接到发光控制端Emit，第四晶体管T5的第一极连接至第三节点N3，第四晶体管T5的第二极连接至第四节点N4。
继续参照图13，图13中阻挡单元Z1a与阳极5同层设置。用于覆盖住第一晶体管T1的沟道，减少光生漏电流。当然由于阻挡单元Z1a与阳极5同层设置，不会增加阵列基板的整体厚度。可以理解的是，因为制作阳极的材料一般为反光材料，所以本实施采用与阳极5同一制程同种材料制作阻挡单元Z1，可以使照射到第一晶体管T1上的光至少部分被反射出去，更好的防止强光照射到第一晶体管T1的沟道12上。
在一些可选的实施例中，继续参照图13，图13中阻挡单元Z1b与阳极5电连接。由于阻挡单元Z1b与阳极5同层设置，不会增加阵列基板的整体厚度。在一些可选的实施例中第二部分Z1b是与阳极电连接的，图13中第一子阻挡单元Z1b1是其中一个像素单元内的阳极再进一步延长到与其临近的第一晶体管T1的沟道区域正上方，即第一子阻挡单元Z1b1与阳极电连接。可选的在制作阳极5的同时利用与阳极5同一制程工艺同一材料制作阻挡单元Z1b，可以降低制作工艺的复杂程度。
参照图18，图18是本发明提供的又一种OLED阵列基板的平面结构示意图。图18中像素区域P包括像素单元14，像素单元14包括第一像素单元14a和第二像素单元14b，阻挡单元Z位于第一像素单元14a和第二像素单元14b，用于遮挡第一像素单元14a中的像素电路中的第一节点晶体管的沟道及遮挡第二像素单元14b中的像素电路中的第一节点晶体管的沟道，第一像素单元14a的发光颜色为红色，第二像素单元14b的发光颜色为绿色。
当然对于阻挡单元Z的膜层设置适用于上述图2至图17任一设置方式，这里不再赘述。
当然参照图18中还包括第三像素单元14c，第三像素单元14c的发光颜色为蓝色。对于发光颜色为蓝色的第三像素单元14c可不设置阻挡单元Z，因为红色像素和绿色像素的亮度较蓝色像素的亮度高，对光生漏流产生的更敏感，因此需要对红色像素和绿色像素进行遮挡，即在红色像素和绿色像素上设置阻挡单元Z，而对于亮度暗一些的蓝色像素可不遮挡，以降低制作工艺复杂程度。
参照图2、图3、图4和图19，图19是图4中A-A’向的又一种剖面图。本实施例的OLED阵列基板包括：衬底基板1；位于衬底基板1一侧设置有多条沿第一方向X延伸的栅线2、多条沿第二方向Y延伸的数据线3、多条沿第二方向Y延伸的电源信号线PVDD，第一方向X和第二方向Y相交；
图2中，多条栅线2和多条数据线3交叉限定出多个像素区域P；像素区域P包括像素驱动电路；像素驱动电路参照图3。像素驱动电路包括：第一电源信号端PVDD和第二电源信号端PVEE；驱动晶体管T6，驱动晶体管T6的栅极连接到第一节点N1，驱动晶体管T6的第一极连接第二节点N2，驱动晶体管T6的第二极连接第三节点N3；发光元件K(图2中未示出)，发光元件K的阳极5连接第四节点，阴极(图2未示出)与第二电源信号端PVEE电连接；发光控制模块G，发光控制模块G、驱动晶体管T6和发光元件K串联在第一电源信号端PVDD和第二电源信号端PVEE之间；存储电容Cst，存储电容Cst的第一端与第一电源信号端PVDD电连接，存储电容Cst的第二端与第一节点N1电连接。
除驱动晶体管T6外，还包括至少一个与第一节点N1电连接的第一节点晶体管T0，图2和图3中示出了两个第一节点晶体管T0，即第一晶体管T1和第二晶体管T2。参照图19，第一节点晶体管T0包括依次层叠在衬底基板上的第一金属层7、半导体层6、第二金属层8、第三金属层9以及位于第一金属层7、半导体层6、第二金属层8和第三金属层9之间的绝缘层10；半导体层6包括第一节点晶体管的有源层11、驱动晶体管的有源层(图中未示出)，第一金属层7包括第一节点晶体管的栅极71、驱动晶体管的栅极(图中未示出)、存储电容Cst的第一极板(图中未示出)以及栅线2，第二金属层8包括存储电容Cst的第二极板；第三金属层9包括第一节点晶体管T0的第一极和第二极(图19中剖面图未示出)、驱动晶体管的第一极和第二极(图19中剖面图未示出)、数据线3、以及电源信号线PVDD；
在垂直于衬底基板1所在平面方向上，第一节点晶体管T0的有源层11与第一节点晶体管的栅极71存在交叠的区域为第一节点晶体管T0的沟道12，在第一金属层7远离衬底基板1的一侧设置有至少一个阻挡单元Z，在垂直于衬底基板1所在平面方向上，至少一个第一节点晶体管T0的沟道的至少部分区域与阻挡单元Z存在交叠。
本实施例中的第一节点晶体管T0为底栅结构。本实施例中第一节点晶体管T0为双栅结构，当然也可为单个栅极的结构，这里不做具体限定。
图19中阻挡单元Z1覆盖了第一节点晶体管的部分沟道12，而且是通过电源信号线PVDD做宽后进行的遮挡，当然也可以单独设置一层金属层来对沟道12进行遮挡，这里不做具体限定。
需要说明的是本实施例中阻挡单元Z仅示出了其中一种情况，对于阻挡单元Z的膜层设置适用于上述图6至图18任一设置方式，区别点仅在于本实施例中的第一节点晶体管T0为底栅结构。
参照图2，图2中第一节点晶体管T0包括第一晶体管T1和第二晶体管T2，其中第一晶体管T1的沟道至少部分被阻挡单元Z覆盖。本实施例中第一晶体管T1结合图3，图3中第一晶体管T1与第一节点N1电连接，本实施例中第一晶体管T1的沟道的部分区域被阻挡单元Z覆盖，可以防止第一晶体管T1的沟道被环境中强光照射到，由此减少了第一晶体管T1的光生漏电流，第一节点N1的电位能够保持稳定，改善了显示面板在常显示状态下的抖屏现象。
在一些可选的实施例中，第一晶体管T1和第二晶体管T2的沟道及两个栅极71之间的有源层均被阻挡单元Z覆盖，且至少部分阻挡单元Z与阳极5同层设置。。
对于阻挡单元Z的膜层设置适用上述图6至图18任一设置方式，区别点仅在于本实施例中的第一节点晶体管T0为底栅。
本发明中的第一节点晶体管T0包括第一晶体管T1和第二晶体管T2，第一晶体管T1和第二晶体管T2均为为双栅结构。双栅晶体管具有输入阻抗高、电压控制功耗低、控制电路简单、耐高压、承受电流大等优点。
参照图14、图15和图20，图20是图15中E-E’向的又一种剖面图。本实施例中的第一节点晶体管T0为底栅结构。第一晶体管T1和第二晶体管T2的沟道及两个栅极之间的有源层均被阻挡单元Z覆盖，且至少部分阻挡单元Z与阳极5同层设置。
图20中阻挡单元Z3由两个部分组成，第一部分Z3a覆盖了沟道12，第二部分Z3b覆盖了两个栅极71之间的有源层11，本实施例中，由与发光元件的阳极5同种材料制作的第一部分Z3a覆盖了沟道12，由与存储电容Cst的第二板同种材料制作的第二部分Z3b覆盖了两个栅极71之间的有源层，当然也可以利用与发光元件的阳极5同种材料以及与存储电容Cst的第二板同种材料制作的金属将沟道12两侧的有源层同时覆盖，这里不做具体限定，当然也可以额外设置一金属层用于覆盖两栅极之间的有源层11。本实施例中由于制作阳极的材料一般为反光材料，所以本实施采用与阳极5同一制程同种材料制作阻挡单元Z3a，可以使照射到第二晶体管T2上的光至少部分被反射出去，更好的防止强光照射到第二晶体管T2的沟道12上。
通过两层金属作为阻挡单元Z3，既覆盖了沟道12又覆盖了两个栅极71之间的有源层11及沟道12两侧的有源层，进一步减少第一晶体管T1的光生漏电流，第一节点N1的电位进一步能够保持稳定，进一步改善了显示面板在常显示状态下的抖屏现象。
基于同一发明思想，本发明还提供了一种显示面板，参照图21，图21是本发明提供的一种显示面板的截面图；显示面板200包括上述实施例提供的OLED阵列基板100，以及用于封装OLED阵列基板100的盖板120。显示面板200具有上述OLED阵列基板100的有益效果，本实施例在此不再赘述。
基于同一发明思想，本发明还提供了一种显示装置，请参考图22，图22是本发明实施例提供的一种显示装置的结构示意图，本实施例提供的显示装置300，包括上述实施例中的显示面板200。图22实施例仅以手机为例，对显示装置300进行说明，可以理解的是，本发明实施例提供的显示装置300，可以是电脑、电视、电子纸、车载显示装置等其他具有显示功能的显示装置300，本发明对此不作具体限制。本发明实施例提供的显示装置300，具有本发明实施例提供的显示面板200的有益效果，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的OLED阵列基板、显示面板及显示装置，至少实现了如下的有益效果：
本发明通过设置至少一个阻挡单元，在垂直于所述衬底基板所在平面方向上，至少一个所述第一节点晶体管的沟道的至少部分区域与所述阻挡单元存在交叠，从而降低与第一节点电连接的第一节点晶体管的光生漏电流，第一节点处的电位能够维持稳定，当强光照射时，改善了由于第一节点晶体管漏电流产生的抖屏现象。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (22)

1.一种OLED阵列基板，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧设置有多条沿第一方向延伸的栅线、多条沿第二方向延伸的数据线、多条沿第二方向延伸的电源信号线，所述第一方向和所述第二方向相交；
多条所述栅线和多条所述数据线交叉限定出多个像素区域；
所述像素区域包括像素驱动电路；
所述像素驱动电路包括：第一电源信号端和第二电源信号端；
驱动晶体管，所述驱动晶体管的栅极连接到第一节点，所述驱动晶体管的第一极连接第二节点，所述驱动晶体管的第二极连接第三节点；
发光元件，所述发光元件的阳极连接第四节点，阴极与所述第二电源信号端电连接；
发光控制模块，所述发光控制模块、所述驱动晶体管和所述发光元件串联在所述第一电源信号端和所述第二电源信号端之间；
存储电容，所述存储电容的第一端与所述第一电源信号端电连接，所述存储电容的第二端与所述第一节点电连接；
除所述驱动晶体管外，还包括至少一个与所述第一节点电连接的第一节点晶体管，所述第一节点晶体管包括依次层叠在所述衬底基板上的半导体层、第一金属层、第二金属层、第三金属层以及位于所述半导体层、所述第一金属层、所述第二金属层和所述第三金属层之间的绝缘层；
其中，所述半导体层包括所述第一节点晶体管的有源层、所述驱动晶体管的有源层，所述第一金属层包括所述第一节点晶体管的栅极、所述驱动晶体管的栅极、所述存储电容的第一极板以及所述栅线，所述第二金属层包括所述存储电容的第二极板；所述第三金属层包括所述第一节点晶体管的第一极和第二极、所述驱动晶体管的第一极和第二极、所述数据线、以及所述电源信号线；
在垂直于所述衬底基板所在平面方向上，所述第一节点晶体管的有源层与所述第一节点晶体管的栅极存在交叠的区域为所述第一节点晶体管的沟道，在所述第一金属层远离所述衬底基板的一侧设置有至少一个阻挡单元，在垂直于所述衬底基板所在平面方向上，至少一个所述第一节点晶体管的沟道的至少部分区域与所述阻挡单元存在交叠；
所述阻挡单元包括第一部分，所述电源信号线包括加宽部，所述第一部分为所述加宽部；在垂直于所述衬底基板所在平面方向上，至少一个所述第一节点晶体管的沟道的至少部分与所述加宽部存在交叠。
2.根据权利要求1所述的OLED阵列基板，其特征在于，每一个所述第一节点晶体管的沟道均与所述阻挡单元存在交叠。
3.根据权利要求1所述的OLED阵列基板，其特征在于，所述第一节点晶体管的沟道完全被所述阻挡单元覆盖。
4.根据权利要求1所述的OLED阵列基板，其特征在于，所述阻挡单元还覆盖所述第一节点晶体管的沟道两侧的有源层。
5.根据权利要求1所述的OLED阵列基板，其特征在于，所述第一节点晶体管均为双栅晶体管。
6.根据权利要求5所述的OLED阵列基板，其特征在于，所述双栅晶体管的两个栅极之间的有源层被所述阻挡单元覆盖。
7.根据权利要求6所述的OLED阵列基板，其特征在于，覆盖所述双栅晶体管的两个栅极之间的有源层的阻挡单元由所述第二金属层制备而成，覆盖所述沟道区域的阻挡单元由所述第三金属层制备而成。
8.根据权利要求6所述的OLED阵列基板，其特征在于，覆盖所述双栅晶体管的两个栅极之间的有源层的阻挡单元由所述第二金属层制备而成，覆盖所述沟道区域的阻挡单元与所述阳极同层设置。
9.根据权利要求1所述的OLED阵列基板，其特征在于，所述阻挡单元由所述第二金属层和/或所述第三金属层制备而成。
10.根据权利要求1所述的OLED阵列基板，其特征在于，还包括第四金属层，所述第四金属层位于所述第一金属层远离所述衬底基板一侧，所述阻挡单元由所述第四金属层制备而成。
11.根据权利要求1所述的OLED阵列基板，其特征在于，所述第一节点晶体管包括第一晶体管和第二晶体管，其中，所述第一晶体管的栅极连接第一控制信号端，所述第一晶体管的第一极连接复位信号端，所述第一晶体管的第二极连接所述第一节点；所述第二晶体管的栅极连接第二控制信号端，所述第二晶体管的第一极连接所述第三节点，所述第二晶体管的第二极连接所述第一节点。
12.根据权利要求11所述的OLED阵列基板，其特征在于，所述第一晶体管的沟道与所述阻挡单元存在交叠，所述阻挡单元与所述阳极同层设置，且与所述第四节点连接。
13.根据权利要求1所述的OLED阵列基板，其特征在于，所述阻挡单元与所述阳极同层设置。
14.根据权利要求1所述的OLED阵列基板，其特征在于，所述阻挡单元还包括第二部分，所述第二部分与所述阳极同层设置。
15.根据权利要求14所述的OLED阵列基板，其特征在于，所述第二部分与所述阳极电连接。
16.根据权利要求13所述的OLED阵列基板，其特征在于，所述像素区域包括像素单元，所述像素单元包括第一像素单元和第二像素单元，所述阻挡单元位于所述第一像素单元和所述第二像素单元，所述第一像素单元的发光颜色为红色，所述第二像素单元的发光颜色为绿色。
17.根据权利要求1所述的OLED阵列基板，其特征在于，所述发光控制模块包括第三晶体管和第四晶体管，所述第三晶体管的栅极连接到发光控制端，所述第三晶体管的第一极连接至所述第一电源信号端，所述第三晶体管的第二极连接至第二节点；所述第四晶体管的栅极连接到所述发光控制端，所述第四晶体管的第一极连接至所述第三节点，所述第四晶体管的第二极连接至所述第四节点。
18.一种OLED阵列基板，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧设置有多条沿第一方向延伸的栅线、多条沿第二方向延伸的数据线、多条沿第二方向延伸的电源信号线，所述第一方向和所述第二方向相交；
多条所述栅线和多条所述数据线交叉限定出多个像素区域；
所述像素区域包括像素驱动电路；
所述像素驱动电路包括：第一电源信号端和第二电源信号端；
驱动晶体管，所述驱动晶体管的栅极连接到第一节点，所述驱动晶体管的第一极连接第二节点，所述驱动晶体管的第二极连接第三节点；
发光元件，所述发光元件的阳极连接第四节点，阴极与所述第二电源信号端电连接；
发光控制模块，所述发光控制模块、所述驱动晶体管和所述发光元件串联在所述第一电源信号端和所述第二电源信号端之间；
存储电容，所述存储电容的第一端与所述第一电源信号端电连接，所述存储电容的第二端与所述第一节点电连接；
除所述驱动晶体管外，还包括至少一个与所述第一节点电连接的第一节点晶体管，所述第一节点晶体管包括依次层叠在所述衬底基板上的第一金属层、半导体层、第二金属层、第三金属层以及位于所述第一金属层、所述半导体层、所述第二金属层和所述第三金属层之间的绝缘层；
其中，所述半导体层包括所述第一节点晶体管的有源层、所述驱动晶体管的有源层，所述第一金属层包括所述第一节点晶体管的栅极、所述驱动晶体管的栅极、所述存储电容的第一极板以及所述栅线，所述第二金属层包括所述存储电容的第二极板；所述第三金属层包括所述第一节点晶体管的第一极、所述第一节点晶体管的第二极、所述数据线、以及所述电源信号线；
在垂直于所述衬底基板所在平面方向上，所述第一节点晶体管的有源层与所述第一节点晶体管的栅极存在交叠的区域为所述第一节点晶体管的沟道，在所述半导体层远离所述衬底基板的一侧设置有至少一个阻挡单元，在垂直于所述衬底基板所在平面方向上，至少一个所述第一节点晶体管的沟道的至少部分区域与所述阻挡单元存在交叠；
所述阻挡单元包括第一部分，所述电源信号线包括加宽部，所述第一部分为所述加宽部；在垂直于所述衬底基板所在平面方向上，至少一个所述第一节点晶体管的沟道的至少部分与所述加宽部存在交叠。
19.根据权利要求18所述的OLED阵列基板，其特征在于，所述第一节点晶体管包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管均为双栅晶体管。
20.根据权利要求19所述的OLED阵列基板，其特征在于，所述第一晶体管和所述第二晶体管的沟道及两个栅极之间的有源层均被所述阻挡单元覆盖，且至少部分所述阻挡单元与所述阳极同层设置。
21.一种显示面板，其特征在于，包括权利要求1-20任一项所述的OLED阵列基板，以及用于封装所述OLED阵列基板的盖板。
22.一种显示装置，其特征在于，包括权利要求21所述的显示面板。
CN202010364530.XA 2020-04-30 2020-04-30 Oled阵列基板、显示面板及显示装置 Active CN111540771B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010364530.XA CN111540771B (zh) 2020-04-30 2020-04-30 Oled阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010364530.XA CN111540771B (zh) 2020-04-30 2020-04-30 Oled阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN111540771A CN111540771A (zh) 2020-08-14
CN111540771B true CN111540771B (zh) 2023-09-01

Family

ID=71970310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010364530.XA Active CN111540771B (zh) 2020-04-30 2020-04-30 Oled阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN111540771B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471265B (zh) * 2021-06-30 2023-04-18 武汉天马微电子有限公司 一种显示面板和显示装置
WO2022126366A1 (zh) * 2020-12-15 2022-06-23 京东方科技集团股份有限公司 显示基板和显示装置
CN113013218B (zh) * 2021-03-09 2024-05-24 武汉天马微电子有限公司 阵列基板、显示面板及显示装置
CN113096588B (zh) * 2021-04-07 2022-08-23 京东方科技集团股份有限公司 辅助像素电路、显示面板和显示装置
CN114068666A (zh) * 2021-09-02 2022-02-18 北京京东方技术开发有限公司 显示面板和显示装置
CN114220382B (zh) * 2021-12-10 2023-05-05 湖北长江新型显示产业创新中心有限公司 像素驱动电路、显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597374A (zh) * 2018-04-20 2018-09-28 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
CN110707237A (zh) * 2019-11-19 2020-01-17 昆山国显光电有限公司 一种显示面板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597374A (zh) * 2018-04-20 2018-09-28 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
CN110707237A (zh) * 2019-11-19 2020-01-17 昆山国显光电有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
CN111540771A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
CN111540771B (zh) Oled阵列基板、显示面板及显示装置
US11575105B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR101941178B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN110098235B (zh) 显示面板及其制作方法
CN212874542U (zh) 一种显示面板和显示装置
US11257850B2 (en) Backplane structure containing capacitor
US20230172014A1 (en) Display panel, method for manufacturing display panel, and display device
US11404488B2 (en) Transparent display panel and display device
CN109037194B (zh) 一种显示面板及其显示装置
CN113644220B (zh) 一种显示面板、一种显示面板的制备方法和显示装置
US11088210B2 (en) Display device including a first pixel, a second pixel and a third pixel at least partially separated from each of the first pixel and the second pixel
KR20070056304A (ko) 유기 발광 표시장치 및 이의 제조 방법
US20230371333A1 (en) Display panel and display device
CN111430382B (zh) 显示面板及其制作方法和显示装置
US11538884B2 (en) Array substrate with short circuit in overlapping area of signal lines prevented, electroluminescent display panel and display device
CN110098228B (zh) 一种显示面板及显示装置
US20050162070A1 (en) Organic electro luminescence device
CN113517327B (zh) 显示面板、显示装置及显示方法
CN111081721B (zh) 显示面板及显示装置
CN116600612B (zh) 显示面板、显示装置及显示面板的制备方法
CN110571245B (zh) 显示面板及其制作方法
CN219499935U (zh) 显示面板及电子设备
US20240155889A1 (en) Display panel and display device
CN113421905B (zh) 一种显示面板以及显示装置
CN114628472B (zh) 显示面板及其制备方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211021

Address after: No.8, liufangyuanheng Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430074

Applicant after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd.

Applicant after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Applicant before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

GR01 Patent grant
GR01 Patent grant