CN111540707A - 静电卡盘装置及晶片静电吸附方法 - Google Patents

静电卡盘装置及晶片静电吸附方法 Download PDF

Info

Publication number
CN111540707A
CN111540707A CN202010388706.5A CN202010388706A CN111540707A CN 111540707 A CN111540707 A CN 111540707A CN 202010388706 A CN202010388706 A CN 202010388706A CN 111540707 A CN111540707 A CN 111540707A
Authority
CN
China
Prior art keywords
adsorption
wafer
forces
chucking
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010388706.5A
Other languages
English (en)
Inventor
蒋志超
罗兴安
胡淼龙
张春雷
王林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010388706.5A priority Critical patent/CN111540707A/zh
Publication of CN111540707A publication Critical patent/CN111540707A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

公开了静电卡盘装置及晶片静电吸附方法。该静电卡盘装置包括承载盘，承载盘的表面上设置有多个加热元件，晶片位于多个加热元件的表面上；吸附电极，位于承载盘的内部，吸附电极上施加有吸附电压以产生与晶片之间的吸附力；多个力传感器，位于承载盘的内部且邻近多个加热元件，多个力传感器测量多个加热元件上的多个吸附力；以及控制器，与多个力传感器相连接以获得多个吸附力，与吸附电极相连接以提供吸附电压，控制器根据多个吸附力的值调节吸附电压。本申请的静电卡盘装置在承载台内部设置了多个力传感器，根据采集到的吸附力来对吸附电压进行动态调整，使得静电卡盘装置可以根据晶片的翘曲变化动态改变吸附电压，从而补偿晶片的翘曲。

Description

静电卡盘装置及晶片静电吸附方法
技术领域
本发明涉及半导体制造技术领域，更具体地，涉及一种静电卡盘装置及晶片静电吸附方法。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
在存储器制备工艺中，将晶片放置在反应腔室中进行沉积等处理，以形成存储器的叠层结构。在反应腔室中，采用静电卡盘装置承载晶片，通过静电卡盘中的吸附电极施加电压，利用静电吸附作用将晶片固定在静电吸附卡盘的表面。
然而，随着3D存储器技术的发展，存储单元层的数量越来越多，例如从64层增加至128层。在3D存储器中形成多个氧化物层和氮化物层，由此累积的应力导致晶片翘曲(waferwarpage)。在后续的高温工艺和缝隙填充工艺中产生结构缺陷，甚至晶片脱离静电卡盘。在放置晶片时预设吸附电压，可以消除晶片翘曲从而恢复平整度，然而，该预设吸附电压基于预测的晶片翘曲变形，在工艺波动导致严重晶片翘曲仍然会产生产品良率差的问题。
因此，如何提高晶片吸附到卡盘表面后的平整度，确保后续工艺的顺利进行以提高产品良率是当前亟待解决的技术问题。
发明内容
本发明的目的是提供一种改进的静电卡盘装置及晶片静电吸附方法，在卡盘表面的加热元件附近设置力传感器，以采集晶片对加热元件的吸附力值，再根据收集到的吸附力值自动调节电极的吸附电压，使得晶片的吸附更加牢固，使得即便晶片出现翘曲也能将其平整的吸附到卡盘表面，确保了后续工艺的顺利进行，提高了半导体产品的性能。
根据本发明第一方面，提供一种静电卡盘装置，其中，包括：
承载盘，所述承载盘的表面上设置有多个加热元件，晶片位于多个所述加热元件的表面上；
吸附电极，位于所述承载盘的内部，所述吸附电极上施加有吸附电压以产生与所述晶片之间的吸附力；
多个力传感器，位于所述承载盘的内部且邻近多个所述加热元件，所述多个力传感器测量多个所述加热元件上的多个吸附力；以及
控制器，与所述多个力传感器相连接以获得所述多个吸附力，与所述吸附电极相连接以提供所述吸附电压，所述控制器根据所述多个吸附力的值调节所述吸附电压。
优选地，多个所述力传感器均匀分布在所述承载盘内部，且每个所述加热元件下方均设置一个所述力传感器。
根据本发明第二方面，提供一种静电卡盘装置，其中，包括：
承载盘，所述承载盘的第一表面与晶片接触；
吸附电极，位于所述承载盘的内部，所述吸附电极上施加有吸附电压以产生与所述晶片之间的吸附力；
多个力传感器，位于所述承载盘的内部且邻近所述第一表面，所述多个吸附电极测量所述第一表面多个位置的多个吸附力；以及
控制器，与所述多个力传感器相连接以获得所述多个吸附力，与所述吸附电极相连接以提供所述吸附电压，所述控制器根据所述多个吸附力的值调节所述吸附电压。
优选地，所述承载盘的表面上具有多个均匀分布的凸起，相邻的所述凸起之间形成凹槽，所述晶片位于多个所述凸起的表面上。
优选地，所述控制器用于根据采集到的多个所述吸附力的和值调整所述吸附电压。
优选地，所述控制器用于存储多个吸附力的和值的范围、以及与多个吸附力的和值的范围一一对应的吸附电压，并用于根据采集到的所述吸附力的和值选择与其匹配的所述吸附电压施加于所述吸附电极上。
优选地，对比采集到的多个所述吸附力的值的大小，定位晶片发生翘曲的部位。
优选地，根据所述吸附力的和值的大小判断所述晶片的形变量的大小。
优选地，所述晶片的形变量的大小与所述吸附电压的大小呈正相关关系。
根据本发明的第三方面，提供一种晶片静电吸附方法，其中，包括：
放置待测晶片于承载台的表面上；
采用多个力传感器采集所述晶片对所述承载台的多个吸附力的值；
根据多个所述吸附力的和值调整施加于吸附电极上的吸附电压。
优选地，根据多个所述吸附力的和值调整所述吸附电压的具体步骤包括：
设置多个吸附力的和值的范围、以及与多个吸附力的和值的范围一一对应的吸附电压；
根据所述力传感器检测到的所述吸附力的和值选择与其匹配的所述吸附电压施加于所述吸附电极上。
优选地，所述晶片静电吸附方法还包括：
对比采集到的多个所述吸附力的值的大小，定位所述晶片发生翘曲的部位；以及
根据所述吸附力的和值的大小判断所述晶片的形变量的大小。
根据本发明实施例的静电卡盘装置和晶片静电吸附方法，在卡盘上设置了力传感器，用于采集承载晶片的承载台上不同部位的多个吸附力的值，并根据采集到的多个吸附力的值动态调整施加在吸附电极上的吸附电压，从而改变卡盘对晶片的吸附力，保证晶片可以被平整的吸附在卡盘上，从而保证后续的工艺进程。
进一步地，设置与多个加热元件一一对应的多个力传感器，分别采集每个加热电极上的吸附力的值，便于对多个吸附力的值进行相互对比，从而判断晶片发生翘曲的位置。
进一步地，采用采集到的多个吸附力的和值来进行吸附电压的调整，可以保证每一部分发生翘曲的晶片受到的吸附力均可以使其保持平整。根据吸附力的和值的大小的变化可以判断发生翘曲的晶片的形变量的大小，从而调节吸附电压的大小，整个过程方便快捷。
进一步地，预先存储多个吸附力的和值的范围、以及与多个吸附力的和值的范围一一对应的吸附电压，并用于根据采集到的吸附力的和值选择与其匹配的吸附电压施加于卡盘的吸附电极上，使得吸附电压的调整具有保障，可以更加准确地补偿晶片的翘曲，防止晶片脱落或不能保证平整，减少后续的工艺变化。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出了传统静电卡盘装置的结构示意图；
图2示出了根据本发明实施例一的静电卡盘装置的结构示意图；
图3示出了根据本发明实施例二的静电卡盘装置的结构示意图；
图4示出了根据本发明实施例三的静电卡盘装置的结构示意图；
图5示出了根据本发明实施例一的静电卡盘装置的力传感器的分布状态示意图；
图6a-图6c示出了根据本发明实施例一的晶片静电吸附方法调节晶片翘曲变化的过程示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图1示出了传统静电卡盘装置的结构示意图。该静电卡盘装置位于反应腔室中，用于吸附固定晶片170。如图所示，该静电卡盘装置包括承载盘110、支撑台150、吸附电极160、以及控制器140。
承载盘110固定在支撑台150上，例如，承载盘110的背面连接至支撑台150的顶端。在支撑台150和承载盘110的内部设置有彼此连通线路通道和/或气体通道180。在承载盘110的内部设置有吸附电极160，在承载盘110的表面上放置晶片170。吸附电极160例如是与承载盘110的主表面大致平行的导电板。控制器140经由线路通道180中的导线与承载盘110内部的吸附电极160电连接，从而在吸附电极160上施加吸附电压。
承载盘110例如由氮化铝等陶瓷材料组成。支撑台150由金属材料或陶瓷材料组成，晶片170由硅之类的半导体组成。在将晶片170放置在承载盘110的表面上的情形下，在吸附电极160上施加吸附电压时，晶片170的下表面上感应出与吸附电极160相反的感应电荷。晶片170和吸附电极160彼此隔开预定距离，分别形成电容器的极板。承载盘110位于晶片170和吸附电极160之间的一部分形成电容器的介质。在电容器的极板间产生的静电引力提供晶片170的吸附力，与极板间电压的平方成正比，与极板间距离成反比。
随着3D NAND存储器的技术发展，存储单元的单元层数不断增加，晶片上形成的氧化物层和氮化物层的数量也不断增加，因此，在制备工艺中晶片出现翘曲的可能性越来越大，而且翘曲的程度也越来越高。晶片翘曲会导致后续工艺中会发生很大的误差，如高温工艺、间隙填充等工艺中，晶片表面上的薄膜等不能形成良好的形态。在放置晶片时预设吸附电压，可以消除晶片翘曲从而恢复平整度。
然而，静电卡盘装置的预设吸附电压基于预测的晶片翘曲变形，在工艺波动导致严重晶片翘曲仍然会产生产品良率差的问题。如果晶片170在发生了严重翘曲的情况下，单一的预设吸附电压可能会导致晶片170不能平整的吸附于承载盘110表面，从而不能保持安全过程，极易引起后续工艺的异常，例如晶片170表面形成的膜层厚度不均匀、晶片170表面出现电弧击穿现象、晶片170表面出现膜层剥离等，这可能导致晶片报废或带来更多的产量损失，严重影响最终半导体产品的良率以及性能。
图2示出了根据本发明实施例一的静电卡盘装置的结构示意图。该静电卡盘装置位于反应腔室中，用于吸附固定晶片。如图所示，该静电卡盘装置包括承载盘210、支撑台250、吸附电极260、多个加热元件220、多个力传感器230、以及控制器240。
承载盘210固定在支撑台250上，例如，承载盘210的背面连接至支撑台250的顶端。在支撑台250和承载盘210的内部设置有彼此连通线路通道和/或气体通道280。在承载盘210的内部设置有吸附电极260，在承载盘210的表面上放置晶片270。吸附电极260例如是与承载盘210的主表面大致平行的导电板。控制器240经由线路通道中的导线与承载盘210内部的吸附电极260电连接，从而在吸附电极260上施加吸附电压。
承载盘210例如由氮化铝等陶瓷材料组成。支撑台250由金属材料或陶瓷材料组成，晶片270由硅之类的半导体组成。在将晶片270放置在承载盘210的表面上的情形下，在吸附电极260上施加吸附电压时，晶片270的下表面上感应出与吸附电极260相反的感应电荷。晶片270和吸附电极260彼此隔开预定距离，分别形成电容器的极板。承载盘210位于晶片270和吸附电极260之间的一部分形成电容器的介质。在电容器的极板间产生的静电引力提供晶片270的吸附力，与极板间电压的平方成正比，与极板间距离成反比。
力传感器230用于将作用力转换为电信号，包括基于弹性位移测量原理、基于应变片电阻值变化测量原理、基于压电效应原理等测量作用力的量值的力传感器。本发明对于力传感器的类型没有特别限制。
在该实施例中，承载盘210的主表面形成有多个加热元件220。多个加热元件220例如是在主表面上突起的圆柱状加热电极，一起形成按行列排列的阵列，或者以同心圆图案排列的阵列。控制器240经由线路通道中的导线与承载盘210表面上的多个加热元件220相连接(控制器240与加热元件220之间的线路通道在图中未示出)，从而可以调节承载盘210的主表面的温度分布。在承载盘210的主表面上，晶片270与多个加热元件220的顶部表面接触。晶片270与多个加热元件220之间的作用力，与吸附电极260提供的吸附力彼此平衡。在多个加热元件220的内部分别设置有力传感器230，从而可以检测晶片270与多个加热元件220之间的作用力，进而可以获得晶片270多个位置的多个吸附力。控制器240经由线路通道中的导线与多个加热元件220内部的多个力传感器230相连接，从而可以获得晶片270多个位置的多个吸附力。
在替代的实施例中，承载盘210的主表面为平整表面，或者形成有温度交换气体流经的凹槽。
图3示出了根据本发明实施例二的静电卡盘装置的结构示意图；如图3所示，承载盘310的主表面为平整表面，晶片370与承载盘310的主表面接触。多个力传感器330位于承载盘310的主表面下方，一起形成按行列排列的阵列，或者以同心圆图案排列的阵列。晶片370与承载盘310的主表面之间的作用力，与吸附电极360提供的吸附力彼此平衡。多个加热元件320均匀分布在支撑台350内，例如与力传感器330一一对应设置；控制器340通过线路通道380与吸附电极360连接，提供吸附电压。在承载盘310的主表面下方设置多个力传感器330，从而可以检测晶片370与承载盘310的主表面之间的作用力，进而可以获得晶片370多个位置的多个吸附力。控制器340经由线路通道(图中未示出)中的导线与承载盘310的主表面下方的多个力传感器330相连接，从而可以获得晶片370多个位置的多个吸附力。
图4示出了根据本发明实施例三的静电卡盘装置的结构示意图；如图4所示，承载盘410的主表面形成有温度交换气体流经的凹槽。本实施例中，承载410的表面上形成有多个凸起490，多个凸起之间形成凹槽，凹槽用与进行气体流通，控制凸起490上承载的晶片470的表面温度。力传感器430与多个凸起490一一对应设置，经由线路通道由导线连接至控制器440。晶片470与承载盘410的主表面之间的作用力，与吸附电极460提供的吸附力彼此平衡。控制器440通过线路通道480与吸附电极460连接，提供吸附电压。多个加热元件420均匀分布在支撑台450内，例如与力传感器430一一对应设置。
根据本发明的上述实施例的静电卡盘装置，在承载盘的主表面附近设置有多个力传感器，以便及时监控吸附电极在晶片的多个位置产生的多个吸附力，从而监测到晶片的翘曲形变，并根据翘曲形变对晶片产生的吸附力大小的变化调整吸附电压，从而使得晶片可以恢复平整度，再次平整地吸附在卡盘上，以补偿晶片的翘曲形变，从而确保了后续半导体工艺的顺利进行，提高了最终半导体产品的良率和性能可靠性。
进一步地，该静电卡盘装置获得吸附电极在晶片的多个位置产生的多个吸附力，对比采集到的多个吸附力值的大小，可以定位发生翘曲的晶片的部位。例如，如果晶片为平整形状，则多个力传感器采集到的吸附力值都应该是相等的。因此，将采集到的多个吸附力值进行相互对比，发现有明显偏差的吸附力值对应的晶片位置就认为发生了翘曲。由此可以快速地定位到晶片发生翘曲的位置，从而进行下一步的处理。
图5示出了根据本发明实施例一的静电卡盘装置的力传感器的分布状态示意图。
结合图2的静电卡盘装置，多个加热元件220均匀的分布在承载台210的表面上，本实施例中，力传感器230为多个，与多个加热元件220一一对应。力传感器230例如为图5中的正方形，加热元件220例如为图5中的小圆形。多个加热元件220均匀分布，可以使得力传感器230能采集到晶片270上每一处对加热元件220的压力值，能更加准确地得到采集数据，进而分析出晶片270是否发生了翘曲以及在哪一处发生了翘曲。均匀分布例如是阵列排布，或者以多个同心圆的方式沿圆心向外扩散分布。图5仅是给出一种可行的实施例，不作为对本发明的限制。
图5中仅示出了承载台210、加热元件220和力传感器230，其他部分的结构参照附图2。进一步地，晶片270与多个加热元件220之间的作用力，与吸附电极260提供的吸附力彼此平衡。例如，当晶片270的某一处发生翘曲时，此处对加热元件220的压力值较小，那么力传感器230检测到的吸附力的值较小，此时需要提升吸附力，即调整吸附电压。在一个实施例中，控制器240用于根据采集到的多个加热元件220的多个吸附力的和值调整吸附电压。由于吸附电极260为板状或层状的整体结构，其施加的吸附力是分布在整个晶片270上的，而力传感器230检测到的却是晶片270的不同位置上的吸附力，所以首先需要获取每个力传感器230检测到的吸附力的和值，然后根据该吸附力的和值来调整吸附电极260上施加的吸附电压，从而调整晶片270与加热元件220之间的作用力，使得晶片270能平整吸附在承载台210上。
根据采集到的多个加热元件220受到的吸附力的和值的大小调节吸附电压，需要保证新施加的吸附电压能使得晶片270的每一部分都能平整的吸附在承载台210上，采用整体吸附力的和值的变化来调节吸附电压就可以达到这个目的。例如，卡盘210吸附平整晶片270时需要的吸附电压为基准电压，此时加热元件220受到的吸附力的和值为基准吸附力的和值，后续判断采集到的吸附力的和值是否变化就以此吸附力的和值为基准。
本实施例中，采用均匀分布的多个力传感器230分别检测晶片270上每一处的吸附力，可以对多个吸附力之间进行相互比较，从而快速定位晶片270发生翘曲的位置；也可以根据吸附力的和值调整吸附电极260上施加的吸附电压，改变晶片270上每一处与加热元件220之间的作用力。
进一步地，控制器240用于存储多个吸附力的值的范围、以及与多个吸附力的值的范围一一对应的吸附电压，并用于根据采集到的吸附力的和值选择与其匹配的吸附电压施加于吸附电极260上。根据多次实验或其他方式生成吸附力的和值的范围与吸附电压的对应关系，例如，当吸附力的和值位于第一吸附力范围内时，对吸附电极260施加第一吸附电压；当吸附力的和值位于第二吸附力范围内时，对吸附电极260施加第二吸附电压，以此类推。然后根据力传感器230采集到的吸附力的和值，可以快速查找到对应的吸附电压的值，从而可以快速进行调整，使得晶片270能快速平整的吸附在承载台210上。
进一步地，根据吸附力和值的大小可以判断晶片270的形变量大小，即晶片270的翘曲型变量与加热元件220受到的吸附力的和值的大小相关。例如，晶片270发生的翘曲形变量越大，那么晶片270与承载台210上的加热元件220的接触面积越小，加热元件220受到的吸附力的和值越小，所以根据吸附力的和值的大小变化可以判断晶片的翘曲形变量的大小。当吸附力的和值明显小于基准吸附力的和值时，晶片270极可能发生了严重的翘曲，此时需要根据吸附力的和值所处的吸附力的范围选取合适的吸附电压施加在吸附电极260上。
进一步地，晶片270的形变量大小与吸附电压的大小呈正相关关系。晶片270发生的翘曲越严重，加热元件220受到的吸附力的和值越小，那么需要施加的吸附电压就越大，这样才可以保证晶片270能被平整吸附，所以晶片270的形变量越大，需要的吸附电压越大，晶片270的形变量与需要施加的吸附电压呈正相关关系。
基于约翰逊-拉贝克公式也可以得到吸附力与晶片翘曲形变量的关系，如下式(1)：
Figure BDA0002484843610000101
参见图2，Fjr表示单个加热元件220受到的吸附力，
Figure BDA0002484843610000102
表示真空电容率，S表示加热元件220的受力面积，dg表示晶片270的底面距离承载台210表面的距离，Vg表示承载台210与晶片270的间隙形成的强电场的电压值，根据该电压值对晶片270产生吸附作用。根据上述公式可知，当晶片270发生翘曲时，其距离承载台210表面的距离会发生改变，即dg发生改变，所以吸附力Fjr改变，并且吸附力与晶片270形变量呈反相关关系，从而根据吸附力的大小可以判断晶片270的翘曲程度，再根据吸附力的和值来选择对应的吸附电压，完成电压的调节。
根据本发明实施例的静电卡盘装置，可以及时监测晶片的翘曲，并根据力传感器230接收到的吸附力的和值，及时调整吸附电压的大小，使得晶片可以被平整吸附，从而保证后续工艺的安全性，保持良好的工艺一致性。
本发明还公开了一种晶片静电吸附方法，以下结合图6a-图6c进行介绍。
图6a-图6c示出了根据本发明实施例一的晶片静电吸附方法调节晶片翘曲变化的过程示意图。
如图6a所示，为平整晶片270吸附在承载台210上的示意图。此时，晶片270的底面与加热元件220紧密接触，所以此时晶片270距离承载台210的表面的距离为基准距离，即dg0，此时承载台210与晶片270之间的间隙电场产生的电压也为基准电压Vg0，外界施加的电压为Vb，吸附电压V＝Vg0+Vb，记录此时力传感器230采集到的多个加热元件220上受到的吸附力的和值，作为基准吸附力的和值，F0＝Sum(Fjr1，Fjr2……)。
如图6b所示，为对翘曲晶片270的调节过程。
晶片270与多个加热元件220之间的作用力，与吸附电极260提供的吸附力彼此平衡，所以调节吸附电极260上的吸附电压就可以调节晶片270与多个加热元件220之间的作用力，即可以改变晶片270的翘曲程度。
本实施例的晶片静电吸附方法包括：
步骤S01，放置待测晶片270于承载台210表面的多个加热元件220上。
步骤S02，采用力传感器230采集晶片270对多个加热元件220的多个吸附力的值Fjri；
此步骤中，由于图6b中的晶片270发生了翘曲，所以采集到的多个吸附力的值不全相同，对多个吸附力的值求和，得到吸附力的和值。
步骤S03，根据多个吸附力的和值调整施加于吸附电极260上的吸附电压。
间隙电场产生的电压Vg对晶片270有较好的吸附作用，由于dg<<d，因此Vg>>Vb，所以本实施例的静电卡盘装置在低电压下就能对晶片270产生较大的吸附力。调节吸附电压V的电压值，可以改变间隙电场产生的电压Vg，从而改变吸附装置对晶片270的吸附作用，较大的吸附力使得晶片270各处均可以平整的吸附在卡盘上。根据吸附力的和值调节吸附电极260上的吸附电压例如是调节每个加热元件220上的吸附力，而且每个加热元件220对应的吸附力相同。
进一步地，根据多个吸附力的和值调整吸附电压，具体步骤包括：
设置多个吸附力的和值的范围、以及与多个吸附力的和值的范围一一对应的吸附电压；
根据力传感器230检测到的吸附力的和值选择与其匹配的吸附电压施加于吸附电极260上。
所以，需要预先设置多个吸附力和值的范围以及与吸附力的和值范围一一对应的吸附电压，例如设置一个查找表，该查找表例如是根据多次实验数据整理得到的。如下：
F∈[F1，F2)，V＝V1；
F∈[F2，F3)，V＝V2；
……
F∈[Fn-1，Fn)，V＝Vn-1。
其中，F1，F2……Fn是不同状态下的吸附力值的和值，V1、V2……Vn是需要施加的吸附电压的值。
采集每个加热元件220上的吸附力的值，并求和，再根据查找表查找到对应的吸附电压的值，将其施加在吸附电极260上，使得晶片270能平整吸附。
如图6c，是晶片270经过调节后，平整吸附的状态，此时晶片270底面距离承载台210表面的距离与图6a中基本相同。由此完成一次调节过程。
该方法是以图2所示的实施例为例进行的说明，当然，该晶片静电吸附方法也可以适用于图3和图4示出的实施例。
根据本发明实施例的静电卡盘装置和晶片静电吸附方法，充分利用了晶片与多个加热元件之间的作用力，与吸附电极提供的吸附力彼此平衡的原理，在承载台内部设置了力传感器，用于采集承载晶片的多个加热元件上的多个吸附力的值，根据吸附力的值判断晶片的翘曲；并根据采集到的多个吸附力的和值动态调整施加在吸附电极上的吸附电压，从而改变卡盘对晶片的吸附力，保证晶片可以被平整的吸附在卡盘上，从而保证后续的工艺进程。使得整个工艺进行得到控制，晶片的夹紧力较强，晶片不易发生翘曲，进程可控，得到的存储器件的精度较高，可靠性较好。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (12)

1.一种静电卡盘装置，其中，包括：
承载盘，所述承载盘的表面上设置有多个加热元件，晶片位于多个所述加热元件的表面上；
吸附电极，位于所述承载盘的内部，所述吸附电极上施加有吸附电压以产生与所述晶片之间的吸附力；
多个力传感器，位于所述承载盘的内部且邻近多个所述加热元件，所述多个力传感器测量多个所述加热元件上的多个吸附力；以及
控制器，与所述多个力传感器相连接以获得所述多个吸附力，与所述吸附电极相连接以提供所述吸附电压，所述控制器根据所述多个吸附力的值调节所述吸附电压。
2.根据权利要求1所述的静电卡盘装置，其中，多个所述力传感器均匀分布在所述承载盘内部，且每个所述加热元件下方均设置一个所述力传感器。
3.一种静电卡盘装置，其中，包括：
承载盘，所述承载盘的第一表面与晶片接触；
吸附电极，位于所述承载盘的内部，所述吸附电极上施加有吸附电压以产生与所述晶片之间的吸附力；
多个力传感器，位于所述承载盘的内部且邻近所述第一表面，所述多个吸附电极测量所述第一表面多个位置的多个吸附力；以及
控制器，与所述多个力传感器相连接以获得所述多个吸附力，与所述吸附电极相连接以提供所述吸附电压，所述控制器根据所述多个吸附力的值调节所述吸附电压。
4.根据权利要求3所述的静电卡盘装置，其中，所述承载盘的表面上具有多个均匀分布的凸起，相邻的所述凸起之间形成凹槽，所述晶片位于多个所述凸起的表面上。
5.根据权利要求1-4任一项所述的静电卡盘装置，其中，所述控制器用于根据采集到的多个所述吸附力的和值调整所述吸附电压。
6.根据权利要求5所述的静电卡盘装置，其中，所述控制器用于存储多个吸附力的和值的范围、以及与多个吸附力的和值的范围一一对应的吸附电压，并用于根据采集到的所述吸附力的和值选择与其匹配的所述吸附电压施加于所述吸附电极上。
7.根据权利要求1-4任一项所述的静电卡盘装置，其中，对比采集到的多个所述吸附力的值的大小，定位晶片发生翘曲的部位。
8.根据权利要求5所述的静电卡盘装置，其中，根据所述吸附力的和值的大小判断所述晶片的形变量的大小。
9.根据权利要求8所述的静电卡盘装置，其中，所述晶片的形变量的大小与所述吸附电压的大小呈正相关关系。
10.一种晶片静电吸附方法，其中，包括：
放置待测晶片于承载台的表面上；
采用多个力传感器采集所述晶片对所述承载台的多个吸附力的值；
根据多个所述吸附力的和值调整施加于吸附电极上的吸附电压。
11.根据权利要求10所述的晶片静电吸附方法，其中，根据多个所述吸附力的和值调整所述吸附电压的具体步骤包括：
设置多个吸附力的和值的范围、以及与多个吸附力的和值的范围一一对应的吸附电压；
根据所述力传感器检测到的所述吸附力的和值选择与其匹配的所述吸附电压施加于所述吸附电极上。
12.根据权利要求11所述的晶片静电吸附方法，其中，还包括：
对比采集到的多个所述吸附力的值的大小，定位所述晶片发生翘曲的部位；以及
根据所述吸附力的和值的大小判断所述晶片的形变量的大小。
CN202010388706.5A 2020-05-09 2020-05-09 静电卡盘装置及晶片静电吸附方法 Pending CN111540707A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010388706.5A CN111540707A (zh) 2020-05-09 2020-05-09 静电卡盘装置及晶片静电吸附方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010388706.5A CN111540707A (zh) 2020-05-09 2020-05-09 静电卡盘装置及晶片静电吸附方法

Publications (1)

Publication Number Publication Date
CN111540707A true CN111540707A (zh) 2020-08-14

Family

ID=71970707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010388706.5A Pending CN111540707A (zh) 2020-05-09 2020-05-09 静电卡盘装置及晶片静电吸附方法

Country Status (1)

Country Link
CN (1) CN111540707A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793827A (zh) * 2021-09-08 2021-12-14 合肥御微半导体技术有限公司 一种晶圆承载结构及半导体检测设备
TWI785522B (zh) * 2021-03-08 2022-12-01 台灣積體電路製造股份有限公司 靜電夾具的操作方法和靜電夾具

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047142A (zh) * 2006-03-29 2007-10-03 新光电气工业株式会社 静电吸盘
CN101645410A (zh) * 2008-08-08 2010-02-10 台湾积体电路制造股份有限公司 用于半导体晶片制造工艺的晶片承载装置及加热器
CN103066000A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
CN103065997A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
CN104900576A (zh) * 2015-05-27 2015-09-09 上海华力微电子有限公司 一种静电吸盘静电吸力分布的调节方法
CN105097635A (zh) * 2015-09-28 2015-11-25 上海华力微电子有限公司 静电吸盘、对晶圆进行吸附的方法
CN105097634A (zh) * 2015-07-30 2015-11-25 上海华力微电子有限公司 一种静电吸盘吸力分布的调控装置及方法
CN109585354A (zh) * 2012-02-02 2019-04-05 台湾积体电路制造股份有限公司 具有多区域控制的静电卡盘
CN110379757A (zh) * 2018-04-12 2019-10-25 东京毅力科创株式会社 静电卡盘、基板处理装置以及基板保持方法
CN110556332A (zh) * 2019-10-14 2019-12-10 长江存储科技有限责任公司 静电吸附装置及晶圆吸附方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047142A (zh) * 2006-03-29 2007-10-03 新光电气工业株式会社 静电吸盘
CN101645410A (zh) * 2008-08-08 2010-02-10 台湾积体电路制造股份有限公司 用于半导体晶片制造工艺的晶片承载装置及加热器
CN103066000A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
CN103065997A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
CN109585354A (zh) * 2012-02-02 2019-04-05 台湾积体电路制造股份有限公司 具有多区域控制的静电卡盘
CN104900576A (zh) * 2015-05-27 2015-09-09 上海华力微电子有限公司 一种静电吸盘静电吸力分布的调节方法
CN105097634A (zh) * 2015-07-30 2015-11-25 上海华力微电子有限公司 一种静电吸盘吸力分布的调控装置及方法
CN105097635A (zh) * 2015-09-28 2015-11-25 上海华力微电子有限公司 静电吸盘、对晶圆进行吸附的方法
CN110379757A (zh) * 2018-04-12 2019-10-25 东京毅力科创株式会社 静电卡盘、基板处理装置以及基板保持方法
CN110556332A (zh) * 2019-10-14 2019-12-10 长江存储科技有限责任公司 静电吸附装置及晶圆吸附方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785522B (zh) * 2021-03-08 2022-12-01 台灣積體電路製造股份有限公司 靜電夾具的操作方法和靜電夾具
CN113793827A (zh) * 2021-09-08 2021-12-14 合肥御微半导体技术有限公司 一种晶圆承载结构及半导体检测设备
CN113793827B (zh) * 2021-09-08 2022-08-16 合肥御微半导体技术有限公司 一种晶圆承载结构及半导体检测设备

Similar Documents

Publication Publication Date Title
KR101413816B1 (ko) 정전 척의 타겟 메사 구성 제조 방법
CN111540707A (zh) 静电卡盘装置及晶片静电吸附方法
US8114700B2 (en) Method of fabricating an ultra-small condenser microphone
US6197603B1 (en) Semiconductor device and manufacturing method thereof including a probe test step and a burn-in test step
US5872694A (en) Method and apparatus for determining wafer warpage for optimized electrostatic chuck clamping voltage
KR102468794B1 (ko) 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
JP5554852B2 (ja) 試料検査装置
JP4672462B2 (ja) 誘電膜の漏洩電流特性を検査する装置およびその方法
US20120044609A1 (en) Electrostatic Chuck With Polymer Protrusions
US6541989B1 (en) Testing device for semiconductor components and a method of using the device
EP1286389B1 (en) Method and apparatus for testing semiconductor wafers
KR20100063786A (ko) 웨이퍼 보우 계측 장치 및 그 방법
US5773986A (en) Semiconductor wafer contact system and method for contacting a semiconductor wafer
JP2014013802A (ja) 半導体試験治具およびそれを用いた半導体試験方法
US9151780B2 (en) Wafer inspection interface and wafer inspection apparatus
WO2022123681A1 (ja) めっき装置、および基板ホルダ操作方法
WO2011081087A1 (ja) 走査電子顕微鏡
JP6985399B2 (ja) 静電式基板保持ユニット
JP7257880B2 (ja) 試験用ウエハおよび試験方法
US4104589A (en) Chuck for use in the testing of semiconductor wafers
US5917327A (en) Technique and apparatus for testing electrostatic chucks
JP2010016279A (ja) 基板測定装置
CN104864805B (zh) 水平度测量装置及方法
US6935038B2 (en) Gap gauge
JP2965176B2 (ja) 静電チャックの過渡特性評価方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200814

RJ01 Rejection of invention patent application after publication