CN111539172A - 一种还原链路真实性能的仿真测试方法 - Google Patents

一种还原链路真实性能的仿真测试方法 Download PDF

Info

Publication number
CN111539172A
CN111539172A CN202010341671.XA CN202010341671A CN111539172A CN 111539172 A CN111539172 A CN 111539172A CN 202010341671 A CN202010341671 A CN 202010341671A CN 111539172 A CN111539172 A CN 111539172A
Authority
CN
China
Prior art keywords
simulation
link
pcb
test result
differential probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010341671.XA
Other languages
English (en)
Other versions
CN111539172B (zh
Inventor
黄刚
吴均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Edadoc Co ltd
Original Assignee
Edadoc Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Edadoc Co ltd filed Critical Edadoc Co ltd
Priority to CN202010341671.XA priority Critical patent/CN111539172B/zh
Publication of CN111539172A publication Critical patent/CN111539172A/zh
Application granted granted Critical
Publication of CN111539172B publication Critical patent/CN111539172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了PCB链路仿真测试技术领域中的一种还原链路真实性能的仿真测试方法，在PCB链路的测试结果中，将差分探头的仿真特性影响去嵌，还原得到PCB链路的高精度测试结果。本发明通过测试与仿真联合的方式，精确的去掉了差分探头带来的阻抗高点的影响，能够精确还原出原PCB链路的真实性能。

Description

一种还原链路真实性能的仿真测试方法
技术领域
本发明涉及PCB链路仿真测试技术领域，具体的说，是涉及一种还原链路真实性能的仿真测试方法。
背景技术
PCB板是电子产品物理支撑以及信号传输的重要组成部分，其上设有PCB走线、过孔、连接器、电容等电路及元器件结构。在PCB链路的性能模拟过程中，除了常见的仿真方法外，还可以通过对加工完成的PCB板进行测试，来得到特定PCB链路的性能。一般认为测试会更容易还原PCB链路真实的性能，因为人们往往会更相信测试出来的结果，认为其是该PCB链路真正加工出来的体现。
在绝大部分测试过程中，均采用差分探头进行测试，通过直接把差分探头点在需要测试链路的焊盘或者过孔位置实现测试的目标。但是，用差分探头进行测试时，差分探头的末端总会有一段裸露在空气中的探针，因此该位置无可避免的出现高阻抗的情况，这种高阻抗会直接带入到我们所需要测试的PCB结构中，这就导致在探针和焊盘或者过孔接触的位置，会出现一个高阻抗的点，这严重影响PCB链路的真实性能测试。
上述缺陷，值得解决。
发明内容
为了克服现有的技术的不足，本发明提供一种还原链路真实性能的仿真测试方法。
本发明技术方案如下所述：
一种还原链路真实性能的仿真测试方法，其特征在于，在PCB链路的测试结果中，将差分探头的仿真特性影响去嵌，还原得到PCB链路的高精度测试结果。
根据上述方案的本发明，其特征在于，具体包括以下步骤：
S1、用差分探头进行PCB链路结构的测试，得到该链路阻抗的测试结果；
S2、对差分探头进行三维建模，模拟得到差分探头探针的性能；
S3、对差分探头的仿真参数进行扫描，使得仿真结果和测试结果中的高点阻抗吻合；
S4、通过去嵌软件将PCB链路的阻抗测试结果中的差分探头探针的仿真特性影响去嵌，还原得到PCB链路的高精度测试结果。
根据上述方案的本发明，其特征在于，在步骤S2中，根据差分探头的规格书对差分探头进行三维建模。
根据上述方案的本发明，其特征在于，在步骤S3中，仿真参数扫描的过程具体包括：
S301、确定差分探头探针在空气中的裸露长度为仿真参数；
S302、在建好的三维模型中，对不同的裸露长度进行扫描，得到不同的阻抗高点的仿真值；
S303、将不同的仿真结果与测试结果进行对比，得到与测试结果拟合度最高的仿真结果。
根据上述方案的本发明，其特征在于，在步骤S3中，得到与测试结果中的高点阻抗吻合的仿真结果后，对该仿真参数数据对应的整条PCB链路进行仿真，并将PCB链路的仿真结果与测试结果进行验证对比。
进一步的，验证对比过程包括仿真结果与测试结果的阻抗拟合、插入损耗拟合以及回波损耗拟合。
根据上述方案的本发明，其特征在于，在步骤S4中，选用AFR去嵌软件进行去嵌操作。
根据上述方案的本发明，其有益效果在于，本发明通过测试与仿真联合的方式，精确的去掉了差分探头带来的阻抗高点的影响，能够精确还原出原PCB链路的真实性能；并且本发明可以适应于市面上多种不同型号的差分探头，均可还原链路本身的真实特性，整个仿真、测试过程简单、易操作，精准程度高。
附图说明
图1为本发明的PCB链路的示意图。
图2为PCB链路的测试结果图。
图3为差分探头的三维模型图。
图4为不同裸露长度的阻抗曲线图。
图5为裸露长度为10mil时的阻抗曲线图。
图6为裸露长度为50mil时的阻抗曲线图。
图7为裸露长度为60mil时的阻抗曲线图。
图8为本发明优选实施例中测试结果与三维仿真结果的阻抗拟合图。
图9为本发明优选实施例中测试结果与三维仿真结果的插入损耗拟合图。
图10为本发明优选实施例中测试结果与三维仿真结果的回波损耗拟合图。
图11为测试性能与真实性能的插入损耗对比图。
图12为测试性能与真实性能的回波损耗对比图。
图13为测试性能与真实性能的TDR阻抗的对比图。
在图中，1-长PCB走线，2-连接器过孔，3-高阻抗点，41-信号内径，42-金属外径，43-填充介质，44-裸露长度。
具体实施方式
下面结合附图以及实施方式对本发明进行进一步的描述：
一种还原链路真实性能的仿真测试方法，在PCB链路的测试结果中，将差分探头的仿真特性影响去嵌，还原得到PCB链路的高精度测试结果。
如图1所示，在一个具体实施例中，在PCB板上设有连接器，每个连接器上设有连接器过孔2，两个连接器之间通过长PCB走线1连接。在对长PCB走线的测试结果进行还原的过程中，具体包括下述步骤。
1、先用差分探头进行PCB链路结构的测试，得到该链路阻抗的测试结果，如图2所示。
采用差分探头进行测试时，在探针和PCB板上的焊盘或者过孔（本实施例为连接器过孔2）接触的位置一般会出现一个高阻抗点3。
由于差分探头的末端总会有一段裸露在空气中的探针，因此该位置无可避免的出现高阻抗的情况，这种高阻抗会直接带入到所需要测试的PCB结构中。因此该阻抗高点并不属于待测试阻抗的一部分，而是由于差分探头带来的，进而会影响长PCB走线的真是性能。
2、对差分探头进行三维建模，模拟得到差分探头探针的性能。
如图3所示，首先查阅差分探头的规格书，可以获得该差分探头的信号内径41、金属外径42、以及填充介质43的参数。通过上述数据对差分探头进行三维建模，并设置裸露在空气中的裸露长度43为扫描参数变量。
3、对差分探头的仿真参数进行扫描，使得仿真结果和测试结果中的高点阻抗吻合。
具体包括以下步骤：
S301、确定差分探头探针在空气中的裸露长度为仿真参数。
对差分探头建模完成后，唯一没有而且很重要的参数是裸露在空气中的针长。差分探头裸露在空气中的部分阻抗偏高（类似于PCB传输线没有参考地平面），且裸露长度越长，相对于参考平面越远，阻抗就会越高。因此，确定差分探头裸露在空气中的长度为仿真参数变量。
S302、在建好的三维模型中，对不同的裸露长度进行扫描，得到不同的阻抗高点的仿真值。
如图3、图4所示，设置裸露长度44为变量，扫描一定长度范围内的该变量，仿真出不同裸露长度44的阻抗走线，得到如图4所示的曲线图，可以看到探针裸露在空气中的长度的参数的变化对探头引起的阻抗影响非常的大。优选的，本实施例采用HFSS软件作为仿真软件，操作简单、便捷。
S303、将不同的仿真结果与测试结果进行对比，得到与测试结果拟合度最高的仿真结果。
如图5至图7所示，将不同裸露长度44对应的阻抗曲线与测试得到的结果逐一对比，裸露长度的数值L为50mil时的仿真结果与测试的结果能够很好的拟合上。
得到与测试结果中的高点阻抗吻合的仿真结果后，对该仿真参数数据对应的整条PCB链路进行仿真，并将PCB链路的仿真结果与测试结果进行验证对比。本实施例中的验证对比过程包括仿真结果与测试结果的阻抗拟合、插入损耗拟合以及回波损耗拟合。
优选的，在本实施例中，采用ADS软件作为对比软件，将测试出来的S参数与仿真得到的S参数放入该软件中进行对比。
如图8所示，裸露长度的数值L为50mil时的待测PCB链路的三维仿真和测试结果进行对比，两者的拟合度非常高。如图9、图10所示，在待测PCB链路的三维仿真和测试结果的阻抗值拟合上后，对应的插入损耗和回波损耗也能很好的拟合上。
4、通过去嵌软件将PCB链路的阻抗测试结果中的差分探头探针的仿真特性影响去嵌，还原得到PCB链路的高精度测试结果。
在本发明中采用常用的去嵌软件将探针的影响去嵌即可，本实施例中采用的是AFR去嵌软件。去嵌后，差分探针的测试和最终PCB链路的真正性能差异非常大，因此传统的采用差分探头对PCB链路进行测试的方法不能很好的还原PCB链路真实性能。
如图11至图13所示，将本发明得到的PCB链路真实性能与采用差分探头测试得到的链路性能进行对比，越高频的时候探针对链路本身的影响越大，与真实性能的差异越明显。
在得到该差分探头的特性后，可以将该探针的特性应用于其他PCB链路上，直接利用去嵌软件将该差分探头的特性去嵌即可。
本发明的仿真测试方法可以适应于市面上不同型号的差分探头，均可以利用上述方法进行仿真和测试的模拟，得到试用该型号差分探头探针测试和进行仿真的结果，通过扫描参数后使得两者的值一致，就可以在使用不同信号探针测试的情况下，还原出本身待测物的真实特性。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
上面结合附图对本发明专利进行了示例性的描述，显然本发明专利的实现并不受上述方式的限制，只要采用了本发明专利的方法构思和技术方案进行的各种改进，或未经改进将本发明专利的构思和技术方案直接应用于其它场合的，均在本发明的保护范围内。

Claims (7)

1.一种还原链路真实性能的仿真测试方法，其特征在于，在PCB链路的测试结果中，将差分探头的仿真特性影响去嵌，还原得到PCB链路的高精度测试结果。
2.根据权利要求1所述的还原链路真实性能的仿真测试方法，其特征在于，具体包括以下步骤：
S1、用差分探头进行PCB链路结构的测试，得到该链路阻抗的测试结果；
S2、对差分探头进行三维建模，模拟得到差分探头探针的性能；
S3、对差分探头的仿真参数进行扫描，使得仿真结果和测试结果中的高点阻抗吻合；
S4、通过去嵌软件将PCB链路的阻抗测试结果中的差分探头探针的仿真特性影响去嵌，还原得到PCB链路的高精度测试结果。
3.根据权利要求2所述的还原链路真实性能的仿真测试方法，其特征在于，在步骤S2中，根据差分探头的规格书对差分探头进行三维建模。
4.根据权利要求2所述的还原链路真实性能的仿真测试方法，其特征在于，在步骤S3中，仿真参数扫描的过程具体包括：
S301、确定差分探头探针在空气中的裸露长度为仿真参数；
S302、在建好的三维模型中，对不同的裸露长度进行扫描，得到不同的阻抗高点的仿真值；
S303、将不同的仿真结果与测试结果进行对比，得到与测试结果拟合度最高的仿真结果。
5.根据权利要求2所述的还原链路真实性能的仿真测试方法，其特征在于，在步骤S3中，得到与测试结果中的高点阻抗吻合的仿真结果后，对该仿真参数数据对应的整条PCB链路进行仿真，并将PCB链路的仿真结果与测试结果进行验证对比。
6.根据权利要求5所述的还原链路真实性能的仿真测试方法，其特征在于，验证对比过程包括仿真结果与测试结果的阻抗拟合、插入损耗拟合以及回波损耗拟合。
7.根据权利要求2所述的还原链路真实性能的仿真测试方法，其特征在于，在步骤S4中，选用AFR去嵌软件进行去嵌操作。
CN202010341671.XA 2020-04-27 2020-04-27 一种还原链路真实性能的仿真测试方法 Active CN111539172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010341671.XA CN111539172B (zh) 2020-04-27 2020-04-27 一种还原链路真实性能的仿真测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010341671.XA CN111539172B (zh) 2020-04-27 2020-04-27 一种还原链路真实性能的仿真测试方法

Publications (2)

Publication Number Publication Date
CN111539172A true CN111539172A (zh) 2020-08-14
CN111539172B CN111539172B (zh) 2023-10-20

Family

ID=71978802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010341671.XA Active CN111539172B (zh) 2020-04-27 2020-04-27 一种还原链路真实性能的仿真测试方法

Country Status (1)

Country Link
CN (1) CN111539172B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050185768A1 (en) * 2004-02-25 2005-08-25 Pickerd John J. Calibration method and apparatus
US20130006584A1 (en) * 2011-06-28 2013-01-03 Sigrity, Inc. Methods, Systems, and Computer-readable Media for Simulating Interconnects in Electronic Packaging Structures
CN102870094A (zh) * 2010-04-19 2013-01-09 阿尔特拉公司 用于高速通信链路的仿真工具
US20130332101A1 (en) * 2012-06-11 2013-12-12 Tektronix, Inc. Serial data link measurement and simulation system
CN108509756A (zh) * 2018-06-06 2018-09-07 Oppo广东移动通信有限公司 焊点建模方法、仿真方法、及仿真系统
CN110298086A (zh) * 2019-06-12 2019-10-01 深圳市一博科技股份有限公司 一种测试走线dut性能的仿真方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050185768A1 (en) * 2004-02-25 2005-08-25 Pickerd John J. Calibration method and apparatus
CN102870094A (zh) * 2010-04-19 2013-01-09 阿尔特拉公司 用于高速通信链路的仿真工具
US20130006584A1 (en) * 2011-06-28 2013-01-03 Sigrity, Inc. Methods, Systems, and Computer-readable Media for Simulating Interconnects in Electronic Packaging Structures
US20130332101A1 (en) * 2012-06-11 2013-12-12 Tektronix, Inc. Serial data link measurement and simulation system
CN108509756A (zh) * 2018-06-06 2018-09-07 Oppo广东移动通信有限公司 焊点建模方法、仿真方法、及仿真系统
CN110298086A (zh) * 2019-06-12 2019-10-01 深圳市一博科技股份有限公司 一种测试走线dut性能的仿真方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
肖顺群;: "PLTS的原理及应用探讨" *
胡为东: "高速信号测试中夹具的去嵌" *

Also Published As

Publication number Publication date
CN111539172B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
CN104569611B (zh) 一种pcb传输线插入损耗测试方法及探针装置
US8446165B2 (en) Link analysis compliance and calibration verification for automated printed wiring board test systems
US20120274338A1 (en) High performance time domain reflectometry
US7098670B2 (en) Method and system of characterizing a device under test
CN108509756B (zh) 焊点建模方法、仿真方法、及仿真系统
US7906979B2 (en) High frequency differential test probe for automated printed wiring board test systems
US6798212B2 (en) Time domain reflectometer probe having a built-in reference ground point
US7525319B1 (en) Method and apparatus to electrically qualify high speed PCB connectors
CN110298086B (zh) 一种测试走线dut性能的仿真方法
KR20090082783A (ko) Ｅｄｓ 공정용 프로브 카드 어셈블리
CN107276689A (zh) WiFi模组性能的测试方法及测试工装
CN111539172B (zh) 一种还原链路真实性能的仿真测试方法
JP4639263B2 (ja) 別の装置に接続されたあるいは接続可能な電気装置における電流リターン・パス完全性を判定する方法
US20050091015A1 (en) Method and apparatus for modeling a uniform transmission line
CN115308489B (zh) 一种基于仿真和去嵌入技术的贴片电子元件阻抗测量方法
DE10155467A1 (de) Verfahren und Vorrichtung zum Auffinden eines Fehlers in einem Signalpfad auf einer Leiterplatte
CN101404598B (zh) 一种百米长线模拟方法及装置
TWI585422B (zh) 電路傳輸線的特性阻抗擷取方法
WO2009036320A1 (en) High frequency differential test probe for automated printed wiring board test systems
CN118747493A (zh) 一种服务器高速接口电气特性的建模方法
CN117350238A (zh) 一种补偿hfss提取结构中差分线不等长的方法
CN117195786A (zh) 用于测试对比的仿真方法、装置、计算机设备及存储介质
CN117192332A (zh) 一种获取tdr阻抗的方法
JP2019211236A (ja) 耐ノイズ性能推定方法
KR200265959Y1 (ko) 피시비테스터용 지그의 전원연결장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 11F, Metro financial technology building, 9819 Shennan Avenue, Shenda community, Yuehai street, Nanshan District, Shenzhen, Guangdong 518000

Applicant after: EDADOC Co.,Ltd.

Address before: 518000 Kangjia R&D Building, 28 Sci-tech South 12 Road, Nanshan District, Shenzhen City, Guangdong Province, 12H-12I, 12th floor

Applicant before: EDADOC Co.,Ltd.

GR01 Patent grant
GR01 Patent grant