CN117192332A - 一种获取tdr阻抗的方法 - Google Patents
一种获取tdr阻抗的方法 Download PDFInfo
- Publication number
- CN117192332A CN117192332A CN202311026174.0A CN202311026174A CN117192332A CN 117192332 A CN117192332 A CN 117192332A CN 202311026174 A CN202311026174 A CN 202311026174A CN 117192332 A CN117192332 A CN 117192332A
- Authority
- CN
- China
- Prior art keywords
- simulation
- trace
- impedance
- tested
- tdr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000012360 testing method Methods 0.000 claims abstract description 91
- 238000004088 simulation Methods 0.000 claims abstract description 55
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000004364 calculation method Methods 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 7
- 230000003746 surface roughness Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 claims description 4
- 239000011247 coating layer Substances 0.000 claims description 4
- 238000006731 degradation reaction Methods 0.000 claims description 4
- 230000008676 import Effects 0.000 claims description 4
- 230000000007 visual effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000012491 analyte Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明公开了一种获取TDR阻抗的方法，根据现有PCB文件信息，通过仿真软件仿真获得测试点至待测物之间的走线衰退，利用去嵌控件将走线衰退的仿真结果导入，仿真获得待测物的TDR阻抗。本发明提供一种获取TDR阻抗的方法，通过仿真的方法，模拟测试点至待测物之间的走线衰减，通过去嵌的方式将仿真的走线衰减结果导入，此时进行测试点到待测物的测试结果即为已经消除走线衰退效果的TDR阻抗，从而获得该待测物的真实的TDR阻抗。
Description
技术领域
本发明涉及PCB测试技术领域，更具体地说，是涉及一种获取TDR阻抗的方法。
背景技术
串行信号是一种数据信号，它按照一定的波特率进行传输，每个数据位都是一位一位地传输，并且每一位都是相对于一个共同的时间参考点，其中，高速串行信号是一种通过多条线路同时传输的数据信号。相较于普通的串行信号而言，高速串行信号在传输时具有更高的速率与更低的误差率，广泛应用于电子设备中，如计算机、路由器、交换机等通常使用高速串行信号进行数据传输。
由于高速串行信号的高速率特性，使得TDR阻抗在高速串行信号传输影响增大，大小、精度与误差等要求较高，以保证高速串行信号能够在链路中的传输质量与减少高速串行信号的信号误码。因此，在进行PCB设计时，PCB工程师需要对高速串行信号的传输链路不同位置的TDR阻抗进行确定。
在PCB设计测试中，通常是先确定某一测试点，然后以该测试点为基点，测试获得待测物的TDR阻抗，然而，通过实际试验可知，使用不同的测试点，由于不同的测试点与同一待测物之间的走线长度不相同，走线长度与走线衰减呈正相关关系，走线越长，走线衰减越大，故而从不同测试点测试同一待测物获得的TDR阻抗值是不相同的。另一方面，若该测试点至待测物之间的走线较长，走线衰减交底，从测试点发出的测试阶跃信号的上升沿衰减较多，如此对于一个TDR阻抗偏低的待测物而言，没有足够的上升沿无法获得该待测物的“全貌”，导致获得数值并非该待测物的正式过孔TDR阻抗值。
综上所述，在现有关于PCB设计测试技术中，同一测试点无法获得所有待测物的真实TDR阻抗数据，若采用多测试点的测试方法，测试点的数量与位置的计算工作量较大，考虑因素较多，测试操作复杂。
发明内容
为了解决现有PCB测试中走线衰减影响测试点获得的待测物的TDR阻抗失真的技术问题，本发明提供一种获取TDR阻抗的方法，通过仿真的方法，模拟测试点至待测物之间的走线衰减，通过去嵌的方式将仿真的走线衰减结果导入，此时进行测试点到待测物的测试结果即为已经消除走线衰退效果的TDR阻抗，从而获得该待测物的真实的TDR阻抗。
本发明技术方案如下所述：
一种获取TDR阻抗的方法，根据现有PCB文件信息，通过仿真软件仿真获得测试点至待测物之间的走线衰退，利用去嵌控件将走线衰退的仿真结果导入，仿真获得待测物的TDR阻抗。
根据现有测试获得待测物的TDR阻抗数据受到测试点至待测物之间走线衰减影响，为了消除走线衰减影响，根据现有的PCB文件的信息，仿真获得测试点至待测物之间的走线衰退，对走线衰退的数据单独保存形成衰减文件，利用去嵌控件导入测试阻抗的仿真软件，搭建仿真链路后，得到待测物的TDR阻抗。该方式能够较为准确地删除原有走线衰退造成的影响，得到更准确的待测物的TDR阻抗，并且无需重新考虑测试点的设置，按照原有的测试点的设计逻辑即可，操作上步骤简单，对工作量的影响不大。
其中，去嵌控件是一种用于去除仿真电路中嵌入元件的影响的控件。在电路仿真过程中，嵌入元件是指那些在电路内部、无法直接从外部访问的元件，如二极管、晶体管等，这些元件可能会对电路的性能产生影响，去嵌控件的作用就是去除嵌入元件的影响。去嵌控件可以通过计算嵌入元件对电路性能的影响，并将其从仿真结果中去除，从而得到更准确的电路性能评估。在本发明中，仿真软件先是自PCB文件中获得测试点至待测物之间的走线的相关信息数据，仿真计算得出测试点至待测物之间的走线衰退，然后通过嵌控件导入测试仿真待测物的TDR阻抗计算过程中，令该仿真计算过程中去除走线衰减的影响，从而得到真实的待测物的TDR阻抗数据。
上述的一种获取TDR阻抗的方法，操作过程包括：
步骤S1.测试获得以测试点为基准的待测物的TDR阻抗，提取待测物的TDR阻抗的参数与结果数据保存为单独的初始阻抗文件；
步骤S2.根据PCB文件中的叠层信息获得测试点至待测物之间的走线信息，使用仿真软件模拟测试点至待测物之间的走线衰减，提取走线衰减的数据保存为单独的衰减文件；
步骤S3.使用仿真软件的去嵌控件将步骤S2得出的衰减文件导入，通过仿真软件仿真获得待测物的TDR阻抗。
进一步的，在步骤S3中，去嵌控件搭建仿真链路，仿真链路中自左向右依次为损耗参数按钮与全链路按钮，点击损耗参数按钮，导入步骤S2得出的衰减文件，点击全链路按钮，导入步骤S1中得出的初始阻抗文件。
再进一步的，在步骤S3中，去嵌控件设置完成后，仿真软件调用去嵌控件，根据仿真链路利用初始阻抗文件中的频域S参数的仿真模式进行仿真，仿真软件仿真模拟以测试点为基准的待测物的TDR阻抗。
更进一步的，将仿真软件的仿真结果的频域经逆傅里叶变换得到时域的待测物的TDR阻抗，形成可视的阻抗图表。
上述的一种获取TDR阻抗的方法，仿真软件自PCB文件中共的叠层信息获得测试点至待测物之间的走线的相关信息，测试点至待测物之间的走线的相关信息包括测试点至待测物之间的走线所在层面的板材信息与走线信息，仿真软件进行衰减计算获得走线衰减数据。
进一步的，板材信息与走线信息包括测试点至待测物之间的走线所在层面的板材的基板高度、基板电介质系数、走线的上迹线宽度、走线的下迹线宽度、走线所在痕迹的厚度、基板上涂覆层的厚度、走线上方涂层厚度、涂层介质系数、基板的介电常数、基板的损耗因子、涂层的损耗因子、涂层的介电常数、基板上表面的表面粗糙度及基板下表面的表面粗糙度。
上述的一种获取TDR阻抗的方法，在仿真测试待测物的TDR阻抗之前，通过仿真测试获得待测物的TDR阻抗，记为待测物的初始TDR阻抗，或者通过实际测量以测试点为基准的待测物的初始TDR阻抗。
在利用去嵌控件导入走线衰减之前，先以现有技术测得待测物的TDR阻抗，记为初始TDR阻抗，或者也可以是通过实际测量获得受到走线衰减影响、以测试点为基准点的待测物的TDR阻抗，同样记为初始TDR阻抗。这两种方式得出的待测物的TDR阻抗均受到走线衰减的影响，故而两种方式得出的数值均非待测物的真实TDR阻抗数值。在本发明中，该数值可用于比较经去嵌控件处理后的待测物的TDR阻抗数值，一方面可以确定去嵌控件是否将走线衰减的影响去除，另一方面，也可以作为智能运算的调整参考数据库，用于调整本发明的仿真效果。
根据上述方案的本发明，其有益效果在于，本发明使用简单的操作方式，利用去嵌控件消除走线衰减的影响，叠加仿真测试，得到不受走线衰减影响的待测物的TDR阻抗数据，该待测物的TDR阻抗数据真实性高，有利于PCB设计工程师清晰地了解高速串行信号传输中的TDR阻抗情况。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为在ADS仿真软件中调出De_Embed2控件的窗口界面示意图。
图2为De_Embed2控件的仿真链路的示意图。
图3为待测物的初始TDR阻抗与待测物的TDR阻抗的比较图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
一种获取TDR阻抗的方法，根据现有PCB文件信息，通过仿真软件仿真获得测试点至待测物之间的走线衰退，利用去嵌控件将走线衰退的仿真结果导入，仿真获得待测物的TDR阻抗。
根据现有测试获得待测物的TDR阻抗数据受到测试点至待测物之间走线衰减影响的现有技术问题，本发明为了消除走线衰减影响，利用去嵌控件的消除效果。去嵌控件是一种用于去除仿真电路中嵌入元件的影响的控件，去嵌控件可以通过计算嵌入元件对电路性能的影响，并将其从仿真结果中去除，从而得到更准确的电路性能评估。
在本发明中，根据现有的PCB文件的信息，仿真软件仿真获得以测试点为基准的待测物的初始TDR阻抗，以及一系列的测试过程的采用的频域S参数。然后再次调用PCB文件的叠层信息，仿真模拟获得测试点至待测物之间的走线衰退，对走线衰退的数据单独保存形成衰减文件。利用去嵌控件将待测物的初始TDR阻抗、频域S参数及走线衰退的数据导入测试阻抗的仿真软件，搭建仿真链路后，得到待测物的TDR阻抗，从而较为准确地删除原有走线衰退造成的影响，得到更准确的待测物的TDR阻抗。
在仿真测试待测物的TDR阻抗之前，先获得未处理走线衰减的待测物的TDR阻抗数据，即获得受到测试点与待测物之间的走线衰减影响的、不真实的待测物的TDR阻抗，记为初始TDR阻抗。可以是利用任意的传统方式，如通过实际测量以测试点为基准的待测物的初始TDR阻抗，或者可以采用本发实施例中，利用仿真软件进行仿真模拟得出待测物的初始TDR阻抗。
在本实施例中，获取TDR阻抗的方法的操作过程包括如下步骤S1-步骤S3。
步骤S1.测试获得以测试点为基准的待测物的初始TDR阻抗，提取待测物的初始TDR阻抗的参数与结果数据保存为单独的初始阻抗文件。初始阻抗文件包括待测物的初始TDR阻抗的数据结果以及用于测试以测试点为基准的待测物的初始TDR阻抗所有的S参数，将其提取出后保存文件，文件名为DUT.s2p。
步骤S2.根据PCB文件中的叠层信息获得测试点至待测物之间的走线信息，使用仿真软件模拟测试点至待测物之间的走线衰减，提取走线衰减的数据保存为单独的衰减文件。
仿真软件自PCB文件中共的叠层信息获得测试点至待测物之间的走线的相关信息，测试点至待测物之间的走线的相关信息包括测试点至待测物之间的走线所在层面的板材信息与走线信息，仿真软件进行衰减计算获得走线衰减数据。
板材信息与走线信息包括测试点至待测物之间的走线所在层面的板材的基板高度、基板电介质系数、走线的上迹线宽度、走线的下迹线宽度、走线所在痕迹的厚度、基板上涂覆层的厚度、走线上方涂层厚度、涂层介质系数、基板的介电常数、基板的损耗因子、涂层的损耗因子、涂层的介电常数、基板上表面的表面粗糙度及基板下表面的表面粗糙度。
经过衰减计算后，得到测试点至待测物之间的走线衰减，在计算机界面中显示为衰减曲线。完成衰减计算后，提取进行衰减计算的所有过程数据及结果数据，保存为文件，文件名为3inch_line.s2p。
步骤S3.使用仿真软件的去嵌控件将步骤S2得出的衰减文件导入，通过仿真软件仿真获得待测物的TDR阻抗。
本发明使用的是ADS仿真软件，如图1所示，在ADS仿真软件的仿真界面的左边part控件栏中，搜索“de_embed”控件(即本发明中的去嵌控件)。其中de_embed控件有多种类型，由于在本发明中探讨的待测物的TDR阻抗受到为走线衰减一项，即为单个嵌入元件(包括走线)的影响，单端的去嵌使用选择De_Embed2。
去嵌控件搭建仿真链路，De_Embed2控件的仿真链路恒定，如图2所示，仿真链路中自左向右依次为损耗部分与总量部分。在De_Embed2控件界面中，代表损耗部分的为损耗参数按钮，代表总量部分的为全链路按钮。点击损耗参数按钮，导入步骤S2得出的衰减文件3inch_line.s2p，点击全链路按钮，导入步骤S1中得出的初始阻抗文件DUT.s2p，从而完成去嵌控件的设置，退出去嵌控件的界面。
去嵌控件设置完成后，仿真软件调用去嵌控件，根据仿真链路利用初始阻抗文件中的频域S参数的仿真模式进行仿真，仿真软件仿真模拟以测试点为基准的待测物的TDR阻抗，该数据为消除测试点与待测物之间的走线衰减的待测物的TDR阻抗。
为了方便观察，将仿真软件的仿真结果的频域经逆傅里叶变换得到时域的待测物的TDR阻形成可视的阻抗图表，可与步骤S1得出的待测物的初始TDR阻抗进行比较，确定去嵌控件是否将走线衰减的影响去除。在本实施例中，如图3所示，待测物的初始TDR阻抗为43.266欧姆，待测物的TDR阻抗为37.208欧姆
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种获取TDR阻抗的方法，其特征在于，根据现有PCB文件信息，通过仿真软件仿真获得测试点至待测物之间的走线衰退，利用去嵌控件将走线衰退的仿真结果导入，仿真获得待测物的TDR阻抗。
2.根据权利要求1中所述的一种获取TDR阻抗的方法，其特征在于，操作过程包括：
步骤S1.测试获得以测试点为基准的待测物的TDR阻抗，提取待测物的TDR阻抗的参数与结果数据保存为单独的初始阻抗文件；
步骤S2.根据PCB文件中的叠层信息获得测试点至待测物之间的走线信息，使用仿真软件模拟测试点至待测物之间的走线衰减，提取走线衰减的数据保存为单独的衰减文件；
步骤S3.使用仿真软件的去嵌控件将步骤S2得出的衰减文件导入，通过仿真软件仿真获得待测物的TDR阻抗。
3.根据权利要求2中所述的一种获取TDR阻抗的方法，其特征在于，在步骤S3中，去嵌控件搭建仿真链路，仿真链路中自左向右依次为损耗参数按钮与全链路按钮，点击损耗参数按钮，导入步骤S2得出的衰减文件，点击全链路按钮，导入步骤S1中得出的初始阻抗文件。
4.根据权利要求3中所述的一种获取TDR阻抗的方法，其特征在于，在步骤S3中，去嵌控件设置完成后，仿真软件调用去嵌控件，根据仿真链路利用初始阻抗文件中的频域S参数的仿真模式进行仿真，仿真软件仿真模拟以测试点为基准的待测物的TDR阻抗。
5.根据权利要求4中所述的一种获取TDR阻抗的方法，其特征在于，将仿真软件的仿真结果的频域经逆傅里叶变换得到时域的待测物的TDR阻抗，形成可视的阻抗图表。
6.根据权利要求1中所述的一种获取TDR阻抗的方法，其特征在于，仿真软件自PCB文件中共的叠层信息获得测试点至待测物之间的走线的相关信息，测试点至待测物之间的走线的相关信息包括测试点至待测物之间的走线所在层面的板材信息与走线信息，仿真软件进行衰减计算获得走线衰减数据。
7.根据权利要求6中所述的一种获取TDR阻抗的方法，其特征在于，板材信息与走线信息包括测试点至待测物之间的走线所在层面的板材的基板高度、基板电介质系数、走线的上迹线宽度、走线的下迹线宽度、走线所在痕迹的厚度、基板上涂覆层的厚度、走线上方涂层厚度、涂层介质系数、基板的介电常数、基板的损耗因子、涂层的损耗因子、涂层的介电常数、基板上表面的表面粗糙度及基板下表面的表面粗糙度。
8.根据权利要求1中所述的一种获取TDR阻抗的方法，其特征在于，在仿真测试待测物的TDR阻抗之前，通过仿真测试获得待测物的TDR阻抗，记为待测物的初始TDR阻抗，或者通过实际测量以测试点为基准的待测物的初始TDR阻抗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311026174.0A CN117192332A (zh) | 2023-08-15 | 2023-08-15 | 一种获取tdr阻抗的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311026174.0A CN117192332A (zh) | 2023-08-15 | 2023-08-15 | 一种获取tdr阻抗的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117192332A true CN117192332A (zh) | 2023-12-08 |
Family
ID=89002559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311026174.0A Pending CN117192332A (zh) | 2023-08-15 | 2023-08-15 | 一种获取tdr阻抗的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117192332A (zh) |
-
2023
- 2023-08-15 CN CN202311026174.0A patent/CN117192332A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282922B2 (en) | Wire network mapping method and apparatus using impulse responses | |
| US8222906B2 (en) | Adaptive pulse width time domain reflectometer | |
| JP6738135B2 (ja) | 電気ケーブルの故障検出をコンピュータで実行する方法 | |
| US7116760B2 (en) | System and method for single-ended line analysis for qualification and mapping | |
| JP2005140785A (ja) | 負荷を利用してｓパラメータを求めるためのシステム及び方法 | |
| CN104597324B (zh) | 一种电路板上过孔参数和过孔阻抗值的确定方法 | |
| CN105675990B (zh) | 多层互连线路板的链路阻抗测试方法 | |
| CN108828015B (zh) | 一种用于电缆局部微弱物理损伤定位的方法及装置 | |
| CN107345986B (zh) | 一种去嵌入方式的阻抗测试方法 | |
| CN104931906B (zh) | 集成电路测试系统的数字通道的传输延迟校准方法及系统 | |
| CN115389877A (zh) | 电缆绝缘故障的定位方法、装置、终端及存储介质 | |
| US8271220B2 (en) | Evaluating high frequency time domain in embedded device probing | |
| CN105277819A (zh) | 抗噪性评估装置和评估抗噪性的方法 | |
| CN113985244A (zh) | 一种基于传输线件和开路件的去嵌方法及系统 | |
| US5063353A (en) | Method for accurate measurement of transmission line impedance by correcting gross impedance for the "dribble-up" effect | |
| CN117192332A (zh) | 一种获取tdr阻抗的方法 | |
| US6922062B2 (en) | Timing markers for the measurement and testing of the controlled impedance of a circuit board | |
| JP2005134395A (ja) | 時間ドメインデータを位置合わせするためのベクトルネットワークアナライザの使用方法 | |
| CN111693922A (zh) | 一种阻抗测试仪自动校验系统 | |
| TWI445990B (zh) | 用以決定補償參數之方法及裝置、用以提供補償測試信號之方法及測試系統、及電腦程式 | |
| US20050177328A1 (en) | Process for the electromagnetic modelling of electronic components and systems | |
| US20020193977A1 (en) | Method and apparatus for simulating electronic circuits having conductor or dielectric losses | |
| EP2159928B1 (en) | Apparatus and method for desiging signal transmission system | |
| CN111695501A (zh) | 一种基于操作系统内核调用数据的设备软故障检测方法 | |
| CN112798865B (zh) | 一种阻抗测试分析方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |