CN104931906B - 集成电路测试系统的数字通道的传输延迟校准方法及系统 - Google Patents
集成电路测试系统的数字通道的传输延迟校准方法及系统 Download PDFInfo
- Publication number
- CN104931906B CN104931906B CN201510235541.7A CN201510235541A CN104931906B CN 104931906 B CN104931906 B CN 104931906B CN 201510235541 A CN201510235541 A CN 201510235541A CN 104931906 B CN104931906 B CN 104931906B
- Authority
- CN
- China
- Prior art keywords
- measurement
- test system
- digital channel
- integrated circuit
- transmission delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种集成电路测试系统的数字通道的传输延迟校准方法,包括以下步骤:在集成电路测试系统上设置能够实现传输延迟测量TDR测量模块TDR测量程序;并结合数字通道构建出不同的传输延迟测量通道,由TDR测量模块TDR测量程序驱动集成电路测试系统发出测试脉冲;测试脉冲通过传输延迟测量通道的传播,在末端处反射并沿原路返回,集成电路测试系统根据TDR测量模块TDR测量程序发出的控制指令监测返回脉冲的回波信号;将获得的回波数据通过差分定位算法进行数据处理,计算出数字通道的最终传输延迟时间。解决了传统测量方法只能测量通道物理通路延迟时间却不能实现通道传输延迟校准的技术问题,具有精确度高,可扩展性能好,以及运输便捷的特点。
Description
技术领域
本发明涉及集成电路测试系统计量领域,具体地说是一种集成电路测试系统的数字通道的传输延迟校准方法及系统。
背景技术
随着集成电路行业快速发展,数字集成电路的工作速度不断提高,因此对集成电路测试系统的测试速率和交流参数测量准确度都提出了更高的要求。客观存在的数字通道传输延迟一直是阻碍集成电路测试系统交流参数测量准确度提高的主要因素,很多测试系统都希望能通过采用一些方法测量通道传输延迟,并根据测量结果采取一定的措施来解决数字通道传输延迟造成交流参数测量准确度降低的问题。因此,测试系统对通道传输延迟的测量结果是否准确也就直接关系到测试系统交流参数的测量准确度是否提高。目前尚无有效的校准方法对数字通道传输延迟进行校准,也就无法判断测试系统对传输延迟的测量结果是否准确,无法评估数字通道传输延迟对集成电路交流参数测量准确度的影响。因此有必要研究一种校准方法,对各类型集成电路测试系统通道传输延迟进行校准,根据校准结果得出测试系统数字通道上最终存在的传输延迟时间,并评估由传输延迟所引入的集成电路交流参数测量误差分量。
发明内容
有鉴于此,有必要提供一种能够准确对集成电路测试系统的数字通道的传输延迟进行校准的方法。
一种集成电路测试系统的数字通道的传输延迟校准方法,包括以下步骤:
在集成电路测试系统上设置能够实现传输延迟测量TDR测量模块;
结合数字通道构建出不同的传输延迟测量通道,由TDR测量模块驱动集成电路测试系统发出测试脉冲;
测试脉冲通过传输延迟测量通道的传播,在末端处反射并沿原路返回,集成电路测试系统根据TDR测量模块发出的控制指令监测返回脉冲的回波信号;
将获得的回波数据通过差分定位算法进行数据处理,计算出数字通道的最终传输延迟时间。
一种集成电路测试系统的数字通道的传输延迟校准系统,包括集成电路测试系统、校准主控计算机、示波器、标准延迟线以及校准适配接口板,所述集成电路测试系统、校准主控计算机、示波器、标准延迟线以及校准适配接口板依次循环连接,其中,集成电路测试系统的主控计算机上包含有实现传输延迟测量的TDR测量模块,校准主控计算机上包含有实现差分定位的数据处理模块。
本发明提供一种集成电路测试系统的数字通道的传输延迟校准方法及系统能够解决测试系统的通道传输延迟校准需求,具体具有以下技术效果:
(1)该装置精确度高,能够完全满足当前及未来可能出现的高性能集成电路测试系统的数字通道传输延迟校准的需求;
(2)该装置运输便捷,能够很好地满足当前集成电路测试系统的数字通道传输延迟现场校准的需求;
(3)该装置可扩展性与移植性能好,通过简单更换个别组件即能完成不同型号集成电路测试系统的数字通道传输延迟校准。
附图说明
图1为本发明所述集成电路测试系统的数字通道的传输延迟校准系统示意图;
图2为本发明所述的TDR测量模块结构图;
图3为本发明所述集成电路测试系统的数字通道的传输延迟校准方法的过程示意图;
图4为图3中对集成电路测试系统的数字通道的时间测量功能校准示意图;
图5为本发明所述集成电路测试系统的数字通道的传输延迟示意图;
图6为本发明所述集成电路测试系统的数字通道的传输延迟校准方法的差分定位原理图;
图7为本发明所述集成电路测试系统的数字通道的传输延迟校准方法的差分定位算法示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明,应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明提供一种集成电路测试系统的数字通道的传输延迟校准方法及系统,由图1可知,所述集成电路测试系统的数字通道的传输延迟校准系统包括集成电路测试系统10、校准主控计算机20、示波器30、标准延迟线40以及校准适配接口板50,所述集成电路测试系统10、校准主控计算机20、示波器30、标准延迟线40以及校准适配接口板50依次循环连接,所述集成电路测试系统10包含测试系统主控计算机11和集成电路测试系统主机12,其中,测试系统主控计算机11包含有实现传输延迟测量的TDR测量模块60,校准主控计算机20上包含有实现差分定位的数据处理模块70。
其中,TDR测量模块60是在集成电路测试系统10的测试程序开发平台上开发的测试程序,用于驱动集成电路测试系统10做出不同状态下对传输延迟通道实现时域反射测量,配合完成传输延迟校准。如图2所示,其包含下列配置文件:通道配置文件601、直流参数配置文件602、时间参数配置文件603、测试向量文件604、参数测试方案文件605、测试流程控制文件606;
通道配置文件601用于定义所有待测通道并,并设定通道及通道组为I/O属性;
直流参数配置文件602用于设定驱动测试脉冲信号所需的驱动高低电平幅值,设定监测反射回波信号时所需的比较端参考点电平幅值,其它辅助型直流参数基本可按缺省设置来设定,并负责断开通道并联回路中的继电器开关,以防止在时域反射测量过程信号出现分流造成额外的干扰反射信号;
时间参数配置文件603用于设定测试周期、测试信号驱动沿时间、测试信号脉宽等,设定比较沿放置时间、比较沿间隔时间等;
测试向量文件604用于主要包含各数字通道测试信号所包含的0/1信息,各数字通道比较器高低电平状态信息;
参数测试方案文件605用于设定待测返回信号的测量方式:线性搜寻,搜寻起止时间等;
测试流程控制文件606用于控制整个测试程序的运行顺序和程序实现过程。
用于进行校准测量的标准延迟线40是一段特性阻抗与测试系统通道特性阻抗相等的传输线,一般为50Ω,结构可以是同轴线,也可以是集成在校准适配接口板50上的微带线。
校准适配接口板50是为不同型号测试系统的测试接口板提供相同测试接口,将每个数字通道和相应的标准延迟线40连接起来或者是将标准延迟线40以微带线的形式集成在校准适配接口板50上,以延长数字通道的物理长度。
如图3所示,所述集成电路测试系统10的数字通道的传输延迟校准方法包括以下步骤:
在集成电路测试系统上设置能够实现传输延迟测量的TDR测量模块60;
结合数字通道构建出不同的传输延迟测量通道,由TDR测量模块60驱动集成电路测试系统10发出测试脉冲;
测试脉冲通过传输延迟测量通道的传播,在末端处反射并沿原路返回,集成电路测试系统10根据TDR测量模块60发出的控制指令监测返回脉冲的回波信号;
然后将获得的回波数据通过差分定位算法进行数据处理,计算出数字通道的最终传输延迟时间。
本发明中所述集成电路测试系统的数字通道的传输延迟校准方法,如图3所示,首先需要对集成电路测试系统主机12中的数字通道时间测量功能121进行校准。然后在TDR测量模块60的配置下对数字通道传输延迟122进行校准,其中还包含数据处理模块70对测量数据进行差分定位处理。
如图4所示,本发明所述集成电路测试系统的数字通道的传输延迟校准方法中,对集成电路测试系统中的数字通道的时间测量功能进行校准包括以下步骤:
通过示波器对标准延迟线40进行传输延迟测量,得到标准传输延迟时间t std,其中,所述示波器优选可溯源的示波器;
将标准延迟线40通过校准适配接口板(80)连接到集成电路测试系统10上,使标准延迟线40设置在集成电路测试系统10的数字通道中,并通过TDR测量模块60对含有所述标准延迟线40的集成电路测试系统10进行时域反射测量,得到传输延迟时间t m;
t m和t std的差值即为集成电路测试系统10中的数字通道时间测量误差。如果该测量误差小于集成电路测试系统所允许的最大测量误差,则表明集成电路测试系统10对时间测量的结果准确可靠,可以进行后续的传输延迟校准工作,并可以根据测量误差对集成电路测试系统10的数字通道的传输延迟校准数据进行一定的修正,以提高校准结果的准确度。同时,这也属于一种溯源方法,使集成电路测试系统10的数字通道的传输延迟校准系统通过示波器能够溯源至国家最高标准。反之,如果该测量误差大于集成电路测试系统10所允许的最大测量误差,则表示该集成电路测试系统10不合格。
在TDR测量模块60的配置下对数字通道的传输延迟进行校准包括以下步骤:
构建状态1:由TDR测量模块60对集成电路测试系统10的数字通道进行时域反射测量,得到一组测量数据Tm1,即状态1中的传输延迟测量通道为被测数字通道。
构建状态2:将标准延迟线40通过校准适配接口板50连接到集成电路测试系统10中,构建出一个不同的传输延迟测量通道,由TDR测量模块60进行时域反射测量测得另一组测量数据Tm2。
差分定位:两组测量数据Tm1和Tm2由校准主控计算机20上的数据处理软件70进行差分定位,通过数据处理得到集成电路测试系统10的数字通道的传输延迟值t pd’。
一般情况下,t pd’和数字通道的物理通路传输延迟理论值t pd有明显不同。主要原因是为了减小数字通道的物理通路传输延迟t pd对集成电路测试系统10交流参数性能及交流参数测量准确度指标的影响,各型号集成电路测试系统通常会对其内部一些涉及到交流参数测量的部件做出调校,调校后的数字通道传输延迟值t pd’较原物理通路传输延迟值t pd偏小。
进一步的,在所述TDR测量模块60对状态1和状态2中的传输延迟测量通道进行时域反射测量前,所述数字通道末端的测试接口板上设置开路状态的反射点。
时域反射测量过程中,设定被校准的集成电路测试系统10各传输延迟测量通道在t=0时刻,由传输延迟测量通道的驱动端发出一个脉冲信号,传输延迟测量通道的比较端监测反射回波信号经过反射点第一次反射后到达比较端的时间,即为测量数据Tm1。
图5为本发明所述集成电路测试系统的数字通道传输延迟示意图,其描述了集成电路测试系统10的数字通道结构和数字通道传输延迟测量方法。如图所示,驱动端101和比较端102位于数字通道的起始端,驱动端101产生测试信号也就是待测的集成电路测试系统10的输入信号,比较端102则接收待测的集成电路测试系统10的输出信号。驱动端101产生的测试信号经过传输线107、继电器103、弹簧针104的传输后到达数字通道的末端:测试接口板105。数字通道接收信号的过程则刚好是发送信号的逆过程,传输路径相同。
在进行传输延迟测量时,在数字通道末端的测试接口板105上设置一个终端开路状态的反射点106,设定t=0时刻驱动端101发出一个脉冲信号,比较端102监测反射回波信号经过反射点106第一次反射到达数字通道的比较端102的时间。当数字通道的传输延迟刚好等于其物理通路的传输延迟t pd时回波到达时间如图5中的a坐标所示。实际上由于集成电路测试系统10自身修正和通道时间定位不准确,导致其传输延迟不等于其物理通路的传输延迟,此时回波到达时间可能如图5中的坐标b所示。如果集成电路测试系统10对其数字通道传输延迟修正准确无误差,数字通道时间定位准确无误差,则回波到达时间如图5中的坐标c所示。
图6描述了差分定位原理。图6中,分别进行两个状态下数字通道传输延迟的测量工作。第一个状态为待校集成电路测试系统10的测试接口板105处在空载,即终端开路反射状态下,驱动端101在设定时刻t=t 0发出测试脉冲108,通过数字通道的传输和终端的反射,由比较端102监测到多次反射回来的回波信号109,第一组回波信号109中两个脉冲之间的时间间隔t pd1即为物理通道传输延迟值;第二个状态为待校的集成电路测试系统10通过校准适配器连接标准延迟线40,且标准延迟线40终端也处于开路反射状态,驱动端101在同样的设定时刻t=t 0发出测试脉冲108,由比较端102监测到多次反射回来的第二组回波信号115,回波信号115中两个脉冲之间的时间间隔t pd1+t pd2即为第二个状态中物理通道传输延迟值。
在校准过程中,需要测得的时间是经过终端反射点106第一次反射回来的回波到达时间Δt,但在实际试验中,由于各种原因,所测得的第一组反射回波109的第一个脉冲不能确定的认为是经过终端反射点106第一次反射回来的脉冲。通过差分定位计算,可以判断所测得的第一组反射回波109的第一个脉冲是否为所需要的第一次反射回来的脉冲。如果不是,则可计算并重构出第一次反射回来的脉冲。过程如图7所示。将图6中得到的第一组反射回波109和第二次反射回波115时间坐标轴对齐排列。其中第一组反射回波109中的脉冲①所在的时间为t 1,并且总能在第二组反射回波115的各个脉冲中找到且只能找到一个脉冲,此脉冲所在的时间刚好滞后于脉冲①的时间为整数倍的t pd2,即t pd2或者2t pd2、3t pd2……。图5中刚好找到脉冲③,其所在的时间t 3滞后于t 12t pd2。此时,可以确定脉冲①和脉冲③均为各自反射回波中第二次反射脉冲。因此,脉冲①所在的时间t 1-t pd1即为第一次发射脉冲⑤所在的时间t 5,脉冲⑤和测试脉冲108的时间间隔Δt即为该待校测试系统通道的实际存在的通道传输延迟时间。
本发明所述的一种集成电路测试系统的数字通道的传输延迟校准方法及系统,通过在集成电路测试系统上设置能够实现传输延迟测量TDR测量模块;并结合数字通道构建出不同的传输延迟测量通道,由TDR测量模块驱动集成电路测试系统发出测试脉冲;测试脉冲通过传输延迟测量通道的传播,在末端处反射并沿原路返回,集成电路测试系统根据TDR测量模块发出的控制指令监测返回脉冲的回波信号;将获得的回波数据通过差分定位算法进行数据处理,计算出数字通道的最终传输延迟时间。本发明所述的一种集成电路测试系统的数字通道的传输延迟校准方法及系统的校准精确度高,能够完全满足当前及未来可能出现的高性能集成电路测试系统的数字通道传输延迟校准的需求;且运输便捷,能够很好地满足当前集成电路测试系统的数字通道传输延迟现场校准的需求;同时其可扩展性与移植性能好,通过简单更换个别组件即能完成不同型号集成电路测试系统的数字通道传输延迟校准;解决了测试系统的通道传输延迟校准需求。
以上装置实施例与方法实施例是一一对应的,装置实施例简略之处,参见方法实施例即可。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能性一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应超过本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机储存器、内存、只读存储器、电可编程ROM、电可檫除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其他形式的存储介质中。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。
Claims (7)
1.一种集成电路测试系统的数字通道的传输延迟校准方法,其特征在于:包括以下步骤:
在集成电路测试系统上设置能够实现传输延迟测量TDR测量模块;
结合数字通道构建出不同的传输延迟测量通道,由TDR测量模块驱动集成电路测试系统发出测试脉冲;
测试脉冲通过传输延迟测量通道的传播,在末端处反射并沿原路返回,集成电路测试系统根据TDR测量模块发出的控制指令监测返回脉冲的回波信号;
将获得的回波数据通过差分定位算法进行数据处理,计算出数字通道的最终传输延迟时间。
2.根据权利要求1所述的集成电路测试系统的数字通道的传输延迟校准方法,其特征在于:首先需要对集成电路测试系统中的数字通道时间测量功能进行校准;然后在TDR测量模块的配置下,对数字通道的传输延迟进行测量;最后将传输延迟测量结果数据进行差分定位处理,得到被校数字通道的传输延迟时间。
3.根据权利要求2所述的集成电路测试系统的数字通道的传输延迟校准方法,其特征在于:对集成电路测试系统中的数字通道的时间测量功能进行校准包括以下步骤:
通过示波器对一标准延迟线进行传输延迟测量,得到标准传输延迟时间t std;
将标准延迟线与数字通道对接,并通过TDR测量模块对含有所述标准延迟线的集成电路测试系统进行时域反射测量,得到所述标准延迟线的传输延迟时间测量值t m;
t m和t std的差值即为集成电路测试系统中的数字通道的传输延迟时间测量误差;如果该测量误差小于集成电路测试系统的最大允许测量误差,则集成电路测试系统对传输延迟时间的测量准确可靠,反之则不准确可靠。
4.根据权利要求2所述的集成电路测试系统的数字通道的传输延迟校准方法,其特征在于:在TDR测量模块的配置下对数字通道传输延迟进行校准包括以下步骤:
构建状态1:由TDR测量模块对集成电路测试系统的数字通道进行时域反射测量,得到一组测量数据Tm1;
构建状态2:将标准延迟线通过校准适配接口板与集成电路测试系统的数字通道连接,构建出一个不同于状态1的传输延迟通道,由TDR测量模块进行时域反射测量测得另一组测量数据Tm2;
差分定位:两组测量数据Tm1和Tm2由校准主控计算机上的数据处理软件进行差分定位,通过数据处理得到集成电路测试系统的数字通道的传输延迟值t pd’。
5.根据权利要求4所述的集成电路测试系统的数字通道的传输延迟校准方法,其特征在于:
在所述TDR测量模块对状态1和状态2中的数字通道进行时域反射测量前,所述数字通道的末端保持开路状态,是为开路状态的反射点;
状态1的时域反射测量过程中,设定数字通道在t=0时刻,由数字通道的驱动端发出一个脉冲信号,数字通道的比较端监测反射回波信号经过反射点第一次反射后到达比较端的时间,即为测量数据Tm1;
同理测得状态2下测量数据为Tm2。
6.根据权利要求1所述的集成电路测试系统的数字通道的传输延迟校准方法,其特征在于:所述TDR测量模块是用于驱使测试系统完成相应动作以测量测试系统通道传输延迟的测量模块,包含下列配置文件:通道配置文件、直流参数配置文件、时间参数配置文件、测试向量文件、参数测试方案文件、测试流程控制文件;
通道配置文件用于定义所有待测通道,并设定通道及通道组为I/O属性;
直流参数配置文件用于设定驱动测试脉冲信号所需的驱动高低电平幅值,设定监测反射回波信号时所需的比较端参考点电平幅值,其它辅助型直流参数按缺省设置来设定,并负责断开通道并联回路中的继电器开关,以防止在时域反射测量过程信号出现分流造成额外的干扰反射信号;
时间参数配置文件用于设定测试周期、测试信号驱动沿时间、测试信号脉宽,比较沿放置时间、比较沿间隔时间;
测试向量文件用于主要包含各数字通道测试信号所包含的0/1信息,各数字通道比较器高低电平状态信息;
参数测试方案文件用于设定待测返回信号的测量方式:线性搜寻,搜寻起止时间;
测试流程控制文件用于控制整个测试程序的运行顺序和程序实现过程。
7.一种集成电路测试系统的数字通道的传输延迟校准装置,其特征在于:包括集成电路测试系统、校准主控计算机、示波器、标准延迟线以及校准适配接口板,所述集成电路测试系统、校准主控计算机、示波器、标准延迟线以及校准适配接口板依次循环连接,其中,集成电路测试系统的测试系统主控计算机上包含有实现传输延迟测量的TDR测量模块,校准主控计算机上包含有实现差分定位的数据处理模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510235541.7A CN104931906B (zh) | 2015-05-11 | 2015-05-11 | 集成电路测试系统的数字通道的传输延迟校准方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510235541.7A CN104931906B (zh) | 2015-05-11 | 2015-05-11 | 集成电路测试系统的数字通道的传输延迟校准方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104931906A CN104931906A (zh) | 2015-09-23 |
CN104931906B true CN104931906B (zh) | 2017-12-29 |
Family
ID=54119159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510235541.7A Active CN104931906B (zh) | 2015-05-11 | 2015-05-11 | 集成电路测试系统的数字通道的传输延迟校准方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104931906B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105739338B (zh) * | 2016-03-10 | 2018-03-09 | 中国人民解放军军械工程学院 | 集成电路旁路信号差分放大采样系统和采集方法 |
CN106353634A (zh) * | 2016-10-17 | 2017-01-25 | 深圳市太赫兹科技创新研究院 | 太赫兹时域反射系统 |
CN107329103B (zh) * | 2017-08-18 | 2023-09-19 | 中国电子技术标准化研究院 | 集成电路测试系统时间传递标准器组及其测试方法 |
CN109633508B (zh) * | 2018-12-24 | 2020-10-16 | 电子科技大学 | 数字集成电路测试系统中采集通道同步性检测方法 |
CN111537933B (zh) * | 2019-12-11 | 2022-09-06 | 中国船舶重工集团公司第七0九研究所 | 一种集成电路测试系统时间参数校准方法及校准装置 |
CN111352060B (zh) * | 2020-04-01 | 2020-10-27 | 电子科技大学 | 一种时域反射计的特性阻抗时域双参考线校准方法 |
CN112946551B (zh) * | 2021-05-13 | 2021-07-20 | 杭州长川科技股份有限公司 | 路径延迟的测量方法、装置、电子装置和存储介质 |
CN114047369B (zh) * | 2022-01-13 | 2022-03-15 | 深圳市鼎阳科技股份有限公司 | 一种数字示波器和用于数字示波器的数字通道校正方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6714021B2 (en) * | 2001-01-11 | 2004-03-30 | Sun Microsystems, Inc. | Integrated time domain reflectometry (TDR) tester |
GB2488515B (en) * | 2011-02-11 | 2015-05-20 | Teraview Ltd | A test system |
CN103513208B (zh) * | 2012-06-29 | 2016-06-29 | 中国船舶重工集团公司第七0九研究所 | 一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法 |
CN103675647B (zh) * | 2013-12-10 | 2016-06-29 | 中国船舶重工集团公司第七0九研究所 | 一种基于集成电路标准样片的校准装置及方法 |
-
2015
- 2015-05-11 CN CN201510235541.7A patent/CN104931906B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104931906A (zh) | 2015-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104931906B (zh) | 集成电路测试系统的数字通道的传输延迟校准方法及系统 | |
TWI548889B (zh) | 測試設備的校準 | |
US10145874B2 (en) | S-parameter measurements using real-time oscilloscopes | |
CN105675990B (zh) | 多层互连线路板的链路阻抗测试方法 | |
US20080043629A1 (en) | System and method for detecting and locating faults in electronic communication bus systems | |
JP2016521852A (ja) | 較正装置 | |
WO1997011380A9 (en) | System and method for locating faults in electric power cables | |
US7120840B1 (en) | Method and system for improved ATE timing calibration at a device under test | |
US5256964A (en) | Tester calibration verification device | |
KR101329594B1 (ko) | 교정 디바이스 | |
CN109870649A (zh) | 一种交流充电桩检定装置的校准系统及方法 | |
US20080191709A1 (en) | Cable compensation for pulsed I-V measurements | |
US6710737B1 (en) | Calibrator for radar target simulator | |
US8271220B2 (en) | Evaluating high frequency time domain in embedded device probing | |
CN101393243B (zh) | 具有自我检测功能的测试系统与方法 | |
JP7429339B2 (ja) | 非同期測定を使用した、パラメータに依存しない進行波ベースの故障位置特定 | |
CN101533067A (zh) | 一种在集成电路片中实现断路点定位的方法、装置和系统 | |
US6111436A (en) | Measurement of signal propagation delay using arbiters | |
CN106896270A (zh) | 一种传输线阻抗的测量方法 | |
TW202301821A (zh) | 用於補償導因於導電信號測試中的射頻(rf)信號探針失配的功率損失的系統及方法 | |
US3500204A (en) | Equivalent circuit determination by pulse reflectometry with compensation for particular impedances | |
Chaudhuri et al. | Proposal for BER based specifications for DDR4 | |
Guinee | A novel transmission line test and fault location methodology using pseudorandom binary sequences | |
US20200159606A1 (en) | Method and system for detecting faulty devices | |
CN112180311B (zh) | 一种站域局部放电检测的标定及定位方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |