CN111538399A - 控制器、存储器系统及存储器系统的操作方法 - Google Patents

控制器、存储器系统及存储器系统的操作方法 Download PDF

Info

Publication number
CN111538399A
CN111538399A CN201911288093.1A CN201911288093A CN111538399A CN 111538399 A CN111538399 A CN 111538399A CN 201911288093 A CN201911288093 A CN 201911288093A CN 111538399 A CN111538399 A CN 111538399A
Authority
CN
China
Prior art keywords
memory
saving mode
power
power saving
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911288093.1A
Other languages
English (en)
Inventor
李钟涣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111538399A publication Critical patent/CN111538399A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开涉及一种存储器系统。该存储器系统可以包括：存储器装置，适于存储数据；以及控制器，适于控制存储器装置。控制器可以包括：电源管理器，适于基于当前时间来判定是否以省电模式进行操作；锁相环，适于根据判定是否以省电模式进行操作生成频率降低的时钟；以及处理器，适于以基于时钟的速度进行操作。

Description

控制器、存储器系统及存储器系统的操作方法
相关申请的交叉引用
本申请要求于2019年1月23日提交的申请号为10-2019-0008762的韩国专利申请的优先权，其全部内容通过引用整体并入本文。
技术领域
各个实施例涉及一种存储器系统。
背景技术
计算机环境范例已经转变成能够随时随地使用计算系统的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已迅速增长。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。
由于存储器系统没有移动部件，因此其提供诸如优异的稳定性和耐久性、高信息访问速度以及低功耗的优点。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
各个实施例涉及一种能够节省功耗的存储器系统及其操作方法。
在实施例中，一种存储器系统可以包括：存储器装置，适于存储数据；以及控制器，适于控制该存储器装置。该控制器可以包括：电源管理器，适于基于当前时间判定是否以省电模式进行操作；锁相环，适于根据判定是否以省电模式进行操作产生降低频率的时钟；以及处理器，适于以基于时钟的速度进行操作。
在实施例中，提供了一种存储器系统的操作方法，存储器系统包括存储器装置和控制器，该控制器适于控制该存储器装置。该操作方法可以包括：基于当前时间判定是否以省电模式进行操作；当判定以省电模式进行操作时，降低时钟频率以产生低频时钟；并且基于低频时钟以降低的速度进行操作。
在实施例中，提供了一种控制器，该控制器控制存储器装置。该控制器可以包括：锁相环，适于生成时钟；处理器，适于响应于时钟进行操作；以及电源管理器，适于从主机接收关于当前时间的时间信息并基于该时间信息生成信号，其中锁相环响应于该信号降低时钟的频率。
附图说明
图1是示意性地示出根据实施例的包括存储器系统的数据处理系统的示图。
图2是示出根据实施例的包括存储器系统的数据处理系统的操作方法的流程图。
图3是示出根据实施例的包括存储器系统的数据处理系统的操作方法的流程图。
图4至图12是示意性示出根据本发明的各个实施例的数据处理系统的应用示例的示图。
具体实施方式
以下参照附图描述本发明的各个实施例。应当理解的是，以下描述重点在于本发明的实施例的方面和特征。因此，可以省略对公知技术资料的描述，以免不必要地模糊本发明的主题。
在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任意这种短语的不同参考不一定针对相同的实施例。
如本文所使用的，除非上下文另外明确指示，否则单数形式也可以包括复数形式，反之亦然。除非另外说明或从上下文清楚地指向单数形式，否则在本申请和所附权利要求书中使用的冠词“一”和“一个”通常应解释为表示“一个或多个”。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，说明所陈述元件的存在，并且不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任意和全部组合。
图1示意性地示出根据实施例的包括存储器系统110的数据处理系统100。
参照图1，数据处理系统100可以包括主机102和存储器系统110。
主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任意一种，或者诸如台式计算机、游戏机、电视(TV)以及投影仪的各种非便携式电子装置中的任意一种。
主机102可以包括至少一个操作系统(OS)，该操作系统(OS)可以管理和控制主机102的全部功能和操作。主机102可以提供主机102和使用数据处理系统100或存储器系统110的用户之间的操作。OS可以支持与用户的使用目的和用途相对应的功能和操作。例如，OS可以根据主机102的移动性分为通用OS和移动OS。通用OS可以根据用户的环境分为个人OS和企业OS。
个人OS可以被配置为支持向一般用户提供服务的功能，并且可以包括Windows和Chrome。企业OS可以被配置为确保并支持高性能，并且可以包括Windows server、Linux和Unix。此外，移动OS可以被配置为支持向用户提供移动服务的功能以及系统的省电功能，并且可以包括Android、iOS和Windows Mobile。主机102可以包括多个OS，并且运行OS以对存储器系统110执行与用户的请求相对应的操作。
存储器系统110可以响应于主机102的请求进行操作来存储用于主机102的数据。存储器系统110的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可以包括嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)和微型MMC。SD卡可以包括迷你SD卡和微型SD卡。
存储器系统110可以通过各种类型的存储装置中的任意一种来实施。这种存储装置的示例包括但不限于：诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置以及诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪速存储器的非易失性存储器装置。闪速存储器可以具有三维(3D)堆叠结构。
存储器系统110可以包括控制器130和存储器装置150。存储器装置150可以存储用于主机102的数据。控制器130可以控制将数据存储在存储器装置150中的操作。
控制器130和存储器装置150可以被集成到单个半导体装置中。例如，控制器130和存储器装置150可以被集成为一个半导体装置以构成固态驱动器(SSD)。当存储器系统110用作SSD时，可以提高连接到存储器系统110的主机102的操作速度。可选地，控制器130和存储器装置150可以被集成为一个半导体装置以构成存储卡，诸如个人计算机存储卡国际协会(PCMCIA)，紧凑型闪存(CF)卡，智能媒体(SM)卡，记忆棒，包括尺寸减小的MMC(RS-MMC)和微型MMC的多媒体卡(MMC)，包括迷你SD卡、微型SD卡和SDHC卡的安全数字(SD)卡或通用闪存(UFS)装置。
存储器系统110的非限制性应用示例包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(DMB)播放器、3维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境中传送/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或构成计算系统的各种组件之一。
存储器装置150可以是非易失性存储器装置，即使不供应电力，其也保留其中存储的数据。存储器装置150可以通过写入操作存储从主机102提供的数据，并且可以通过读取操作将存储器装置中存储的数据提供给主机102。存储器装置150可以包括多个存储块152、154、156。每个存储块可以包括多个页面。每个页面可以包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是闪速存储器。闪速存储器可以具有3维(3D)堆叠结构。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以向主机102提供从存储器装置150读取的数据，并将从主机102提供的数据存储在存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取操作、写入操作和擦除操作。
控制器130可以包括通过内部总线彼此可操作地联接的主机接口132、处理器134、锁相环136、电源管理器140、存储器接口142和存储器144。
主机接口132可以被配置为处理主机102的命令和数据。主机接口132可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和/或电子集成驱动器(IDE)。
存储器接口142可以用作将控制器130和存储器装置150接口连接的存储器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器，具体为NAND闪速存储器时，存储器接口142可以在处理器134的控制下生成用于存储器装置150的控制信号并处理待提供给存储器装置150的数据。存储器接口142可以用作处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，存储器接口142可以支持控制器130和存储器装置150之间的数据传输。
在实施例中，存储器接口142可以包括错误校正码(ECC)电路，该错误校正码(ECC)电路能够检测和校正从存储器装置150读取的数据中包含的错误。ECC电路可以通过ECC编码进程中使用的错误校正码对从存储器装置150读取的数据执行错误校正解码处理。根据错误校正解码进程的结果，ECC电路可以输出诸如错误校正成功/失败信号的信号。当错误位的数量超过可校正错误位的数量时，ECC电路可以不校正错误位，而是输出错误校正失败信号。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求控制存储器装置150执行读取操作、编程操作和擦除操作。控制器130可以将从存储器装置150读取的数据提供给主机102，并且可以将从主机102提供的数据存储到存储器装置150中。存储器144可以存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可以通过易失性存储器来实施。例如，存储器144可以通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。存储器144可以设置在控制器130的内部或外部。图1例示设置在控制器130内部的存储器144。在另一实施例中，存储器144可以通过具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器来实施。
如上所述，存储器144可以存储用于在主机与存储器装置150之间执行数据写入/读取操作的数据以及在执行数据写入/读取操作时的数据。为了存储这些数据，存储器144可以包括程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。
处理器134可以控制存储器系统110的全部操作。处理器134可以驱动固件来控制存储器系统110的全部操作。固件可以称为闪存转换层(FTL)。处理器134可以实现为微处理器或中央处理单元(CPU)。
例如，控制器130可以通过处理器134执行由主机102请求的操作。换句话说，控制器130可以执行与从主机102接收的命令相对应的命令操作。控制器130可以执行与从主机102接收的命令相对应的命令操作的前台操作。例如，控制器130可以执行与写入命令相对应的编程操作、与读取命令相对应的读取操作、与擦除命令相对应的擦除操作命令和与设置参数命令或设置特征命令相对应的参数设置操作。
控制器130可以通过处理器134对存储器装置150执行后台操作。例如，后台操作可以包括垃圾收集(GC)操作、损耗均衡(WL)操作、映射清除(flush)操作、以及坏块管理操作。
锁相环136可以生成统一的时钟，并将时钟提供给处理器134。处理器134可以基于时钟执行操作。在实施例中，锁相环136可以包括时钟振荡器、环路、分频器和模式寄存器。时钟振荡器可以在设定时段内产生振荡时钟。环路可以通过使振荡时钟的相位与参考时钟同步来产生统一的时钟。分频器可以调整时钟的频率。模式寄存器可以通过设置分频器的模式来改变时钟的频率。
电源管理器140可以控制对主机接口132、处理器134、锁相环136、存储器接口142和存储器144的电力供应。
当锁相环136向处理器134提供高频时钟时，可以提高处理器134的操作速度。在这种情况下，电源管理器140可以向锁相环136和处理器134提供大量电力，使得锁相环136产生高频时钟且处理器134以高速操作。另一方面，当锁相环136向处理器134提供低频时钟时，可能会降低处理器134的操作速度。在这种情况下，电源管理器140可以仅向锁相环136和处理器134提供少量的电力。也就是说，处理器134的操作速度和控制器130的功耗可以存在权衡关系。
用户可能不会请求存储器系统110全天高速操作。例如，用户可能在一天的某个时段，例如在夜间，不太使用主机102。此外，在许多情况下，存储器系统110在夜间从主机102接收的请求不是用户的请求，而是主机102的系统请求。
另一方面，用户可能在一天的不同时段，例如白天，频繁使用主机102并频繁访问存储器系统110。即，用户可能期望存储器系统110在白天高速操作。
在本说明书中，用户频繁使用主机102的时区或时段可以定义为活动时区或时段，并且用户很少使用主机102的时区或时段可以定义为非活动时区或时段。活动时区和非活动时区可以通过实验方法来判定并存储在存储器系统110中。例如，活动时区可以是白天，而非活动时区可以是夜间。例如，白天可以是从6AM到6PM，并且夜间可以是从6PM到6AM。更一般地，活动时区和非活动时区可以表示各自互斥的时段，它们共同表示用户经常使用主机102和用户很少使用主机102的一整天。活动时区/时段和非活动时区/时段在持续时间方面不必相等，并且对于不同的系统可以不同。
主机102可以识别当前时间。图1示出主机102，主机102可以通过实时时钟(RTC)104来识别当前时间。存储器系统110可以通过从主机102接收时间信息来识别当前时间。
在实施例中，存储器系统110可以在当前时间处于非活动时区内时以省电模式进行操作，并在当前时间处于活动时区内时退出省电模式。在实施例中，当存储器系统110以省电模式进行操作时，可以降低由锁相环136提供的时钟频率，以降低存储器系统110的功耗。在实施例中，存储器系统110可以在活动时区中向用户提供较高的操作性能，并在非活动时区中减少功耗。即，在保持用户体验的存储器系统110的性能的同时，当用户不太可能受到低性能的影响时，可以降低存储器系统110的功耗。
图2是示出根据实施例的包括存储器系统110的数据处理系统100的操作方法的流程图。
在执行步骤S202之前，在当前时间处于活动时区内的情况下给出以下描述。
参照图2，在步骤S202中，电源管理器140可通过主机接口132从主机102接收时间信息。
在实施例中，主机102可以在设定时段内向电源管理器140提供时间信息。在实施例中，当控制器130请求时间信息，同时向主机102提供对主机102的请求的响应，主机102可以响应于该请求向电源管理器140提供时间信息。时间信息可以指示主机102将时间信息提供给电源管理器140的时间。电源管理器140可以基于时间信息来确定当前时间。
在步骤S204中，电源管理器140可基于当前时间确定是否设置存储器系统110的省电模式。具体地，当已处于活动时区的当前时间进入非活动时区时，电源管理器140可以设置存储器系统110的省电模式。
在步骤S206中，电源管理器140可以将模式寄存器改变信号提供给锁相环136，以降低存储器系统110的功耗。
在步骤S208中，锁相环136可以响应于模式寄存器改变信号，通过改变模式寄存器的数据来降低时钟频率。
在步骤S210中，锁相环136可以生成低频时钟，并将低频时钟提供给处理器134。
在步骤S212中，处理器134可以根据低频时钟操作。因此，在非活动时区中，可以降低存储器系统110的功耗。
在步骤S214中，电源管理器140可再次通过主机接口132从主机102接收时间信息。电源管理器140可基于时间信息确定当前时间。
在步骤S216中，电源管理器140可基于当前时间确定是否退出存储器系统110的省电模式。具体地，在已处于非活动时区的当前时间进入活动时区时，电源管理器140可以退出存储器系统110的省电模式。
在步骤S218中，电源管理器140可以将模式寄存器恢复信号提供给锁相环136，以恢复存储器系统110的操作速度。
在步骤S220中，锁相环136可以响应于模式寄存器恢复信号，通过改变模式寄存器的数据来恢复在步骤S208中降低的时钟频率。
在步骤S222中，锁相环136可将具有恢复的(正常操作模式)频率的时钟提供给处理器134。
在步骤S224中，处理器134可以根据恢复的时钟进行操作。因此，在活动时区中，可以提供存储器系统110的高操作性能。
如参照图2所述，每当确定是否设置或者退出存储器系统110的省电模式时，电源管理器140可以从主机102接收时间信息。然而，本发明不限于此。
在实施例中，存储器系统110可以进一步包括计时器。电源管理器140可以基于计时器和从主机102接收的时间信息来确定当前时间。当电源管理器140基于时间信息和计时器确定当前时间时，每当确定是否进入或者退出省电模式时，电源管理器140可以不从主机102接收时间信息。
如参照图1所述，存储器144可以实现为易失性存储器。因此，电源管理器140可以向存储器144供应电力，以便在存储器系统110的操作期间保留存储器144中存储的数据。
在活动时区中，用户可能频繁地访问存储器系统110以输入和/或输出大量数据。因此，在活动时区中，存储器144可以缓冲大量的用户数据，并且高速缓存大量的映射数据。然而，在非活动时区中，存储器144可以既不缓冲大量的用户数据，也不高速缓存大量的映射数据。因此，当在非活动时区中电源管理器140试图向存储器144供应电力以对未存储有效数据的存储器区域维持电力供应时，会浪费存储器系统110的功率。
根据实施例，存储器144可以包括多个子存储器。在当前时间处于非活动时区内时，存储器系统110可以以省电模式进行操作，而当前时间处于活动时区内时，存储器系统110可以退出省电模式。在实施例中，当存储器系统110以省电模式进行操作时，电源管理器140可以禁用存储器144的一个或多个子存储器。因此，存储器系统110可以降低在非活动时区中的功耗。
图3是示出根据实施例的包括存储器系统110的数据处理系统100的操作方法的流程图。
在执行步骤S302之前，在当前时间处于活动时区内的情况下给出以下描述。
参照图3，在步骤S302中，电源管理器140可通过主机接口132从主机102接收时间信息。电源管理器140可基于时间信息确定当前时间。
在步骤S304中，电源管理器140可以基于当前时间确定是否设置存储器系统110的省电模式。具体地，当已处于活动时区的当前时间进入非活动时区时，电源管理器140可以设置存储器系统110的省电模式。
在步骤S306中，电源管理器140可以停止向存储器144的一部分供应电力。在实施例中，当电源管理器140停止向一个或多个子存储器供应电力时，处理器134可能无法访问该一个或多个子存储器。因此，在非活动时区中，可以降低存储器系统110的功耗。
在实施例中，在停止向存储器144的一部分供应电力之前，电源管理器140可以控制存储器144和存储器装置150以将存储器144的该部分中存储的数据清除到存储器装置150。
在步骤S308中，当从处理器134提供请求时，存储器144可以将操作数据存储在存储器144的另一部分中。
在步骤S310中，电源管理器140可以再次通过主机接口132从主机102接收时间信息。电源管理器140可以基于时间信息确定当前时间。
在步骤S312中，电源管理器140可基于当前时间确定是否退出存储器系统110的省电模式。具体地，在已处于非活动时区的当前时间进入活动时区时，电源管理器140可以退出存储器系统110的省电模式。
在步骤S314中，电源管理器140可以恢复对已停止供应电力的存储器144中的一部分的电力供应。
在步骤S316中，整个存储器144可以存储存储器系统110的操作数据。因此，在活动时区中，存储器系统110可以为用户提供高操作性能。
在实施例中，存储器系统110可以在非活动时区中以省电模式操作，在该非活动时区期间，用户不太受到存储器系统110的操作性能的影响。因此，可以降低存储器系统110的功耗。然而，在活动时区中，存储器系统110可以退出省电模式以为用户提供高操作性能。
在实施例中，当设置存储器系统110的省电模式时，电源管理器140可以控制锁相环136执行降低时钟频率的操作和停止向存储器144的一部分供应电力的操作中的任意一个。电源管理器140可以在存储器系统110的省电模式中执行除上述操作之外的附加操作，以降低存储器系统110的功耗。
参照图4至图12，下面更详细地描述应用了包括存储器装置150和控制器130的上述存储器系统110的数据处理系统和电子装置。
图4是示意性地示出根据实施例的包括存储器系统的数据处理系统的示图。图4示意性地示出应用了存储器系统的存储卡系统6100。
参照图4，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可以连接到通过非易失性存储器(NVM)实施的存储器装置6130，并且被配置成访问存储器装置6130。例如，存储器控制器6120可以被配置为控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可以被配置为提供存储器装置6130和主机(未显示)之间的接口，并驱动用于控制存储器装置6130的固件。也就是说，存储器控制器6120可以对应于参照图1描述的存储器系统110的控制器130，存储器装置6130可以对应于参照图1描述的存储器系统110的存储器装置150。
因此，如图1所示，存储器控制器6120可包括随机存取存储器(RAM)、处理器、主机接口、存储器接口和错误校正组件。
存储器控制器6120可以通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可以被配置为通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、无线保真(Wi-Fi或WiFi)和/或蓝牙。因此，根据实施例的存储器系统和数据处理系统可以应用于有线和/或无线电子装置，特别是移动电子装置。
存储器装置6130可以通过非易失性存储器来实施。例如，存储器装置6130可以通过诸如以下的各种非易失性存储器装置中的任意一种来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和/或自旋转移力矩磁性RAM(STT-RAM)。
存储器控制器6120和存储器装置6130可被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可被集成以形成固态驱动器(SSD)。而且，存储器控制器6120和存储器装置6130可以形成存储卡，诸如PC卡(例如，个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、安全数字(SD)卡(例如，迷你SD卡、微型SD卡和SDHC卡)和/或通用闪存(UFS)。
图5是示意性地示出根据实施例的包括存储器系统的数据处理系统6200的另一示例的示图。
参照图5，数据处理系统6200可以包括具有一个或多个非易失性存储器(NVM)的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。数据处理系统6200可以用作如参照图1所述的诸如存储卡(例如，CF卡、SD卡等)或USB装置的存储介质。存储器装置6230可以对应于图1所示的存储器系统110中的存储器装置150，并且存储器控制器6220可以对应于图1所示的存储器系统110中的控制器130。
存储器控制器6220可以响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可以包括一个或多个中央处理单元(CPU)6221、诸如随机存取存储器(RAM)6222的缓冲存储器、错误校正码(ECC)电路6223、主机接口6224和诸如NVM接口6225的存储器接口。
CPU 6221可以控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可以根据CPU 6221的控制来操作，并且可以用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可以用于缓冲从主机6210传输到存储器装置6230的数据或者从存储器装置6230传输到主机6210的数据。当RAM 6222用作高速缓冲存储器时，RAM 6222可以辅助存储器装置6230以高速操作。
ECC电路6223可以生成用于校正从存储器装置6230提供的数据的失败位或错误位的错误校正码(ECC)。ECC电路6223可以对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置6230中。ECC电路6223可以对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可以使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可以使用低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem(BCH))码、turbo码、里德-所罗门(Reed-Solomon)码、卷积码、递归系统码(RSC)或者诸如网格编码调制(TCM)或分组编码调制(BCM)的编码调制来校正错误。
存储器控制器6220可以通过主机接口6224与主机6210交换数据，并通过NVM接口6225与存储器装置6230交换数据。主机接口6224可以通过并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机系统接口(SCSI)、通用串行总线(USB)、高速外围组件互连(PCIe)或NAND接口连接到主机6210。存储器控制器6220可以具有诸如无线保真(WiFi)或长期演进(LTE)的移动通信协议的无线通信功能。存储器控制器6220可以连接到例如主机6210或另外的外部装置的外部装置，然后与该外部装置交换数据。特别地，由于存储器控制器6220被配置为通过各种通信协议中的一种或多种与外部装置通信，因此根据实施例的存储器系统和数据处理系统可以被应用于有线和/或无线电子装置，特别是移动电子装置。
图6是示意性示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图6示意性地示出可以应用存储器系统的固态驱动器(SSD)6300。
参照图6，SSD 6300可以包括控制器6320和包括多个非易失性存储器(NVM)的存储器装置6340。控制器6320可以对应于图1的存储器系统110中的控制器130，并且存储器装置6340可以对应于图1的存储器系统中的存储器装置150。
更具体地，控制器6320可以通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可以包括一个或多个处理器6321、错误校正码(ECC)电路6322、主机接口6324、缓冲存储器6325和诸如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可以临时存储从主机6310提供的数据或从存储器装置6340中包括的多个非易失性存储器NVM提供的数据，或者临时存储多个非易失性存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可以通过诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功率DDR(LPDDR)SDRAM和图形RAM(GRAM)的各种易失性存储器中的任意一种，或者诸如铁电RAM(FRAM)、电阻式RAM(RRAM或ReRAM)、自旋转移力矩磁性RAM(STT-MRAM)和相变RAM(PRAM)的各种非易失性存储器中的任意一种来实施。通过示例的方式，图6示出缓冲存储器6325设置在控制器6320中。然而，在另一实施例中，缓冲存储器6325可以设置在控制器6320的外部。
ECC电路6322可以在编程操作期间计算待被编程到存储器装置6340的数据的错误校正码(ECC)值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并在失败数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可以提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可以提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可以提供应用了图1的存储器系统110的多个SSD 6300来实施数据处理系统，例如，独立磁盘冗余阵列(RAID)系统。RAID系统可以包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并将与写入命令相对应的数据输出到所选择的SSD 6300。另外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图7是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图7示意性地示出应用了存储器系统的嵌入式多媒体卡(eMMC)6400。
参照图7，eMMC 6400可以包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可以对应于图1的存储器系统110中的控制器130，并且存储器装置6440可以对应于图1的存储器系统110中的存储器装置150。
更具体地，控制器6430可以通过多个通道连接到存储器装置6440。控制器6430可以包括一个或多个内核6432、主机接口(I/F)6431和诸如NAND接口(I/F)6433的存储器接口。
内核6432可以控制eMMC 6400的全部操作，主机接口6431可以提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可以提供存储器装置6440和主机6410之间的接口功能。例如，主机接口6431可以用作并行接口，例如参照图1描述的MMC接口。此外，主机接口6431可以用作串行接口，例如超高速(UHS)-I和UHS-II接口。
已参照图4至图7描述的存储器控制器6120、存储器控制器6220、控制器6320和控制器6430可以根据当前时间是否在非活动时区内，以省电模式进行操作，从而降低存储卡系统6100、数据处理系统6200、SSD 6300和eMMC 6400的功耗，同时在用户需要时仍然保持性能。
图8至11是示意性地示出根据一个或多个实施例的包括存储器系统的数据处理系统的其它示例的示图。例如，图8至图11示意性地示出可以应用存储器系统的通用闪存(UFS)系统。
参照图8至11，UFS系统6500、6600、6700和6800可以分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可以用作有线和/或无线电子装置或者特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可以用作嵌入式UFS装置。UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过UFS协议与诸如有线和/或无线电子装置或特别是移动电子装置的外部装置进行通信。UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过图1所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以以参照图5至图8所描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以以参照图4所描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过例如MIPI(移动产业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)的UFS接口相互通信。此外，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过除UFS协议以外的例如以下的各种协议相互通信：通用存储总线(USB)闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你SD和微型SD。
在图8所示的UFS系统6500中，主机6510、UFS装置6520和UFS卡6530中的每一个可以包括UniPro。主机6510可以执行交换操作以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可以通过链路层交换，例如在UniPro的L3交换与UFS装置6520或UFS卡6530进行通信。UFS装置6520和UFS卡6530可以通过在主机6510的UniPro处的链路层交换来相互通信。在图8中，通过示例的方式，示出其中一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，多个UFS装置和UFS卡可以以并联或以星型形式连接到主机6510，并且多个UFS卡可以以并联或以星型形式连接到UFS装置6520，或者以串联或以链型形式连接到UFS装置6520。
在图9所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可以包括UniPro，并且主机6610可以通过执行交换操作的交换模块6640，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6640，与UFS装置6620或UFS卡6630进行通信。UFS装置6620和UFS卡6630可以通过UniPro处的交换模块6640的链路层交换来互相通信。在图9中，通过示例的方式示出其中一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置。然而，多个UFS装置和UFS卡可以以并联或以星型形式连接到交换模块6640，并且多个UFS卡可以以串联或以链型形式连接到UFS装置6620。
在图10所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可以包括UniPro。主机6710可以通过执行交换操作的交换模块6740，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6740，与UFS装置6720或UFS卡6730进行通信。UFS装置6720和UFS卡6730可以通过UniPro处的交换模块6740的链路层交换来互相通信，并且交换模块6740可以在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在图10中，通过示例的方式示出其中一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置。然而，每个包括交换模块6740和UFS装置6720的多个模块可以以并联或以星型形式连接到主机6710，或者以串联或以链型形式连接到彼此。此外，多个UFS卡可以以并联或以星型形式连接到UFS装置6720。
在图11所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可以包括M-PHY和UniPro。UFS装置6820可以执行交换操作以与主机6810和UFS卡6830进行通信。特别地，UFS装置6820可以通过在用于与主机6810通信的M-PHY和UniPro模块与用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如，通过目标识别符(ID)交换操作，与主机6810或UFS卡6830进行通信。主机6810和UFS卡6830可以通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来互相通信。在图11中，通过示例的方式示出其中一个UFS装置6820连接到主机6810和一个UFS卡6830连接到UFS装置6820的配置。然而，多个UFS装置可以以并联或以星型形式连接到主机6810，或者以串联或以链型形式连接到主机6810，并且多个UFS卡可以以并联或以星型形式连接到连接到UFS装置6820，或者以串联或以链型形式连接到UFS装置6820。
图12是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图12是示意性地示出可以应用存储器系统的用户系统6900的示图。
参照图12，用户系统6900可以包括用户接口6910、存储器模块6920、应用处理器6930、网络模块6940和存储模块6950。
更具体地，应用处理器6930可以驱动用户系统6900中包括的诸如操作系统(OS)的组件，并且包括控制用户系统6900中包括的组件的控制器、接口和图形引擎。应用处理器6930可以设置为片上系统(SoC)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可以包括诸如动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDARM、LPDDR2SDRAM或LPDDR3 SDRAM的易失性随机存取存储器(RAM)，或诸如相变RAM(PRAM)、电阻式RAM(ReRAM)、磁阻RAM(MRAM)或铁电RAM(FRAM)的非易失性RAM。例如，可以基于堆叠封装(PoP)来封装和安装应用处理器6930和存储器模块6920。
网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，而且可以支持诸如以下的各种无线通信协议：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置进行通信。因此，根据本发明实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置。网络模块6940可以被包括在应用处理器6930中。
存储模块6950可以存储数据，例如从应用处理器6930接收的数据，然后可以将所存储的数据传送到应用处理器6930。存储模块6950可以由诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和/或3D NAND闪存的非易失性半导体存储装置来实施，并可设置为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可以对应于参照图1描述的存储器系统110。此外，存储模块6950可以实施为如上参照图6至图11所描述的SSD、eMMC和UFS。
用户接口6910可以包括用于向应用处理器6930输入数据或命令或用于将数据输出到外部装置的接口。例如，用户接口6910可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。
此外，当图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的全部操作，并且网络模块6940可以用作用于控制与外部装置进行有线和/或无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示通过应用处理器6930处理的数据，或者支持从触摸面板接收数据的功能。
在实施例中，存储模块6950可以根据当前时间是否处于非活动时区内，以省电模式进行操作，从而降低存储模块6950的功耗，同时仍保持性能。
根据本实施例，可以提供一种能够节省功耗的存储器系统及该存储系统的操作方法。
尽管已经描述和示出了各个实施例，但是本领域技术人员根据本公开将显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种存储器系统，包括：
存储器装置，存储数据；以及
控制器，控制所述存储器装置，
其中所述控制器包括：
电源管理器，基于当前时间判定是否以省电模式进行操作；
锁相环，根据判定是否以所述省电模式进行操作产生降低频率的时钟；以及
处理器，以基于所述时钟的速度进行操作。
2.根据权利要求1所述的存储器系统，其中所述电源管理器基于从主机接收的时间信息来确定所述当前时间。
3.根据权利要求1所述的存储器系统，其中所述电源管理器进一步基于所述当前时间来判定是否退出所述省电模式，
所述锁相环根据判定是否退出所述省电模式来生成频率恢复的正常时钟，并且
所述处理器以基于所述正常时钟的速度进行操作。
4.根据权利要求1所述的存储器系统，其中所述控制器进一步包括存储器，并且
所述电源管理器根据判定是否以所述省电模式进行操作来停止向所述存储器的一部分供应电力。
5.根据权利要求4所述的存储器系统，其中在停止向所述存储器的一部分供应电力之前，所述电源管理器控制所述存储器和所述存储器装置以将所述存储器的一部分的数据清除到所述存储器装置。
6.根据权利要求4所述的存储器系统，其中所述电源管理器进一步基于所述当前时间来判定是否退出所述省电模式，并且根据判定是否退出所述省电模式来恢复向所述存储器的一部分供应电力。
7.根据权利要求1所述的存储器系统，其中当已处于活动时区中的所述当前时间进入非活动时区时，所述电源管理器判定是否以所述省电模式进行操作。
8.根据权利要求3所述的存储器系统，其中当已处于非活动时区中的所述当前时间进入活动时区时，所述电源管理器判定是否退出所述省电模式。
9.根据权利要求7所述的存储器系统，其中所述活动时区是白天，并且所述非活动时区是夜间。
10.一种存储器系统的操作方法，所述存储器系统包括存储器装置和控制器，所述控制器控制所述存储器装置，所述操作方法包括：
基于当前时间判定是否以省电模式进行操作；
当判定以所述省电模式进行操作时，降低时钟频率以产生低频时钟；以及
基于所述低频时钟以降低的速度进行操作。
11.根据权利要求10所述的操作方法，进一步包括：基于从主机接收的时间信息来确定所述当前时间。
12.根据权利要求10所述的操作方法，进一步包括：
基于所述当前时间判定是否退出所述省电模式；
当判定退出所述省电模式时，增加先前降低的时钟频率以产生正常时钟；以及
基于所述正常时钟以提高的速度进行操作。
13.根据权利要求10所述的操作方法，进一步包括：当判定以所述省电模式进行操作时，停止向所述控制器的存储器的一部分供应电力。
14.根据权利要求13所述的操作方法，进一步包括：在停止向所述存储器的一部分供应电力之前，将所述存储器的一部分的数据清除到所述存储器装置。
15.根据权利要求13所述的操作方法，进一步包括：
基于所述当前时间判定是否退出所述省电模式；以及
当判定退出所述省电模式时，恢复向所述存储器的一部分供应电力。
16.根据权利要求10所述的操作方法，其中基于所述当前时间判定是否以所述省电模式进行操作包括：当已处于活动时区的所述当前时间进入非活动时区时，判定是否以所述省电模式进行操作。
17.根据权利要求12所述的操作方法，其中基于所述当前时间判定是否退出所述省电模式包括：当已处于非活动时区的所述当前时间进入活动时区时，判定是否退出所述省电模式。
18.根据权利要求16所述的操作方法，其中所述活动时区是白天，并且所述非活动时区是夜间。
19.一种控制器，所述控制器控制存储器装置，所述控制器包括：
锁相环，生成时钟；
处理器，响应于所述时钟进行操作；以及
电源管理器，从主机接收关于当前时间的时间信息，并基于所述时间信息生成信号，
其中所述锁相环响应于所述信号降低所述时钟的频率。
20.根据权利要求19所述的控制器，其中当所述时间信息指示所述当前时间处于非活动时段内时，所述电源管理器生成所述信号。
CN201911288093.1A 2019-01-23 2019-12-15 控制器、存储器系统及存储器系统的操作方法 Withdrawn CN111538399A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190008762A KR20200091679A (ko) 2019-01-23 2019-01-23 메모리 시스템 및 메모리 시스템의 동작방법
KR10-2019-0008762 2019-01-23

Publications (1)

Publication Number Publication Date
CN111538399A true CN111538399A (zh) 2020-08-14

Family

ID=71608884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911288093.1A Withdrawn CN111538399A (zh) 2019-01-23 2019-12-15 控制器、存储器系统及存储器系统的操作方法

Country Status (3)

Country Link
US (1) US11403012B2 (zh)
KR (1) KR20200091679A (zh)
CN (1) CN111538399A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8942056B2 (en) 2011-02-23 2015-01-27 Rambus Inc. Protocol for memory power-mode control
US11500555B2 (en) * 2020-09-04 2022-11-15 Micron Technology, Inc. Volatile memory to non-volatile memory interface for power management
KR20220036232A (ko) * 2020-09-15 2022-03-22 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252052A1 (en) * 2003-06-10 2004-12-16 Nec Corporation Portable terminal and GPS time keeping method
CN1941177A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁定回路电路
JP2008262451A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd メモリ電源管理装置及びメモリ電源管理方法
US20140215130A1 (en) * 2013-01-28 2014-07-31 Phison Electronics Corp. Clock switching method, memory controller and memory storage apparatus
US20180182452A1 (en) * 2016-12-23 2018-06-28 SK Hynix Inc. Memory system and operating method of memory system
US20180299939A1 (en) * 2017-04-14 2018-10-18 Semiconductor Components Industries, Llc Methods and apparatus for power management of a memory cell
US20190011971A1 (en) * 2017-07-10 2019-01-10 Oracle International Corporation Power management in an integrated circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020008594A (ko) 2000-07-24 2002-01-31 윤종용 씨피유의 클럭 속도 제어 장치
KR100539804B1 (ko) * 2003-12-29 2006-01-10 엘지전자 주식회사 텔레매틱스 단말기의 절전모드 구현 장치와 방법
US8738937B2 (en) * 2010-07-13 2014-05-27 Intel Corporation Method and apparatus to limit memory power
US8438416B2 (en) * 2010-10-21 2013-05-07 Advanced Micro Devices, Inc. Function based dynamic power control
US8886911B2 (en) 2011-05-31 2014-11-11 Micron Technology, Inc. Dynamic memory cache size adjustment in a memory device
US9213400B2 (en) * 2013-03-14 2015-12-15 Intel Corporation Apparatus and method to provide near zero power DEVSLP in SATA drives
US9851771B2 (en) * 2013-12-28 2017-12-26 Intel Corporation Dynamic power measurement and estimation to improve memory subsystem power performance
KR102193468B1 (ko) * 2014-04-04 2020-12-21 삼성전자주식회사 타이밍 마진을 적응적으로 보정하는 메모리 장치 및 이를 포함하는 집적 회로
KR102291806B1 (ko) 2015-04-20 2021-08-24 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
TW201725476A (zh) * 2016-01-12 2017-07-16 智微科技股份有限公司 依據電源狀態決定其混合存儲單元運作模式的電子系統以及用於電子系統之操作的方法
KR20180006164A (ko) * 2016-07-08 2018-01-17 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10936046B2 (en) * 2018-06-11 2021-03-02 Silicon Motion, Inc. Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
TW202018513A (zh) * 2018-11-07 2020-05-16 威剛科技股份有限公司 固態硬碟及其資料存取的方法
JP7401193B2 (ja) * 2019-04-17 2023-12-19 キヤノン株式会社 情報処理装置及びその制御方法並びにプログラム
KR20210006121A (ko) * 2019-07-08 2021-01-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20210101632A (ko) * 2020-02-10 2021-08-19 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252052A1 (en) * 2003-06-10 2004-12-16 Nec Corporation Portable terminal and GPS time keeping method
CN1941177A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁定回路电路
JP2008262451A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd メモリ電源管理装置及びメモリ電源管理方法
US20140215130A1 (en) * 2013-01-28 2014-07-31 Phison Electronics Corp. Clock switching method, memory controller and memory storage apparatus
US20180182452A1 (en) * 2016-12-23 2018-06-28 SK Hynix Inc. Memory system and operating method of memory system
US20180299939A1 (en) * 2017-04-14 2018-10-18 Semiconductor Components Industries, Llc Methods and apparatus for power management of a memory cell
US20190011971A1 (en) * 2017-07-10 2019-01-10 Oracle International Corporation Power management in an integrated circuit

Also Published As

Publication number Publication date
KR20200091679A (ko) 2020-07-31
US20200233596A1 (en) 2020-07-23
US11403012B2 (en) 2022-08-02

Similar Documents

Publication Publication Date Title
CN110765035B (zh) 存储器系统及其操作方法
CN109284202B (zh) 控制器及其操作方法
US20180074718A1 (en) Memory system and method for operating the same
US20210011843A1 (en) Memory system and operation method thereof
KR20180087496A (ko) 메모리 시스템
US11853206B2 (en) Memory system and operation method thereof
US10761912B2 (en) Controller including multi processor and operation method thereof
KR102371264B1 (ko) 메모리 시스템
CN111208938A (zh) 存储器系统及其操作方法
CN111538399A (zh) 控制器、存储器系统及存储器系统的操作方法
US20200019507A1 (en) Controller and operating method thereof
US20230068089A1 (en) Memory system and operation method thereof
US20190087114A1 (en) Data processing system and operating method thereof
US11042317B2 (en) Memory system for reducing fragmentation based on sequential index and operating method thereof
CN110045914B (zh) 存储器系统及其操作方法
CN110806983B (zh) 存储器系统及其操作方法
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN109254722B (zh) 控制器及其操作方法
CN108986864B (zh) 控制器和存储器系统以及存储器系统的操作方法
CN111124035B (zh) 基于实时时钟管理空闲页面的存储器系统及其操作方法
US20180074711A1 (en) Memory system and method for operating the same
CN111309518B (zh) 存储器系统和存储器系统的操作方法
KR20180123266A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US10770120B2 (en) Memory system and operating method of the same
KR102675371B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200814

WW01 Invention patent application withdrawn after publication