CN111524886A - 着陆垫结构及其制造方法 - Google Patents
着陆垫结构及其制造方法 Download PDFInfo
- Publication number
- CN111524886A CN111524886A CN201910103072.1A CN201910103072A CN111524886A CN 111524886 A CN111524886 A CN 111524886A CN 201910103072 A CN201910103072 A CN 201910103072A CN 111524886 A CN111524886 A CN 111524886A
- Authority
- CN
- China
- Prior art keywords
- pattern
- substrate
- containing material
- material layer
- guard ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims abstract description 22
- 230000001681 protective effect Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 30
- 125000006850 spacer group Chemical group 0.000 claims description 29
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 21
- 229910052799 carbon Inorganic materials 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000012856 packing Methods 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种着陆垫结构及其制造方法，所述着陆垫结构包括：衬底、多个着陆垫、防护环以及边缘图案。衬底包括晶胞区、周边区以及位于晶胞区与周边区之间的防护环区。着陆垫以六方最密堆积的形式排列在晶胞区中的衬底上。防护环以条状的形式配置在防护环区中的衬底上。边缘图案配置在晶胞区中并靠近防护环区的衬底上。
Description
技术领域
本发明涉及一种半导体存储元件及其制造方法，尤其涉及一种着陆垫结构及其制造方法。
背景技术
随着科技的进步，各类电子产品皆朝向轻薄短小的趋势发展。然而，在这趋势之下，DRAM的关键尺寸亦逐渐缩小，其导致电容器接触窗及其下方的着陆垫愈来愈密集且工艺愈来愈复杂。因此，本领域技术人员将致力于提升电容器接触窗及其下方的着陆垫的积集度，并简化制造步骤以及降低制造成本。
发明内容
本发明提供一种着陆垫结构及其制造方法，其可有效提升着陆垫的积集度，并简化制造步骤以及降低制造成本。
本发明提供一种着陆垫结构，包括：衬底、多个着陆垫、防护环以及边缘图案。衬底包括晶胞区、周边区以及位于晶胞区与周边区之间的防护环区。着陆垫以六方最密堆积的形式排列在晶胞区中的衬底上。防护环以条状的形式配置在防护环区中的衬底上。边缘图案配置在晶胞区中并靠近防护环区的衬底上。
本发明提供一种着陆垫结构的制造方法，其步骤如下。在衬底上依序形成导体层、第一含氮材料层、第一含碳材料层、第二含氮材料层、第二含碳材料层以及光致抗蚀剂图案；以光致抗蚀剂图案为蚀刻掩膜，移除部分第二含碳材料层，以形成第一掩膜图案；在第一掩膜图案的侧壁上形成第一间隙壁；移除第一掩膜图案；以第一间隙壁为蚀刻掩膜，移除部分第二含氮材料层，以形成第二掩膜图案；以第二掩膜图案为蚀刻掩膜，移除部分第一含碳材料层，以形成第三掩膜图案；在第三掩膜图案之间形成第二间隙壁；以及移除第三掩膜图案。
所附附图作详细说明如下。
附图说明
图1A至图1L是本发明的一实施例的一种着陆垫结构的制造流程的上视示意图；
图2A至图2L是沿着图1A至图1L的切线I-I’的剖面示意图；
图3是沿着图1C的切线II-II’的剖面示意图；
图4是沿着图1D的切线II-II’的剖面示意图；
图5是本发明的另一实施例的一种着陆垫结构的上视示意图。
具体实施方式
图1A至图1L是本发明的一实施例的一种着陆垫结构的制造流程的上视示意图。图2A至图2L是沿着图1A至图1L的切线I-I’的剖面示意图。图3是沿着图1C的切线II-II’的剖面示意图。图4是沿着图1D的切线II-II’的剖面示意图。以下实施例的着陆垫结构及其制造方法可应用在动态随机存取存储器(DRAM)的电容器接触窗结构中，但本发明不以此为限。
请参照图1A与图2A，本实施例提供一种着陆垫结构的制造方法，其步骤如下。首先，提供衬底100。在一实施例中，衬底100的材料例如是选自于由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs与InP所组成的群组中的至少一种材料。在替代实施例中，衬底100可以是绝缘体上有半导体(semiconductor-on-insulator，SOI)衬底。在本实施例中，衬底100是硅衬底。
具体来说，如图2A所示，衬底100包括晶胞区R1、周边区R2以及位于晶胞区R1与周边区R2之间的防护环区R3。在一实施例中，晶胞区R1可具有多个存储单元(例如是快闪存储器、DRAM、SRAM等)于其中；周边区R2可具有多个逻辑电路(例如是晶体管)于其中；而防护环区R3则具有防护环于其中。在其他实施例中，周边区R2亦可以有存储器于其中。在替代实施例中，防护环区R3环绕晶胞区R1，以保护晶胞区R1中的存储单元免受例如静电放电(Electro Static Discharge，ESD)的损坏。
如图2A所示，在衬底100上形成复合层堆叠，其由下至上依序包括垫氧化物层(padoxide layer)102、阻障层104、导体层106、第一含氮材料层108、第一含碳材料层110、第二含氮材料层112、第二含碳材料层114、抗反射层116以及光致抗蚀剂图案118。
在一实施例中，垫氧化物层102可以是氧化硅层，其厚度约为3nm至5nm，其可利用化学气相沉积法(CVD)、炉管氧化法等方法来形成。在一实施例中，阻障层104的材料包括金属(例如Ti、Ta等)、金属硅化物(例如TiN、TaN等)或其组合，其厚度约为3nm至6nm，其可利用物理气相沉积法(PVD)、CVD等方法来形成。在一实施例中，导体层106的材料包括导体材料，例如是金属(例如W、Cu、AlCu等)、多晶硅、硅锗或其组合，其厚度约为15nm至40nm，其可利用PVD、CVD等方法来形成。在一实施例中，第一含氮材料层108的材料包括氮化物，例如是氮化硅、氮氧化硅或其组合，其厚度约为30nm至50nm，其可利用CVD或原子层沉积法(ALD)来形成。在一实施例中，第一含碳材料层110、第二含碳材料层114的材料分别包括碳化物，例如是类金刚石碳(Diamond-like carbon，DLC)、非晶形碳膜(amorphous carbon film，APF)、高选择性透明(High selectivity Transparency，HST)膜或其组合，其厚度约为70nm至100nm，其可利用CVD来形成。在一实施例中，第二含氮材料层112的材料包括氮化物，例如是氮化硅、氮氧化硅或其组合，其厚度约为60nm至80nm，其可利用CVD来形成。在一实施例中，抗反射层116的材料包括有机聚合物、碳或氮氧化硅等，其厚度约为20nm至30nm，其可利用CVD来形成。在一实施例中，光致抗蚀剂图案118的材料包括正型光致抗蚀剂、负型光致抗蚀剂等，其可利用旋转涂布法与显影工艺来形成。
值得注意的是，如图1A所示，光致抗蚀剂图案118包括光致抗蚀剂图案118a、118b。光致抗蚀剂图案118a包括位于晶胞区R1中的彼此分离的多个岛状图案。光致抗蚀剂图案118b包括位于防护环区R3中的沿着Y方向延伸的条状图案。
请参照图1A-图1B与图2A-图2B，以光致抗蚀剂图案118为蚀刻掩膜，移除部分抗反射层116与部分第二含碳材料层114，以形成第一掩膜图案214。在此情况下，如图1B所示，第一掩膜图案214复制光致抗蚀剂图案118，其亦包括第一掩膜图案214a、214b。第一掩膜图案214a包括位于晶胞区R1中的彼此分离的多个岛状图案。第一掩膜图案214b包括位于防护环区R3中的沿着Y方向延伸的条状图案。在本实施例中，第二含氮材料层112可用以当作形成第一掩膜图案214的蚀刻停止层。也就是说，在移除部分第二含碳材料层114时，基本上不移除第二含氮材料层112或仅移除少量的第二含氮材料层112。另外，如图2B所示，第一掩膜图案214的顶面上仍残留部分抗反射层116a。
请参照图1C、图2C以及图3，在衬底100上形成第一间隙壁材料120，以共形地覆盖第一掩膜图案214的顶面与侧壁。在一实施例中，第一间隙壁材料120包括介电材料，其可例如是氧化硅、氮化硅、氮氧化硅或其组合，其厚度约为30nm至50nm，其可利用ALD来形成。
值得注意的是，如图1C所示，位于晶胞区R1中的第一掩膜图案214a是以六方最密堆积(hexagonal closed packing)的形式排列的柱状图案(从剖面图2C来看)或岛状图案(从上视图1C来看)。具体来说，沿着X方向的相邻两个第一掩膜图案214a之间的空隙G1的距离D1会小于沿着Y方向的相邻两个第一掩膜图案214a之间的空隙G2的距离D2。在此情况下，如图2C与图3所示，第一间隙壁材料120具有突出部120p与凹陷部120r。突出部120p位于相邻两个第一掩膜图案214a之间的空隙G1中；而凹陷部120r位于突出部120p的两侧，如图3所示。突出部120p的顶面120t1高于凹陷部120r的顶面120t2。在一实施例中，如图1C所示，凹陷部120r对应于相邻三个第一掩膜图案214之间的形心C。
另一方面，沿着X方向的相邻两个第一掩膜图案214a之间的空隙G1的距离D1亦小于沿着X方向的第一掩膜图案214a、214b之间的空隙G3的距离D3。在此情况下，如图2C所示，第一间隙壁材料120会填满空隙G1，而不会填满空隙G3。因此，填入空隙G1中的第一间隙壁材料120的顶面120t1会高于填入空隙G3中的第一间隙壁材料120的顶面120t3。
请参照图1C-图1D、图2C-图2D以及图3-图4，进行蚀刻工艺，移除部分第一间隙壁材料120，以暴露出第一掩膜图案214上的抗反射层116a与第二含氮材料层112。在此情况下，如图2D与图4所示，第一间隙壁220形成在第一掩膜图案214的侧壁上。突出部120p(如图2C所示)的高度降低以形成连接部220c，其连接X方向上的相邻两个第一掩膜图案214a之间的空隙G1的第一间隙壁220。另外，凹陷部120r(如图3所示)亦被移除，暴露出第二含氮材料层112，以在形成连接部220c的两侧形成凹口221(如图4所示)。也就是说，Y方向上的相邻两个第一掩膜图案214a之间的空隙G2的第一间隙壁220彼此分隔。在一实施例中，上述蚀刻工艺可以是非等向性蚀刻工艺，例如反应性离子蚀刻(RIE)工艺。在另一实施例中，上述蚀刻工艺可以是干式蚀刻工艺。
请参照图1E-图1F与图2E-图2F，移除抗反射层116a，以暴露出第一掩膜图案214。在此情况下，未被第一掩膜图案214与第一间隙壁220所覆盖的部分第二含氮材料层112亦被移除。接着，移除第一掩膜图案214，以暴露出其下方的第二含氮材料层112a。
请参照图1F-图1G与图2F-图2G，以第一间隙壁220为蚀刻掩膜，移除部分第二含氮材料层112a，以形成第二掩膜图案212。在此情况下，如图1G与图2G所示，第一含碳材料层110可视为移除第二含氮材料层112a的蚀刻停止层，使得第一含碳材料层110外露于第二掩膜图案212。另外，沿着X方向的相邻两个第二掩膜图案212之间具有连接部212c，以连接沿着X方向的相邻两个第二掩膜图案212。此外，第二掩膜图案212上仍残留部分第一间隙壁220a。
在一实施例中，通过在第一掩膜图案214的侧壁上形成第一间隙壁220，并将第一间隙壁220当作蚀刻掩膜，以增加图案密度或特征密度的制造方法可称为自对准双重图案化(self-alignment double patterning，SADP)工艺。具体来说，在进行自对准双重图案化工艺之后，如图1G所示，在单一个中心图案CP(其对应于图1C的第一掩膜图案214a)的周围增加了至少6个周边图案PP。换言之，自对准双重图案化工艺可增加图案密度或特征密度的积集度，以克服现行微影工艺中光源解析度的限制。
请参照图1G-图1H与图2G-图2H，以第二掩膜图案212为蚀刻掩膜，移除部分第一含碳材料层110，以形成第三掩膜图案210。在此情况下，如图1H与图2H所示，第一含氮材料层108可视为移除第一含碳材料层110的蚀刻停止层，使得第一含氮材料层108外露于第三掩膜图案210。值得注意的是，当第二掩膜图案212与第一含氮材料层108的材料皆为氮化硅时，第一含氮材料层108的致密度大于第二掩膜图案212的致密度。也就是说，第一含氮材料层108可用以当作移除第一含碳材料层110的蚀刻停止层，而不会有损耗或是仅些微损耗。
请参照图1H-图1I与图2H-图2I，通过湿式蚀刻工艺，移除第三掩膜图案210上的第二掩膜图案212与第一间隙壁220a，以暴露出第三掩膜图案210的顶面210t。
请参照图1J与图2J，于第一含氮材料层108上形成第二间隙壁材料122。如图2J所示，第二间隙壁材料122覆盖第三掩膜图案210的顶面210t且填入第三掩膜图案210之间的空隙。在一实施例中，第二间隙壁材料122包括介电材料，其可例如是氧化硅、氮化硅、氮氧化硅或其组合，其厚度约为40nm至50nm，其可利用CVD或ALD来形成。
请参照图1J-图1K与图2J-图2K，接着，进行对第二间隙壁材料122进行回蚀刻工艺，移除部分第二间隙壁材料122，以暴露出第三掩膜图案210的顶面210t。在此情况下，如图2K所示，第二间隙壁222形成在第三掩膜图案210之间，且晶胞区R1中的第二间隙壁222的顶面222t1与第三掩膜图案210的顶面210t实质上共平面。然而，周边区R2中的第二间隙壁222的顶面222t2则低于晶胞区R1中的第二间隙壁222的顶面222t1。
请参照图1K-图1L与图2K-图2L，移除第三掩膜图案210，以暴露出第一含氮材料层108的顶面。在此情况下，如图2L所示，留在第一含氮材料层108上的第二间隙壁222可用以当作蚀刻掩膜，以图案化下方的第一含氮材料层108与导体层106，以于晶胞区R1中的衬底100上形成多个着陆垫，并于防护环区R3中的衬底100上形成防护环。也就是说，晶胞区R1中的经图案化的导体层106可用以当作着陆垫；而防护环区R3中的经图案化的导体层106可用以当作防护环。在一实施例中，着陆垫与防护环是同时形成且具有相同材料。
值得注意的是，在图案化导体层106以形成着陆垫之后，从上视图来看，所述着陆垫的形状包括中心图案CP与周边图案PP。如图1L所示，6个周边图案PP环绕单一个中心图案CP。在一实施例中，中心图案CP是通过多重图案化工艺所形成的，故在上视图中呈现圆形或类圆形。在另一实施例中，周边图案PP形成的方法包括：将第一掩膜图案214a以六方最密堆积的形式排列，并在Y方向上的相邻两个第一掩膜图案214a之间的空隙G2中形成凹口221(如图1D与图4所示)，进而图案化凹口221下方的堆叠结构。因此，周边图案PP呈现三角形或类三角形。也就是说，周边图案PP不同于现有的经图案化的圆形结构或圆形图案。在替代实施例中，如图1L所示，6个周边图案PP以中心图案CP圆心，呈放射状排列。
图5是本发明的另一实施例的一种着陆垫结构的上视示意图。
请参照图5，基本上图5的形状与图1L的形状类似，上述两者不同的是：靠近防护环区R3的两个周边图案PP彼此连接，以在晶胞区R1中形成边缘图案EP。在一实施例中，从上视角度来看，着陆垫LP(或电容器接触窗结构)包括中心图案CP与周边图案PP。由图5可知，边缘图案EP靠近着陆垫LP(或中心图案CP)的一侧S1呈弧形；而靠近防护环SR(或防护环区R3)的一侧S2则呈直线形。在替代实施例中，着陆垫LP、防护环SR以及边缘图案EP是同时形成且具有相同材料，例如W。在其他实施例中，边缘图案EP亦可用以当作着陆垫，并于其上形成电容器接触窗与电容器。
综上所述，本发明通过复合层堆叠搭配双重图案化工艺，以同时形成多个着陆垫、防护环以及边缘图案。多个着陆垫以六方最密堆积的形式排列，其可有效提升着陆垫的积集度。复合层堆叠与双重图案化工艺则可大幅减少制造步骤并降低制造成本。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种着陆垫结构的制造方法，包括：
在衬底上依序形成导体层、第一含氮材料层、第一含碳材料层、第二含氮材料层、第二含碳材料层以及光致抗蚀剂图案；
以所述光致抗蚀剂图案为蚀刻掩膜，移除部分第二含碳材料层，以形成第一掩膜图案；
在所述第一掩膜图案的侧壁上形成第一间隙壁；
移除所述第一掩膜图案；
以所述第一间隙壁为蚀刻掩膜，移除部分所述第二含氮材料层，以形成第二掩膜图案；
以所述第二掩膜图案为蚀刻掩膜，移除部分所述第一含碳材料层，以形成第三掩膜图案；
在所述第三掩膜图案之间形成第二间隙壁；以及
移除所述第三掩膜图案。
2.根据权利要求1所述的着陆垫结构的制造方法，其中所述衬底包括晶胞区、周边区以及位于所述晶胞区与所述周边区之间的防护环区。
3.根据权利要求2所述的着陆垫结构的制造方法，其中形成在所述晶胞区中的所述第一掩膜图案包括多个柱状图案，其以六方最密堆积的形式排列。
4.根据权利要求3所述的着陆垫结构的制造方法，其中沿着X方向的柱状图案之间的所述第一间隙壁彼此连接，而沿着Y方向的柱状图案之间的所述第一间隙壁彼此分隔。
5.根据权利要求2所述的着陆垫结构的制造方法，还包括：以所述第二间隙壁为蚀刻掩膜，移除部分所述第一含氮材料层与部分所述导体层，以于所述晶胞区中的所述衬底上形成多个着陆垫。
6.根据权利要求5所述的着陆垫结构的制造方法，其中于所述晶胞区中的所述衬底上形成所述多个着陆垫的步骤还包括：
在所述防护环区中的所述衬底上形成防护环；以及
在所述晶胞区中并靠近所述防护环区的所述衬底上形成边缘图案。
7.根据权利要求6所述的着陆垫结构的制造方法，其中所述多个着陆垫、所述防护环以及所述边缘图案同时形成且具有相同材料。
8.一种着陆垫结构，包括：
衬底，包括晶胞区、周边区以及位于所述晶胞区与所述周边区之间的防护环区；
多个着陆垫，以六方最密堆积的形式排列在所述晶胞区中的所述衬底上；
防护环，以条状的形式配置在所述防护环区中的所述衬底上；以及
边缘图案，配置在所述晶胞区中并靠近所述防护环区的所述衬底上。
9.根据权利要求8所述的着陆垫结构，其中所述多个着陆垫、所述防护环以及所述边缘图案同时形成且具有相同材料。
10.根据权利要求8所述的着陆垫结构，其中所述边缘图案靠近所述防护环区的一侧为直线形，而靠近所述多个着陆垫的一侧为弧形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910103072.1A CN111524886B (zh) | 2019-02-01 | 2019-02-01 | 着陆垫结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910103072.1A CN111524886B (zh) | 2019-02-01 | 2019-02-01 | 着陆垫结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111524886A true CN111524886A (zh) | 2020-08-11 |
| CN111524886B CN111524886B (zh) | 2023-06-09 |
Family
ID=71900047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910103072.1A Active CN111524886B (zh) | 2019-02-01 | 2019-02-01 | 着陆垫结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111524886B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022241997A1 (zh) * | 2021-05-19 | 2022-11-24 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110165756A1 (en) * | 2010-01-07 | 2011-07-07 | Elpida Memory, Inc | Method for manufacturing semiconductor device |
| US20120208361A1 (en) * | 2011-02-14 | 2012-08-16 | Samsung Electronics Co., Ltd. | Method for forming fine patterns of a semiconductor device |
| CN103137459A (zh) * | 2011-11-28 | 2013-06-05 | 格罗方德半导体公司 | 利用多侧壁图像转移技术在结构中图案化特征的方法 |
| US20130140265A1 (en) * | 2011-12-06 | 2013-06-06 | Cheon-Bae Kim | Methods of forming pattern structures and methods of forming capacitors using the same |
| CN103545248A (zh) * | 2012-07-11 | 2014-01-29 | 台湾积体电路制造股份有限公司 | 半导体器件的制造方法 |
| US20170316950A1 (en) * | 2016-04-28 | 2017-11-02 | Samsung Electronics Co., Ltd. | Method for forming patterns of a semiconductor device |
-
2019
- 2019-02-01 CN CN201910103072.1A patent/CN111524886B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110165756A1 (en) * | 2010-01-07 | 2011-07-07 | Elpida Memory, Inc | Method for manufacturing semiconductor device |
| US20120208361A1 (en) * | 2011-02-14 | 2012-08-16 | Samsung Electronics Co., Ltd. | Method for forming fine patterns of a semiconductor device |
| CN103137459A (zh) * | 2011-11-28 | 2013-06-05 | 格罗方德半导体公司 | 利用多侧壁图像转移技术在结构中图案化特征的方法 |
| US20130140265A1 (en) * | 2011-12-06 | 2013-06-06 | Cheon-Bae Kim | Methods of forming pattern structures and methods of forming capacitors using the same |
| CN103545248A (zh) * | 2012-07-11 | 2014-01-29 | 台湾积体电路制造股份有限公司 | 半导体器件的制造方法 |
| US20170316950A1 (en) * | 2016-04-28 | 2017-11-02 | Samsung Electronics Co., Ltd. | Method for forming patterns of a semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022241997A1 (zh) * | 2021-05-19 | 2022-11-24 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111524886B (zh) | 2023-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11011525B2 (en) | Landing pad structure and method of manufacturing the same | |
| US12051646B2 (en) | Metal line structure and method | |
| US20160379986A1 (en) | Replacement gate multigate transistor for embedded dram | |
| US11468919B2 (en) | Semiconductor device including a spacer in contact with an upper surface of a silicide layer | |
| US20180247867A1 (en) | Semiconductor structure and fabrication method thereof | |
| TWI757043B (zh) | 半導體記憶體結構及其形成方法 | |
| CN111524886B (zh) | 着陆垫结构及其制造方法 | |
| TW202103299A (zh) | 記憶體裝置與其製造方法 | |
| TWI779639B (zh) | 半導體結構和其形成方法 | |
| US11683926B2 (en) | Method of manufacturing semiconductor structure | |
| TWI766609B (zh) | 半導體記憶體結構 | |
| US11205574B2 (en) | Method for forming a semiconductor memory structure | |
| CN112309984B (zh) | 存储器装置与其制造方法 | |
| CN112768352A (zh) | 图案化的方法 | |
| US20160071867A1 (en) | Semiconductor device and method for fabricating the same | |
| TWI841063B (zh) | 記憶體裝置和其形成方法 | |
| TWI766698B (zh) | 半導體結構的製造方法 | |
| TWI819412B (zh) | 半導體結構及其形成方法 | |
| TWI855804B (zh) | 半導體結構及其製造方法 | |
| TWI715967B (zh) | 半導體結構及其製造方法 | |
| US20240008267A1 (en) | Semiconductor structure and method for fabricating same | |
| CN115497879A (zh) | 半导体结构的制造方法 | |
| CN117915657A (zh) | 半导体器件及其制作方法 | |
| CN115084034A (zh) | 半导体存储器结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |