CN111524822A - 自动侦测并卡控晶圆上缺陷的方法和系统 - Google Patents

自动侦测并卡控晶圆上缺陷的方法和系统 Download PDF

Info

Publication number
CN111524822A
CN111524822A CN202010257939.1A CN202010257939A CN111524822A CN 111524822 A CN111524822 A CN 111524822A CN 202010257939 A CN202010257939 A CN 202010257939A CN 111524822 A CN111524822 A CN 111524822A
Authority
CN
China
Prior art keywords
defects
defect
predetermined
area
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010257939.1A
Other languages
English (en)
Other versions
CN111524822B (zh
Inventor
陈建铭
卢健平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhonghuan Leading Semiconductor Technology Co ltd
Zhonghuan Leading Xuzhou Semiconductor Materials Co ltd
Original Assignee
Xuzhou Xinjing Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xuzhou Xinjing Semiconductor Technology Co Ltd filed Critical Xuzhou Xinjing Semiconductor Technology Co Ltd
Priority to CN202010257939.1A priority Critical patent/CN111524822B/zh
Priority to KR1020217040124A priority patent/KR102722668B1/ko
Priority to US17/609,419 priority patent/US20220223481A1/en
Priority to PCT/CN2020/088889 priority patent/WO2020224612A1/zh
Priority to JP2021566323A priority patent/JP7329077B2/ja
Priority to EP20802392.9A priority patent/EP3968363A4/en
Publication of CN111524822A publication Critical patent/CN111524822A/zh
Application granted granted Critical
Publication of CN111524822B publication Critical patent/CN111524822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

本发明提供了自动侦测并卡控晶圆上缺陷的方法和系统,该方法包括:提供至少一个层叠设置的晶圆;基于每个所述晶圆上的缺陷信息,构建缺陷分布图;在所述缺陷分布图中划分至少一个预定区域;基于缺陷位置,确定每个所述预定区域中的预定缺陷的数量;将每个所述预定区域中的所述预定缺陷的数量与设定阈值进行比较,基于比较结果,确定检测结果。通过该方法,在卡控晶圆上的缺陷数量和缺陷种类的同时,还可以卡控缺陷的分布情况,避免缺陷分布集中导致的问题,从而更好地保证产出芯片的品质。

Description

自动侦测并卡控晶圆上缺陷的方法和系统
技术领域
本发明涉及晶圆检测技术领域,具体的,涉及自动侦测并卡控晶圆上缺陷的方法和系统。
背景技术
晶圆制造工序中,晶圆表面可能有各种缺陷如cop(晶体原生颗粒)、pits(蚀坑)、particles(颗粒)、scratches(刮伤)、slip(滑移)、bright field defects(亮场缺陷)、pinhole(air pocket)(气孔)等,对于芯片制造的良率影响甚大,因此晶圆制造工序中会有许多检测设备,用来检测这些缺陷。但是在实际生产过程中,依据目前的检测数据还不足以确保产出的晶圆质量,不良率仍然较高。
因而,目前的晶圆检测相关技术仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的一个目的在于提出一种能够更好的保证产出晶圆质量的自动侦测并卡控晶圆上缺陷的方法和系统。
在本发明的一个方面,本发明提供了一种自动侦测并卡控晶圆上缺陷的方法。根据本发明的实施例,该方法包括:提供至少一个层叠设置的晶圆;基于每个所述晶圆上的缺陷信息,构建缺陷分布图,所述缺陷信息包括缺陷数量、缺陷种类和缺陷位置;在所述缺陷分布图中划分至少一个预定区域;基于所述缺陷位置,确定每个所述预定区域中的预定缺陷的数量;将每个所述预定区域中的所述预定缺陷的数量与设定阈值进行比较,并基于比较结果,确定检测结果。通过该方法,在卡控晶圆上的缺陷数量和缺陷种类的同时,还可以卡控缺陷的分布情况,避免缺陷分布集中导致的问题,从而更好地保证产出芯片的品质。
根据本发明的实施例,基于一个所述晶圆的第一表面上的所述缺陷数量和所述缺陷位置构建二维缺陷分布图。
根据本发明的实施例,所述第一表面的外周线构成第一圆形,多个与所述第一圆形同心的第二圆形和多个过所述第一圆形的圆心的直径相交限定出多个所述预定区域。
根据本发明的实施例,所述预定区域为以一个所述缺陷为圆心、按照预定半径划定的圆形区域,每个缺陷对应一个所述预定区域。
根据本发明的实施例,每个所述预定区域的面积为所述二维缺陷分布图的总面积的0.5%~5%。
根据本发明的实施例,所述预定缺陷的数量为所述预定区域中的所有缺陷的数量之和。
根据本发明的实施例,基于所述比较结果,确定检测结果包括:将所述预定缺陷的数量小于设定阈值的所述预定区域判定为合格区域,将所述预定缺陷的数量大于等于所述设定阈值的所述预定区域判定为不合格区域。
根据本发明的实施例,基于多个所述晶圆所占据的立体空间以及多个所述晶圆上的所述缺陷数量和所述缺陷位置构建三维缺陷分布图。
根据本发明的实施例,所述预定区域为多个所述晶圆所占据的立体空间。
根据本发明的实施例,每个所述预定区域为以经过一个所述缺陷且与多个所述晶圆的层叠方向平行的直径为中心轴线,按照预定底面半径划定的圆柱形区域,每个所述缺陷对应一个所述预定区域。
根据本发明的实施例,所述预定缺陷的数量为不同的所述晶圆上所述缺陷位置相同的缺陷的数量。
根据本发明的实施例,基于所述比较结果,确定检测结果包括以下任意一种:将所述预定缺陷的数量小于设定阈值的所述预定区域判定为合格区域,将所述预定缺陷的数量大于等于所述设定阈值的所述预定区域判定为不合格区域;多个层叠设置的晶圆来源于同一个晶棒,所述预定缺陷的数量大于等于所述设定阈值,判定所述预定缺陷来源于所述晶圆的制备加工制程。
根据本发明的实施例,每个所述预定区域的体积为多个所述晶圆所占据的立体空间的总体积的0.5%~5%。
在本发明的另一方面,本发明提供了一种自动侦测并卡控晶圆上缺陷的系统。根据本发明的实施例,该系统包括:构图单元,所述构图单元基于至少一个所述晶圆上的缺陷信息构建缺陷分布图,所述缺陷信息包括缺陷数量、缺陷种类和缺陷位置;分区单元,所述分区单元与所述构图单元相连,用于在所述缺陷分布图中划分至少一个预定区域;统计单元,所述统计单元与所述构图单元和所述分区单元相连,用于统计每个所述预定区域中的预定缺陷的数量;比较单元,所述比较单元与所述统计单元相连,用于将每个所述预定区域中的所述预定缺陷的数量与设定阈值进行比较,并基于比较结果,确定检测结果。该系统可以自动侦测晶圆上的缺陷,并对至少一个晶圆上的缺陷进行分区统计和卡控,从而能够很好地保证产出芯片的质量,提高良率。
根据本发明的实施例,前面所述的系统可以有效执行前面所述的方法。
附图说明
图1是本发明一个实施例的二维缺陷分布图的示意图。
图2是本发明一个实施例的二维缺陷分布图的分区示意图。
图3是本发明另一个实施例的二维缺陷分布图的分区示意图。
图4本发明一个实施例的三维缺陷分布图的示意图。
图5是本发明一个实施例的侦测和卡控晶圆上缺陷的系统的结构示意图。
图6是本发明一个实施例的侦测和卡控晶圆上缺陷的系统的结构示意图。
图7是本发明一个实施例的侦测和卡控晶圆上缺陷的系统的结构示意图。
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。实施例中未注明具体技术或条件的,按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者,均为可以通过市购获得的常规产品。
本发明是基于发明人的以下发现和认识而完成的:
针对目前虽然对晶圆进行检测,但是仍不能很好地保证产出晶圆质量问题,发明人进行了深入分析,发现主要原因之一在于目前的晶圆检测通常只依据缺陷种类及数量进行卡控,例如卡控10个颗粒缺陷,这10个颗粒缺陷可能是散布于整片晶圆表面,也可能集中于某一区域,或是连续型缺陷(前后片)等等,如果分散分布,则对产出芯片的质量影响可能较小,而如果集中分布在一个区域中,则可能会严重影响缺陷集中分布区域产出芯片的质量,即目前的检测方法未考虑到缺陷分布情况对产出芯片质量的影响。基于上述发现,发明人经过研究后提出一种同时考虑缺陷种类、缺陷数量和缺陷分布的检测和卡控方法,具体可以利用单一晶圆输出检测结果(TFF,Klarf,CSV等格式),针对缺陷数量、缺陷种类、缺陷位置分布等条件进行自动判断,以确保产出的芯片质量。
有鉴于此,在本发明的一个方面,本发明提供了一种自动侦测并卡控晶圆上缺陷的方法。根据本发明的实施例,该方法包括:提供至少一个层叠设置的晶圆;基于每个所述晶圆上的缺陷信息,构建缺陷分布图,所述缺陷信息包括缺陷数量、缺陷种类和缺陷位置;在所述缺陷分布图中划分至少一个预定区域;基于所述缺陷位置,确定每个所述预定区域中的预定缺陷的数量;将每个所述预定区域中的所述预定缺陷的数量与设定阈值进行比较,并基于比较结果,确定检测结果。通过该方法,在卡控晶圆上的缺陷数量和缺陷种类的同时,还可以卡控缺陷的分布情况,避免缺陷分布集中导致的问题,从而更好地保证产出的晶圆的品质。
根据本发明的实施例,晶圆的具体材质为可以硅晶圆、蓝宝石、碳化硅等,而晶圆的具体尺寸没有特别限制,可以为任意尺寸的晶圆,具体的,包括但不限于直径为100mm、150mm、200mm、300mm、400mm、450mm、660mm等的晶圆,而晶圆的厚度可以为数十微米或者数百微米,具体如18微米、20微米、52微米、67微米、600微米、725微米、755微米、770微米等等,均可以根据实际需要灵活选择,在此不再一一赘述。
一些实施例中,该方法可以侦测和卡控一个晶圆上的缺陷,此时只需要提供一个晶圆即可;另一些实施例中,该方法也可以同时检测多个晶圆,此时将多个晶圆层叠设置,具体的,多个晶圆的圆心位于一条直线上,且多个晶圆的方位是一致的,即生产晶圆时,会在晶圆的特定位置设置定位标记(如定位点、定位槽等),而层叠设置的多个晶圆上的对位标记在层叠方向上是对齐设置的。如此,多个对晶圆上的缺陷的位置是可以直接在一个坐标系中进行定位的,便于进行分析统计。
根据本发明的实施例,该方法可以侦测和卡控晶圆上不同种类的缺陷,具体如cop(晶体原生颗粒)、pits(蚀坑)、particles(颗粒)、scratches(刮伤)、slip(滑移)、brightfield defects(亮场缺陷)、pin hole(air pocket)(气孔)等,具体可以根据需要选择仅侦测和卡控某一种缺陷、某几种缺陷或者全部种类的缺陷。
根据本发明的实施例,根据不同需要,该方法中可以侦测和卡控二维平面上的缺陷,也可以侦测和卡控三维立体空间中的缺陷。
一种实施方式中,基于一个所述晶圆的第一表面上的所述缺陷信息构建二维缺陷分布图。其中,晶圆的第一表面是指晶圆的一个圆形表面,相应的,上述二维缺陷分布图则为与第一表面对应的一个圆形二维平面,该二维平面中标注了该表面上所有的缺陷及其位置。一个具体实施例中,圆形二维缺陷分布图可以参照图1所示,圆形区域中的点为缺陷1,颜色深浅不同的点为不同种类的缺陷。
根据本发明的实施例,可以通过不同的划分方式对二维缺陷分布图进行分区,分区方式应尽量能够更好的体现缺陷在二维圆形平面上的分布情况。一些具体实施例中,参照图2,所述第一表面的外周线构成第一圆形10,多个与所述第一圆形10同心的第二圆形20和多个过所述第一圆形10的圆心的直径11相交限定出多个所述预定区域30。另一些具体实施例中,参照图3(图3中仅示出了4个预定区域,未示出全部预定区域),所述预定区域30为以一个所述缺陷为圆心、按照预定半径划定的圆形区域,每个缺陷对应一个所述预定区域。通过上述分区方式,可以更好的侦测和卡控缺陷集中分布的情况,进而能够更好的保证产出芯片的质量。
需要说明的是,每个缺点可能会占据一定面积,而非一个点,本文中以一个缺陷为圆心可以是以缺陷中的任一点为圆心,一些具体实施例中,可以以缺陷外周线构成的图形的几何中心为圆心。
可以理解,上述多个第二圆形的半径不同,可以从第一圆形逐渐内缩,而相邻两个第二圆形的半径之间的差值没有特别限制,可以根据实际分区需要灵活选择,且任意相邻两个第二圆形的半径之间的差值可以相同,也可以不同;而上述多个直径是不同方向的直径,相邻两个直径之间具有一定的夹角,该夹角的大小也可以根据分区需要灵活选择,且任意相邻的两个直径之前的夹角可以相同,也可以不同。
根据本发明的实施例,为了更好的侦测和卡控缺陷的分布情况,每个预定区域的面积越小越好,且多个预定区域应尽量均匀的分在整个二维缺陷分布图上,但是预定区域面积越小,统计越复杂,综合考虑不同因素,可以使得每个所述预定区域的面积为所述二维缺陷分布图的总面积的0.5%~5%(具体如0.5%、1%、1.5%、2%、2.5%、3%、3.5%、4%、4.5%、5%等)。而每个预定区域的面积可以相同,也可以不同,具体可以根据实际需要进行选择。
根据本发明的实施例,本文中所述的“预定缺陷”是指满足一定条件的缺陷,具体满足的条件可以根据实际需要进行选择,例如包括但不限于某一种类的缺陷、某几个种类的缺陷的和等等。一些具体实施例中,侦测和卡控二维平面上的缺陷时,所述预定缺陷的数量为所述预定区域中的所有缺陷的数量之和。也就是说,在二维缺陷分布图中划分好多个预定区域后,统计每个预定区域中所有种类的缺陷的数量,然后将统计得到的所有种类的缺陷的数量与设定阈值进行比较。
具体的,针对二维缺陷分布图,基于所述比较结果,确定检测结果可以包括:将所述预定缺陷的数量小于设定阈值的所述预定区域判定为合格区域,将所述预定缺陷的数量大于等于所述设定阈值的所述预定区域判定为不合格区域。
根据本发明的实施例,本文中设定阈值可以根据不同的使用要求人为设定,对于质量要求较高的产品,设定阈值可以比较小,而对于质量要求相对宽松的产品,设定阈值可以相对较大,具体根据实际需要灵活调整即可。
一个具体实施例中,该侦测和卡控晶圆上缺陷的方法可以包括以下步骤:提供一个直径为300mm的晶圆,基于该晶圆上的缺陷数量和缺陷位置,构建二维缺陷分布图(参照图1),采用与晶圆的外周线构成的第一圆形同心的多个第二圆形20和多个第一圆形的之间相交划分预定区域(参照图2),其中,多个第二圆形的半径分别为65mm、93mm、113mm、131mm和148mm,相邻两个之间的夹角为15度,然后统计每个预定区域中的所有种类缺陷的数量,设定阈值为4,将每个预定区域中的所有种类缺陷的数量与设定阈值4比较,所有种类缺陷的数量小于设定阈值4的预定区域判定为合格区域,而所有种类缺陷的数量大于等于4的预定区域判定为不合格区域(参照图2中黑色框区),其中,颜色深浅不同的点为不同种类的缺陷。
另一个具体实施例中,该侦测和卡控晶圆上缺陷的方法可以包括以下步骤:提供一个直径为300mm的晶圆,基于该晶圆上的缺陷数量和缺陷位置,构建二维缺陷分布图(参照图1),以得到的二维缺陷分布图中的每一个缺陷为圆心、按照预定半径20mm划定圆形的预定区域(参照图3),每个缺陷对应一个所述预定区域,然后统计每个预定区域中的所有种类缺陷的数量,设定阈值为6,将每个预定区域中的所有种类缺陷的数量与设定阈值6比较,所有种类缺陷的数量小于设定阈值6的预定区域判定为合格区域,而所有种类缺陷的数量大于等于6的预定区域判定为不合格区域(参照图3中黑色框区),其中,颜色深浅不同的点为不同种类的缺陷。
另一种实施方式中,基于多个层叠设置的所述晶圆所占据的立体空间以及多个所述晶圆上的所述缺陷信息构建三维缺陷分布图。具体的,该三维缺陷分布图对应一个圆柱形的立体空间,具体尺寸与多个层叠设置的晶圆所占据的体积相同,其中,标出了多个晶圆上的所有缺陷及其位置。一个具体实施例中,圆柱形三维缺陷分布图可以参照图4所示,圆柱形空间中的点为缺陷1,颜色深浅不同的点为不同种类的缺陷。
根据本发明的实施例,侦测和卡控三维立体空间中的缺陷时,分区的总体原则与侦测和卡控二维平面上的缺陷一致,只是每个预定区域同样为一个立体空间。一些具体实施例中,多个晶圆所占据的立体空间可以构成一个预定区域。另一些具体实施例中,参照图4(图4中仅示出一个预定区域,未示出全部预定区域),每个所述预定区域为以经过一个所述缺陷且与多个所述晶圆的层叠方向平行的直线为中心轴线,按照预定底面半径划定的圆柱形区域,每个所述缺陷对应一个所述预定区域。通过上述分区方式,可以更好的侦测和卡控缺陷集中分布的情况,进而能够更好的保证产出芯片的质量。
需要说明的是,如前所述,缺陷会占据一定的面积,本文中以经过一个所述缺陷且与多个所述晶圆的层叠方向平行的直线为中心轴线,可以为该直线经过缺陷中的任意一点,具体的,该直线可以经过该缺陷的外周线构成的图形的几何中心。
根据本发明的实施例,每个预定区域的预定底面半径可以根据实际需要灵活调整,只要能够更好地体现缺陷的分布情况即可,且多个预定区域的预定底面半径可以相同,也可以不同。一些具体实施例中,为了更好的体现缺陷分布情况,每个所述预定区域的体积为多个所述晶圆所占据的立体空间的总体积的0.5%~5%(具体如0.5%、1%、1.5%、2%、2.5%、3%、3.5%、4%、4.5%、5%等)。由此,既能够有效卡控多个晶圆上的缺陷,且分区合理,统计工作量不会过大。
一些具体实施例中,侦测和卡控三维立体空间中的缺陷时,所述预定缺陷的数量为不同的所述晶圆上所述缺陷位置相同的缺陷的数量。也就是说,在三维缺陷分布图中划分好多个预定区域后,统计该区域中每个晶圆上的缺陷,然后比对不同晶圆上的缺陷的位置是否相同,记录位置相同、且位于不同晶圆上的缺陷的数量(其中,位置相同的缺陷在多个晶圆从层叠的方向上对齐,或者说位置相同的缺陷在多个对晶圆占据的圆柱形空间的底面上的正投影至少部分重叠)。由此,除了侦测和卡控晶圆上的缺陷,还可以反应晶圆生产线上可能存在的问题,即如果多个晶圆均在同一位置出现缺陷,那很可能是晶圆生产线上与该位置对应的工序存在问题。
根据本发明的实施例,可以将位于不同晶圆上、且在多个层叠设置的晶圆所占据的圆柱形空间的底面上的正投影至少部分重叠的缺点作为不同的晶圆上缺陷位置相同的缺陷。
根据本发明的一个实施例,所述预定缺陷位于所述硅晶圆的边缘上,并且不同的晶圆上缺陷位置相同的缺陷是通过下列步骤确定的:
构建X-Y-Z空间直角坐标系,并将多个层叠设置的晶圆所占据的圆柱形空间的底面垂直Z轴设置,确定各缺陷在所述晶圆的边缘上对应的弧线段,将所述弧线段的中心点作为所述缺陷的表征点;确定所述表征点在所述X-Y-Z空间直角坐标系中的坐标。在相邻的两个晶圆上,将满足下列条件至少之一的两个表征点所对应的两个缺陷作为不同的晶圆上缺陷位置相同的缺陷:
(1)所述两个表征点的x轴和y轴的坐标差异分别小于第一预定阈值;
(2)所述两个表征点所对应的弧线段在多个层叠设置的晶圆所占据的圆柱形空间的底面上的投影存在至少一部分重叠。
因此,根据本发明的一个实施例,当两个表征点x轴和y轴的坐标差异分别小于第一预定阈值,则该两个表征点所对应的两个缺陷可以作为不同的晶圆上缺陷位置相同的缺陷。
根据本发明的另一个实施例,当两个表征点所对应的弧线段在多个层叠设置的晶圆所占据的圆柱形空间的底面上的投影存在至少一部分重叠,则该两个表征点所对应的两个缺陷可以作为不同的晶圆上缺陷位置相同的缺陷。具体的,该重叠部分的长度为其中较短弧线段长度的至少50%。
根据本发明的再一个实施例,当两个表征点x轴和y轴的坐标差异分别小于第一预定阈值,并且两个表征点所对应的弧线段在多个层叠设置的晶圆所占据的圆柱形空间的底面上的投影还存在至少一部分重叠。则该两个表征点所对应的两个缺陷可以作为不同的晶圆上缺陷位置相同的缺陷。
根据本发明具体实施例,两个表征点所对应的弧线段在多个层叠设置的晶圆所占据的圆柱形空间的底面上的投影存在至少一部分重叠,也可以理解为两个弧线段的部分X坐标和部分Y坐标相同。
根据本发明具体实施例,上述第一预定阈值是基于所述两个表征点所对应弧线段的长度确定。具体地,所述第一预定阈值小于所述两个表征点所对应弧线段中较小弧线段长度的50%。因此,具体地,当两个表征点x轴和y轴的坐标差异越小,说明两个缺陷弧线段的重叠越多,那么两个缺陷的位置越接近,关联性越大。进而分析该预定缺陷对优化和调整硅晶圆的制备工艺更加有意义。
根据本发明的一个实施例,所述预定缺陷位于所述晶圆的内部,用于确定不同的晶圆上缺陷位置相同的缺陷的方法可以包括:
构建X-Y-Z空间直角坐标系;并将多个层叠设置的晶圆所占据的圆柱形空间的底面垂直Z轴设置,分别在所述多个晶圆的每一个表面上确定缺陷区域;确定所述缺陷区域的中心点作为所述缺陷区域的表征点;
在多个硅晶圆上,将满足下列条件至少之一的两个中心点所对应的两个缺陷区域作为不同的晶圆上缺陷位置相同的缺陷:
(1)所述两个中心点的x轴和y轴的坐标差异分别小于第二预定阈值;
(2)所述两个中心点所对应的缺陷区域在多个层叠设置的晶圆所占据的圆柱形空间的底面上的投影存在至少一部分重叠。
因此,当不同的晶圆上缺陷位置相同的缺陷位于所述晶圆的内部时,本发明将一个晶圆上分布比较密集的多个缺陷作为一个缺陷区域,若在连续的多个硅晶圆上相同位置上都出现了该缺陷区域,则将该多个缺陷区域为不同的晶圆上缺陷位置相同的缺陷。而当相邻的两个缺陷区域之间并不是完全相同时,可以根据缺陷区域中心点的坐标差异判断其是否为不同的晶圆上缺陷位置相同的缺陷。例如当两个中心点的x轴和y轴的坐标差异分别小于第二预定阈值时,可以认为是不同的晶圆上缺陷位置相同的缺陷。也可以根据两个缺陷区域是否有重叠判断其是否为不同的晶圆上缺陷位置相同的缺陷。例如,若两个晶圆上的两个缺陷区域在多个层叠设置的晶圆所占据的圆柱形空间的底面上的投影存在至少一部分重叠时,可以认为是不同的晶圆上缺陷位置相同的缺陷。由此可以对该不同的晶圆上缺陷位置相同的缺陷进行分析,用于指导晶圆制备工艺的优化,以便从根源上提高晶圆品质。
根据本发明的一个实施例,第二预定阈值是由两个缺陷区域的所能确定的最长线段确定的。即每个缺陷区域可能为不规则的区域,将该不规则区域边缘上最远的两个点之间的距离设定为最长线段。该第二预定阈值小于最长线段的50%。而两个中心点的x轴和y轴的坐标差异分别小于第二预定阈值时。具体地,当两个中心点的x轴和y轴的坐标差异越小,说明两个缺陷区域的重叠面积越多,那么两个缺陷区域的位置越接近,关联性越大。进而分析该不同的晶圆上缺陷位置相同的缺陷对优化和调整硅晶圆的制备工艺更加有意义。
根据本发明的具体实施例,上述晶圆上的缺陷区域是通过多个缺陷构成的。而上述被确定为在Z轴方向上不同的晶圆上缺陷位置相同的缺陷的两个缺陷区域内至少有1%的缺陷是完全相同的,即至少有1%的缺陷在Z轴上具有相似的x坐标和y坐标。
根据本发明的具体实施例,上述用于确定不同的晶圆上缺陷位置相同的缺陷的方法中,所述两个中心点所对应的缺陷区域在多个层叠设置的晶圆所占据的圆柱形空间的底面上的投影存在至少一部分重叠。具体的,该重叠的面积为其中较小缺陷区域面积的至少50%。由此可以保证该两个缺陷区域的关联性,进而更加准确地用于分析产生该缺陷的原因,以便对制备晶圆的方法做出指导,提高晶圆的品质。
具体的,针对三维缺陷分布图,一些实施例中,基于所述比较结果,确定检测结果包括:将所述预定缺陷的数量小于设定阈值的所述预定区域判定为合格区域,将所述预定缺陷的数量大于等于所述设定阈值的所述预定区域判定为不合格区域;另一些实施例中,多个层叠设置的晶圆来源于同一个晶棒,基于所述比较结果,确定检测结果包括:所述预定缺陷的数量大于等于所述设定阈值,判定所述预定缺陷来源于所述晶圆的制备加工制程。
一个具体实施例中,该侦测和卡控晶圆上缺陷的方法可以包括以下步骤:提供多个300mm且层叠设置的多个晶圆,基于多个层叠设置的所述晶圆所占据的立体空间以及多个所述晶圆上的所述缺陷数量和所述缺陷位置构建三维缺陷分布图(参照图4),然后在三维缺陷分布图中划分预定区域,其中,每个预定区域为以经过一个所述缺陷且与多个所述晶圆的层叠方向平行的直线为中心轴线,按照预定底面半径2mm划定的圆柱形区域,每个所述缺陷对应一个所述预定区域,然后统计每个预定区域中不同的晶圆上缺陷位置相同的缺陷的数量,将其与设定阈值2比较,不同的晶圆上缺陷位置相同的缺陷的数量小于设定阈值的预定区域判定为合格区域,而不同的晶圆上缺陷位置相同的缺陷的数量大于等于设定阈值2的预定区域判定为不合格区域(参照图4中示出的预定区域30)。
另一个具体实施例中,该侦测和卡控晶圆上缺陷的方法可以包括以下步骤:提供多个300mm且层叠设置的多个晶圆,基于多个层叠设置的所述晶圆所占据的立体空间以及多个所述晶圆上的所述缺陷数量和所述缺陷位置构建三维缺陷分布图,将多个晶圆占据的空间作为一个预定区域,然后统计该预定区域中不同的晶圆上缺陷位置相同的缺陷的数量,将其与设定阈值2比较,如果不同的晶圆上缺陷位置相同的缺陷的数量大于等于2,则判定所述预定缺陷来源于所述晶圆的制备加工制程。
根据本发明的实施例中,每个晶圆上的缺陷数量、缺陷种类和缺陷位置可以采用常规方法进行检测,例如晶体原生颗粒、蚀坑、颗粒、刮伤、亮场缺陷和滑移等缺陷,可以通过激光扫描(如采用KLA SP系列,Hitachi LS系列激光扫描设备)、SIRD检测、红外扫描等方式进行检测,气孔可以通过红外扫描、X射线等方式进行检测,检测后设备会输出检测数据。其中,检测数据可以为晶圆的图像,也可以为所有的缺陷信息文档,该方法中可以直接基于上述晶圆的图像(缺陷图像,检测图像)或者缺陷信息文档构建缺陷分布图。
具体的,上述晶圆的图像可以通过对多个晶圆进行影像处理或者对多个晶圆的数据集进行重构获得的。即在制造一个晶圆后,对其进行扫描以获得该单片晶圆的平面或者立体图像,或者根据一个晶圆数据集进行重构获得的该单片晶圆的平面或立体图像,其中,可以采用OPENGL平台或者DirectX平台制作多个硅晶圆的叠加图像。
根据本发明的一个具体实施例,制作叠加图像可以按照下列步骤进行:选择叠图种类并载入选择图档或者资料档;图档处理裁切或由资料档转换图档;图档透明处理;创建3D空间,使用所述3D空间载入并叠加图档获得叠加图像(参考图1)。
根据本发明的具体实施例,上述步骤中图档可以包括表面参数。其中,表面参数可以包括:刮伤、裂纹、线痕、气孔、崩边缺口等。
本发明的上述方法,可以自动监控晶圆表面缺陷分布,有效拦截表面存在特定缺陷的晶圆,可以实现目前卡控硅片表面缺陷数量的检测方法所无法实现的兼顾缺陷分布的效果,进而可以避免特定缺陷晶圆在客户端出现异常、影响客户端良率的问题,有效提高客户满意度。
在本发明的另一方面,本发明提供了一种自动侦测并卡控晶圆上缺陷的系统。根据本发明的实施例,参照图5,该系统包括:构图单元100,所述构图单元100基于至少一个所述晶圆上的缺陷信息构建缺陷分布图;分区单元200,所述分区单元200与所述构图单元100相连,用于在所述缺陷分布图中划分至少一个预定区域;统计单元300,所述统计单元300与所述构图单元100和所述分区单元200相连,用于统计每个所述预定区域中的预定缺陷的数量;比较单元400,所述比较单元400与所述统计单元300相连,用于将每个所述预定区域中的所述预定缺陷的数量与设定阈值进行比较,并基于比较结果,确定检测结果。该系统可以自动侦测晶圆上的缺陷,并对至少一个晶圆上的缺陷进行分区统计和卡控,从而能够很好地保证产出晶圆的质量,提高良率。
根据本发明的实施例,参照图6,该系统还可以包括结果输出单元500,所述结果输出单元与所述比较单元400相连,用于将所述检测结果输出。由此,可以方便技术人员阅读检测结果。
根据本发明的实施例,前面所述的系统可以有效执行前面所述的方法,其中,各个单元的具体工作过程均可参照前面描述的方法进行,在此不再一一赘述。
一些实施例中,可以直接将上述检测得到的检测数据文档输入构图单元,进行缺陷分布图的构建,然后进行后续步骤。另一些实施例中,参照图7,该系统还可以包括用于检测晶圆上的缺陷的检测单元600,该检测单元600与构图单元相连,可以自动检测晶圆上的缺陷,并生成检测数据,输出至构图单元,然后依次进行后续步骤。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种自动侦测并卡控晶圆上缺陷的方法,其特征在于,包括:
提供至少一个层叠设置的晶圆;
基于每个所述晶圆上的缺陷信息,构建缺陷分布图,所述缺陷信息包括缺陷数量、缺陷种类和缺陷位置;
在所述缺陷分布图中划分至少一个预定区域;
基于所述缺陷位置,确定每个所述预定区域中的预定缺陷的数量;
将每个所述预定区域中的所述预定缺陷的数量与设定阈值进行比较,并基于比较结果,确定检测结果。
2.根据权利要求1所述的方法,其特征在于,基于一个所述晶圆的第一表面上的所述缺陷信息构建二维缺陷分布图。
3.根据权利要求2所述的方法,其特征在于,所述预定区域满足以下条件的任意一种:
所述第一表面的外周线构成第一圆形,多个与所述第一圆形同心的第二圆形和多个所述第一圆形的直径相交限定出多个所述预定区域;
所述预定区域为以一个所述缺陷为圆心、按照预定半径划定的圆形区域,每个缺陷对应一个所述预定区域。
4.根据权利要求3所述的方法,其特征在于,所述预定缺陷的数量为所述预定区域中的所有缺陷的数量之和;
任选地,基于所述比较结果,确定检测结果包括:将所述预定缺陷的数量小于设定阈值的所述预定区域判定为合格区域,将所述预定缺陷的数量大于等于所述设定阈值的所述预定区域判定为不合格区域。
5.根据权利要求2~4中任一项所述的方法,其特征在于,每个所述预定区域的面积为所述二维缺陷分布图的总面积的0.5%~5%。
6.根据权利要求1所述的方法,其特征在于,基于多个所述晶圆所占据的立体空间以及多个所述晶圆上的所述缺陷信息构建三维缺陷分布图;
任选地,每个所述预定区域的体积为多个所述晶圆所占据的立体空间的总体积的0.5%~5%。
7.根据权利要求6所述的方法,其特征在于,所述预定区域满足以下条件的任意一种:
所述预定区域为多个所述晶圆所占据的立体空间;
每个所述预定区域为以经过一个所述缺陷且与多个所述晶圆的层叠方向平行的直线为中心轴线,按照预定底面半径划定的圆柱形区域,每个所述缺陷对应一个所述预定区域。
8.根据权利要求6或7所述的方法,其特征在于,所述预定缺陷的数量为不同的所述晶圆上所述缺陷位置相同的缺陷的数量;
任选地,基于所述比较结果,确定检测结果包括以下任意一种:
将所述预定缺陷的数量小于设定阈值的所述预定区域判定为合格区域,将所述预定缺陷的数量大于等于所述设定阈值的所述预定区域判定为不合格区域;
多个层叠设置的晶圆来源于同一个晶棒,所述预定缺陷的数量大于等于所述设定阈值,判定所述预定缺陷来源于所述晶圆的制备加工制程。
9.一种自动侦测并卡控晶圆上缺陷的系统,其特征在于,包括:
构图单元,所述构图单元基于至少一个所述晶圆上的缺陷信息构建缺陷分布图,所述缺陷信息包括缺陷数量、缺陷种类和缺陷位置;
分区单元,所述分区单元与所述构图单元相连,用于在所述缺陷分布图中划分至少一个预定区域;
统计单元,所述统计单元与所述构图单元和所述分区单元相连,用于统计每个所述预定区域中的预定缺陷的数量;
比较单元,所述比较单元与所述统计单元相连,用于将每个所述预定区域中的所述预定缺陷的数量与设定阈值进行比较,并基于比较结果,确定检测结果。
10.根据权利要求9所述的系统,其特征在于,用于执行权利要求1~8中任一项所述的方法。
CN202010257939.1A 2019-05-07 2020-04-03 自动侦测并卡控晶圆上缺陷的方法和系统 Active CN111524822B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010257939.1A CN111524822B (zh) 2020-04-03 2020-04-03 自动侦测并卡控晶圆上缺陷的方法和系统
KR1020217040124A KR102722668B1 (ko) 2019-05-07 2020-05-07 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법 및 시스템
US17/609,419 US20220223481A1 (en) 2019-05-07 2020-05-07 Method and system for automatically detecting and controlling defects on wafer
PCT/CN2020/088889 WO2020224612A1 (zh) 2019-05-07 2020-05-07 自动侦测并卡控晶圆上缺陷的方法和系统
JP2021566323A JP7329077B2 (ja) 2019-05-07 2020-05-07 ウェハの欠陥を自動的に探知及び制御する方法、及びシステム
EP20802392.9A EP3968363A4 (en) 2019-05-07 2020-05-07 METHOD AND SYSTEM FOR AUTOMATIC DETECTION AND CONTROL OF DEFECTS ON A WAFER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010257939.1A CN111524822B (zh) 2020-04-03 2020-04-03 自动侦测并卡控晶圆上缺陷的方法和系统

Publications (2)

Publication Number Publication Date
CN111524822A true CN111524822A (zh) 2020-08-11
CN111524822B CN111524822B (zh) 2023-09-15

Family

ID=71902505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010257939.1A Active CN111524822B (zh) 2019-05-07 2020-04-03 自动侦测并卡控晶圆上缺陷的方法和系统

Country Status (1)

Country Link
CN (1) CN111524822B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241310A (zh) * 2021-05-28 2021-08-10 长江存储科技有限责任公司 晶圆缺陷的检测方法、检测装置、检测设备及可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160292492A1 (en) * 2015-03-30 2016-10-06 Applied Materials Israel Ltd. Systems, methods and computer program products for signature detection
CN109712136A (zh) * 2018-12-29 2019-05-03 上海华力微电子有限公司 一种分析半导体晶圆的方法及装置
CN110223929A (zh) * 2019-05-07 2019-09-10 徐州鑫晶半导体科技有限公司 确定晶圆缺陷来源的方法
CN110517969A (zh) * 2019-08-27 2019-11-29 武汉新芯集成电路制造有限公司 晶圆缺陷监测方法及系统和计算机存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160292492A1 (en) * 2015-03-30 2016-10-06 Applied Materials Israel Ltd. Systems, methods and computer program products for signature detection
CN109712136A (zh) * 2018-12-29 2019-05-03 上海华力微电子有限公司 一种分析半导体晶圆的方法及装置
CN110223929A (zh) * 2019-05-07 2019-09-10 徐州鑫晶半导体科技有限公司 确定晶圆缺陷来源的方法
CN110517969A (zh) * 2019-08-27 2019-11-29 武汉新芯集成电路制造有限公司 晶圆缺陷监测方法及系统和计算机存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241310A (zh) * 2021-05-28 2021-08-10 长江存储科技有限责任公司 晶圆缺陷的检测方法、检测装置、检测设备及可读存储介质

Also Published As

Publication number Publication date
CN111524822B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
EP1324022B1 (en) Apparatus for inspecting wafer surface and method for inspecting wafer surface
US6876445B2 (en) Method for analyzing defect data and inspection apparatus and review system
US8089058B2 (en) Method for establishing a wafer testing recipe
US6850320B2 (en) Method for inspecting defects and an apparatus for the same
US6792367B2 (en) Method and apparatus for inspecting defects in a semiconductor wafer
JP2021052200A (ja) 自動式パターン忠実度測定計画生成
US20040258295A1 (en) Method and system for classifying defects occurring at a surface of a substrate using graphical representation of multi-channel data
CN102738029B (zh) 检测特定缺陷的方法和用于检测特定缺陷的系统
US8081814B2 (en) Linear pattern detection method and apparatus
PH12015502724B1 (en) Systems and methods for automatically verifying correct die removal from film frames
CN109712136B (zh) 一种分析半导体晶圆的方法及装置
KR20160127046A (ko) 섀도우 그램 이미지를 이용한 자동화 인라인 검사 및 계측
EP3968363A1 (en) Method and system for automated detection and control of defects on wafer
CN111524822A (zh) 自动侦测并卡控晶圆上缺陷的方法和系统
US7405817B2 (en) Method and apparatus for classifying defects of an object
US8655049B2 (en) Identification method of data point distribution area on coordinate plane and recording medium
KR102722668B1 (ko) 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법 및 시스템
TW201727789A (zh) 自定向計量和圖樣分類
TW202316105A (zh) 設置用於檢查樣品之關注區域
JP2023540747A (ja) 三次元ウェハ構造向けビニング増強欠陥検出方法
CN112686831B (zh) 基于人工神经网络的物件表面型态的检测方法
KR0132024B1 (ko) 공정 결함 분석방법
CN118116820A (zh) 一种基于晶圆图的晶圆缺陷聚类方法及装置
JP3876210B2 (ja) 薄膜特性評価装置、薄膜特性評価方法及びプログラム
CN118587150A (zh) 一种晶圆缺陷检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 221004 No.1 Xinxin Road, Xuzhou Economic and Technological Development Zone, Jiangsu Province

Applicant after: Zhonghuan Leading (Xuzhou) Semiconductor Materials Co.,Ltd.

Address before: 221004 No.1 Xinxin Road, Xuzhou Economic and Technological Development Zone, Jiangsu Province

Applicant before: XUZHOU XINJING SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230522

Address after: 221004 No.1 Xinxin Road, Xuzhou Economic and Technological Development Zone, Jiangsu Province

Applicant after: Zhonghuan Leading (Xuzhou) Semiconductor Materials Co.,Ltd.

Applicant after: Zhonghuan leading semiconductor materials Co.,Ltd.

Address before: 221004 No.1 Xinxin Road, Xuzhou Economic and Technological Development Zone, Jiangsu Province

Applicant before: Zhonghuan Leading (Xuzhou) Semiconductor Materials Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 221004 No.1 Xinxin Road, Xuzhou Economic and Technological Development Zone, Jiangsu Province

Patentee after: Zhonghuan Leading (Xuzhou) Semiconductor Materials Co.,Ltd.

Country or region after: China

Patentee after: Zhonghuan Leading Semiconductor Technology Co.,Ltd.

Address before: 221004 No.1 Xinxin Road, Xuzhou Economic and Technological Development Zone, Jiangsu Province

Patentee before: Zhonghuan Leading (Xuzhou) Semiconductor Materials Co.,Ltd.

Country or region before: China

Patentee before: Zhonghuan leading semiconductor materials Co.,Ltd.