CN111508968A - 基板修补方法及电子装置 - Google Patents

基板修补方法及电子装置 Download PDF

Info

Publication number
CN111508968A
CN111508968A CN201910090462.XA CN201910090462A CN111508968A CN 111508968 A CN111508968 A CN 111508968A CN 201910090462 A CN201910090462 A CN 201910090462A CN 111508968 A CN111508968 A CN 111508968A
Authority
CN
China
Prior art keywords
line segment
metal line
conductive layer
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910090462.XA
Other languages
English (en)
Other versions
CN111508968B (zh
Inventor
王名铨
蔡尚晏
张维航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to CN201910090462.XA priority Critical patent/CN111508968B/zh
Priority to US16/729,911 priority patent/US20200243564A1/en
Publication of CN111508968A publication Critical patent/CN111508968A/zh
Priority to US17/974,898 priority patent/US20230048168A1/en
Application granted granted Critical
Publication of CN111508968B publication Critical patent/CN111508968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一种基板修补方法及电子装置。该电子装置，包含：一基板；一金属图案层，设置于该基板上，且该金属图案层包含不连续的一第一金属线段及一第二金属线段，其中，该第一金属线段及该第二金属线段中的至少一个具有一通孔；以及一第一导体层，通过该通孔与该第一金属线段及该第二金属线段中的一个电性连接；其中，该第一导体层具有一凸起，该凸起位于该通孔外侧。

Description

基板修补方法及电子装置
技术领域
本揭露关于一种基板修补方法及电子装置，特别是有关于一种基板断线修补的方法及电子装置。
背景技术
一般，薄膜晶体管(TFT)基板上包含提供扫描信号的扫描线及提供数据信号的数据线，于TFT基板的制作过程中，不可避免会产生断线缺陷，而影响显示质量。若TFT基板存在断线缺陷时，会将显示设备报废处理，导致成本增加。
为了降低生产成本，在完成TFT基板后会对基板进行检测，并对检测出的断线进行修补，以降低显示设备报废的情形。然而，目前断线修补仍存在高阻抗、低可靠度等缺点，以致无法有效改善断线修补的成功率。
因此，目前亟需要发展一种基板断线修补的方法，以达到低阻抗、高可靠度、或高修补成功率的功效。
发明内容
有鉴于此，本揭露提供一种基板修补方法及电子装置，使修补线达到低阻抗、高可靠度、或高修补成功率的功效。
为达成上述目的，本揭露提供一种电子装置，包含：一基板；一金属图案层，设置于该基板上，且该金属图案层包含不连续的一第一金属线段及一第二金属线段，其中，该第一金属线段及该第二金属线段中的至少一个具有一通孔；以及一第一导体层，通过该通孔与该第一金属线段及该第二金属线段中的一个电性连接；其中，该第一导体层具有一凸起，该凸起位于该通孔外侧。
本揭露亦提供一种电子装置，包含：一基板；一金属图案层，设置于该基板上，且该金属图案层包含不连续的一第一金属线段及一第二金属线段，其中，该第一金属线段及该第二金属线段中的至少一个具有一通孔；一第二导体层，至少部分该第二导体层设置于该通孔中；以及一第三导体层，设置于该第二导体层上，且至少部分该第三导体层设置于该通孔中；其中，该第二导体层与该第一金属线段或该第二金属线段电性连接。
本揭露还提供一种基板修补的方法，包含：提供一基板，其上方设置有一金属图案层；找到该金属图案层中不连续的一第一金属线段及一第二金属线段；以激光照射该第一金属线段及该第二金属线段中的至少一个，以于该第一金属线段及该第二金属线段中的至少一个中形成至少一通孔；形成一第二导体层，至少部分该第二导体层设置于该通孔中且该第二导体层与该第一金属线段或该第二金属线段电性连接；以及形成一第三导体层于该第二导体层上，且至少部分该第三导体层设置于该通孔中。
附图说明
图1为本揭露的一实施例的基板修补方法的模块图。
图2为本揭露的另一实施例的基板修补方法的模块图。
图3为本揭露的基板修补的示意图。
图4A为图3的线段X-X’的剖面图。
图4B为图3的线段Y-Y’的剖面图。
图4C为图3的线段Z-Z’的剖面图。
图5为本揭露的一实施例的电子装置剖面的扫描电子显微镜(SEM)图。
图6为本揭露的另一实施例的电子装置剖面的扫描电子显微镜(SEM)图。
图7为本揭露的一实施例的通孔俯视的扫描电子显微镜(SEM)图。
【符号说明】
1 基板
11 基板表面
21 第一金属图案层
22 第二金属图案层
31 第一绝缘层
32 第二绝缘层
4 导体层
41 第一导体层
42 第二导体层
43 第三导体层
5 通孔
6 凸起
411 顶表面
M1 第一金属线段
M2 第二金属线段
H1 第一高度
H2 第二高度
W 宽度
A、B、C、D、E、F 不连续处
P1 第一区域
P2 第二区域
R 不连续区域
S11、S12、S13、S14 步骤
S21、S22、S23、S24、S25 步骤
具体实施方式
以下通过特定的具体实施例说明本揭露的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本揭露的其他优点与功效。本揭露亦可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节亦可针对不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
再者，说明书与权利要求书中所使用的序数例如“第一”、“第二”等的用词，以修饰权利要求的元件，其本身并不意含或代表该元件有任何之前的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能作出清楚区分。
此外，本说明书和权利要求书所提及的位置，例如“之上”、“上”或“上方”，可指所述两元件直接接触，或可指所述两元件非直接接触。相似地，本说明书和权利要求所提及的位置，例如“之下”、“下”或“下方”，可指所述两元件直接接触，或可指所述两元件非直接接触。
以下为本揭露的例示性的实施例，但本揭露并不局限于此，本揭露可与其他已知结构互相结合，而形成另一实施例。
图1为本揭露的一实施例的基板修补方法的模块图。首先，请参考图1步骤S11，提供一基板，其上方设置有一金属图案层。其中，金属图案层包含不连续的一第一金属线段及一第二金属线段。步骤S12为找到金属图案层中不连续的第一金属线段及第二金属线段。步骤S13为以激光照射第一金属线段及第二金属线段中的至少一个，以于第一金属线段及第二金属线段中的至少一个中形成至少一通孔。在此，激光的波长、照射时间、温度；以及通孔的形状、大小并无特别限制，可视实际需要进行调整。步骤S14为形成一第一导体层，通过通孔与第一金属线段及第二金属线段中的一个电性连接；其中，第一导体层具有位于通孔外侧的一凸起。通过本揭露所述的基板修补方法，可使不连续的第一金属线段及第二金属线段电性连接，以达到导通不连续区域的目的。
图2为本揭露的另一实施例的基板修补方法的模块图。其中，图2的方法与图1的方法相似。
请参考图2步骤S21，提供一基板，其上方设置有一金属图案层。其中，金属图案层包含不连续的一第一金属线段及一第二金属线段。步骤S22为找到金属图案层中不连续的第一金属线段及第二金属线段。步骤S23为以激光照射第一金属线段及第二金属线段中的至少一个，以于第一金属线段及第二金属线段中的至少一个中形成至少一通孔。在此，激光的波长、照射时间以及通孔的形状、大小并无特别限制，可视实际需要进行调整。步骤S24为形成一第二导体层，至少部分第二导体层设置于通孔中且第二导体层与第一金属线段或第二金属线段电性连接。步骤S25为形成一第三导体层于第二导体层上，且至少部分第三导体层设置于通孔中。本揭露所述的基板修补方法，可通过多层导体层使不连续的第一金属线段及第二金属线段电性连接，以达到导通不连续区域的目的。
图3为本揭露的基板修补的示意图，其中，可使用如图1或图2所示的基板修补的方法进行修补。图4A为图3的线段X-X’的剖面图；图4B为图3的线段Y-Y’的剖面图；图4C为图3的线段Z-Z’的剖面图。
首先，以图1所示的方法进行基板修补。如图3及图4A所示，于步骤S11中，提供一基板1，其上方可依序设置有一金属图案层(包括一第一金属图案层21及/或一第二金属图案层22)。此外，于本实施例中，基板1与第二金属图案层22之间更设置有一第一绝缘层31，而于第二金属图案层22上则设置有一第二绝缘层32，但本揭露并不局限于此，例如基板1与第一金属图案层21之间可再包含其他绝缘层或金属层，也可在第二绝缘层32上设置平坦层或钝化层等。于步骤S12中，找到金属图案层(包括一第一金属图案层21及一第二金属图案层22)中不连续的第一金属线段M1及第二金属线段M2，在此，所述不连续的第一金属线段M1及第二金属线段M2是指在第一金属线段M1及第二金属线段M2之间存在一不连续区域R，使第一金属线段M1及第二金属线段M2无法电性连接，在本揭露的一实施例中，金属图案层(包括一第一金属图案层21及一第二金属图案层22)可包含多个不连续区域R，更具体地，金属图案层(包括一第一金属图案层21及一第二金属图案层22)可包含由不连续的至少一第一金属线段M1及至少一第二金属线段M2交替排列所形成，但本揭露并不局限于此。而后，于步骤S13中，以激光照射第一金属线段M1及第二金属线段M2中的至少一个，以于第一金属线段M1及第二金属线段M2中的至少一个中形成至少一通孔5。接着，于步骤S14中，形成一第一导体层41，通过通孔5与第一金属线段M1及第二金属线段M2中的一个电性连接。部分第一导体层41于通孔5中可与基板表面11接触。
于本实施例中，也可以图2所示的方法进行基板修补；其中，图2步骤S21至S23与图1步骤S11至S13相似，在此不再赘述。如图3及图4B所示，于完成步骤S23后，于步骤S24中，形成一第二导体层42，至少部分第二导体层42设置于通孔5中且第二导体层42与第一金属线段M1或第二金属线段M2电性连接。而后，于步骤S25中，形成一第三导体层43于第二导体层42上，且至少部分第三导体层43设置于通孔5中。部分第二导体层42于通孔5中可与基板表面11接触。
如前所述，当第一金属图案层21或第二金属图案层22存在不连续区域R的缺陷时，可透过一导体层4电性连接不连续区域R，以达到导通不连续区域R的效果。换句话说，当第一金属图案层21或第二金属图案层22包含不连续的一第一金属线段M1及一第二金属线段M2时，可透过导体层4与第一金属线段M1或第二金属线段M2电性连接。
更具体地，如图3所示，在俯视方向上，第一金属图案层21或第二金属图案层22可通过与不连续区域R完全重迭的导体层4电性连接第一金属线段M1及第二金属线段M2(如图3中不连续处A、B所示)；第一金属图案层21或第二金属图案层22也可通过与不连续区域R不重迭的导体层4电性连接第一金属线段M1及第二金属线段M2(如图3中不连续处C、D所示)；或者，第一金属图案层21可通过在俯视方向上与部分第二金属图案层22重迭的导体层4电性连接第一金属线段M1及第二金属线段M2(如图3中不连续处E所示)，相似地，第二金属图案层22也可通过在俯视方向上与部分第一金属图案层21重迭的导体层4电性连接第一金属线段M1及第二金属线段M2(如图3中不连续处F所示)，但本揭露并不局限于此。
在本揭露中，基板1可为硬质基板、可挠式基板或薄膜，且基板1的材料例如可包括石英、玻璃、硅晶圆、蓝宝石或其他无机材料；聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚丙烯(polypropylene，PP)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、或其他塑料或高分子或其他有机材料，但本揭露并不局限于此。
在本揭露中，第一金属图案层21及第二金属图案层22可为相同或不相同的材料制成，且第一金属图案层21及第二金属图案层22的材料例如可包含铜、钼、铝、钛、其他适合的金属或其组合，但本揭露并不局限于此。此外，第一金属图案层21及第二金属图案层22可包含多个金属层，且该多个金属层的材料可分别包含铜、钼、铝、钛、或其他适合的金属或其组合，但本揭露并不局限于此。
在本揭露中，第一绝缘层31及第二绝缘层32可为相同或不相同的材料制成，且第一绝缘层31及第二绝缘层32的材料例如可包含氮化硅、氧化硅、氧化铝、氮氧化硅、聚合物、光阻、或其他适合的材料或其组合，但本揭露并不局限于此。
在本揭露中，导体层4可包含单层或多层结构，且导体层4的材料例如可包含银、金、钨、其他适合的材料或其组合，但本揭露并不局限于此。此外，导体层4可如图3中不连续处A、B所示，可实质上为直线结构；导体层4也可如图3中不连续处C-F所示，可实质上为U字形结构；或者，导体层4也可为弧形结构或不规则结构，但本揭露并不局限于此。
以下将详细描述导体层4的各种实施态样。其中，以下实施例仅作为例示性说明，导体层4可用于电性连接第一图案化金属层21中的不连续区域R或第二图案化金属层22中的不连续区域R。
当导体层4为单层时，导体层4为一第一导体层41。如图3及图4A所示，于本揭露的一实施例中，在以激光照射第一金属线段M1或第二金属线段M2，以于第一金属线段M1或第二金属线段M2形成通孔5后，可透过雷射化学气相沉积(Laser Chemical VaporDeposition，LCVD)制程，例如但不限定是以六碳化钨(W(CO)6)作为原料，将钨沉积于通孔5中并形成走线，以电性连接第一金属线段M1或第二金属线段M2。在此，第一导体层41与第一金属线段M1或第二金属线段M2可至少部分接触，只要能达到电性连接的目的即可。本揭露的另一实施例中化学气相沉积材料例如包含钴、铬、钛、氮化钛、其他适合的金属或其组合，在此不特别限制。
因此，如图3及图4A所示，本揭露的电子装置包含：一基板1；一第二金属图案层22，设置于基板1上，且第二金属图案层22包含不连续的一第一金属线段M1及一第二金属线段M2，其中，第一金属线段M1及第二金属线段M2中的至少一个具有一通孔5；以及一第一导体层41，通过通孔5与第一金属线段M1及第二金属线段M2中的一个电性连接；其中，第一导体层41具有一凸起6，且凸起6位于通孔5外侧。在此，图4A以第二金属图案层22作为例示，但本揭露并不局限于此，于本揭露的另一实施例中，第二金属图案层22可以第一金属图案层21取代，且其他层迭结构可视情况调整。
更具体地，由于第一导体层41可能具有些微粗糙度，在类似图4A的剖面下，通孔5的底部在垂直于基板1的法线方向具有一宽度W，在与通孔5距离该宽度W的一第一区域P1之间，第一导体层41的顶表面411至基板表面11的最大高度为一第一高度H1，在与第一区域P1距离宽度W的第二区域P2之间，第一导体层41的顶表面411至基板表面11的最大高度为一第二高度H2，其中，第一区域P1位于第二区域P2与通孔5之间，且第一高度H1大于第二高度H2。所述凸起6是指对应第一高度H1的结构。因此，在基板1的法线方向上，第一导体层41具有不同厚度。厚度较大的区域具有较佳的导电效果，故可将凸起6邻近于线路转折或是于坡度变化的区域设置，可提升修补后的稳定导电特性或是提高耐久性。
于本揭露的另一实施例中，在以激光照射第一金属线段M1或第二金属线段M2，以于第一金属线段M1或第二金属线段M2形成通孔5后，形成导体层4，例如可使用低阻抗的导电胶例如是银胶作为材料，通过雷射固化或是热固化等步骤形成，其中，至少部分导体层4设置于通孔5中，以电性连接第一金属线段M1或第二金属线段M2。于本揭露的另一实施例中，导体层4材料可以是其他导电胶材料，例如金胶或是其他含导电成分的高分子聚合物胶材等，但不限于此。使用导电胶的好处是其材料选择性可以较多元化，且可以利用其良好的延展性、密着性或是覆盖性等提供与金属线段间的良好的接触，进而提升修补后线路导电能力的稳定性。后续的实施例仅是以银胶作为举例的说明，但是不限制是银胶的材料，只要能提供其导电特性以及能与金属线段或是导体层多层间良好的接触的需求即可。
在此，通孔5的深度并无特别限制，只要通孔5可使第一金属线段M1或第二金属线段M2与导体层4电性连接即可。例如在修补如图4A的第二金属图案层22时，通孔5可不穿透第一绝缘层31，即后续形成的导体层4可设置于第一绝缘层31上。
当导体层4为多层时，导体层4可包含一第二导体层42及一第三导体层43。于本揭露的一实施例中，如图3及图4B所示，在以激光照射第一金属线段M1或第二金属线段M2，以于第一金属线段M1或第二金属线段M2形成通孔5后，可形成一第二导体层42例如可透过LCVD制程，将钨沉积于通孔5中形成第二导体层42，以与第一金属线段M1或第二金属线段M2电性连接。接着，形成一第三导体层43例如可使用低阻抗的导电胶例如是以银胶作为材料，通过雷射固化或是热固化等步骤形成第三导体层43，使第一金属线段M1透过第三导体层43与第二金属线段M2电性连接，或是第一金属线段M1透过第二导体层42与第二金属线段M2电性连接，或是第一金属线段M1透过第二导体层42及第三导体层43与第二金属线段M2电性连接。
在此，第二导体层42及第三导体层43的材料并无特别限制，例如可先以导电胶形成第二导体层42，再利用LCVD制程沉积一金属层形成第三导体层43，但本揭露并不局限于此。于本揭露的一实施态样中，第三导体层43可以选择阻抗值小于第二导体层42的阻抗值的材料，但本揭露并不局限于此。此外，第二导体层42与第一金属线段M1或第二金属线段M2可至少部分接触，只要能达到电性连接的目的即可，相似地，第二导体层42与第三导体层43可至少部分接触，只要能达到电性连接的目的即可。
当导体层4包含多层时，可以通过导体层4材料选择、搭配或是制程调整，改善层与层间因为材料不同或是制程不同而有界面传递的阻碍(barrier)的问题，并使层与层间接口(例如是金属线段与导体层或是导体层多层之间的接口)的金属成分具有混合情形，使电性连接较为连续，或改善接口间存在氧化物层的情形，以降低电阻。于本揭露的一实施例中，第一金属线段M1通过导体层4与第二金属线段M2电性连接，修补后的第一金属线段M1与第二金属线段M2之间的电阻值(本揭露为当金属线段为长度300μm时所量测)，可为大于0Ω至小于或等于100Ω、大于0Ω至小于或等于50Ω、或大于0Ω至小于或等于30Ω，但本揭露并不局限于此。通过此修补方法，可以使不连续区域R修补后仍可以达到良好的导电能力，使其在后续面板驱动显示画面不会因此修补而产生显示上的差异，可提升显示设备的良率、降低成本、或增加耐久性。
因此，如图3及图4B所示，本揭露的电子装置包含：一基板1；一第一金属图案层21，设置于基板1上，且第一金属图案层21包含不连续的一第一金属线段M1及一第二金属线段M2，其中，第一金属线段M1及第二金属线段M2中的至少一个具有一通孔5；一第二导体层42，至少部分第二导体层42设置于通孔5中；以及一第三导体层43，设置于第二导体层42上，且至少部分第三导体层43设置于通孔5中；其中，第二导体层42与第一金属线段M1或第二金属线段M2电性连接。在此，图4B以第一金属图案层21作为例示，但本揭露并不局限于此，于本揭露的另一实施例中，第一金属图案层21可以第二金属图案层22取代。
在此，如图4B所示，通孔5可穿透第一绝缘层31，至少部分导体层4可与基板表面11接触。因此，于本揭露的一实施态样中，第二导体层42可与基板表面11接触。此外，如图3所示，于本揭露的一实施态样中，于俯视方向上，导体层4可具有至少两种不同的宽度。例如但不限制如图3不连续处C-F所示，以第一导体层41或是第二导体层42(或是后续所述的第三导体层43)形成走线时，可于转折处设计具有较大宽度，使导体层4不因线路弯曲而仍能提供稳定或是良好的导电特性。
请参考图4C，其中，图4C与4B相似，差别在于图4C所示的剖面图中，更包含一第一导体层41，且在通孔5外侧，第一导体层41设置于第二导体层42下方。
更具体地，如图3及图4C所示，当导体层4为多层时，导体层4可包含一第一导体层41、一第二导体层42及一第三导体层43。于本揭露的一实施例中，在找到第一金属图案层21或第二金属图案层22中不连续的第一金属线段M1及第二金属线段M2后，形成第一导体层41，例如但不限制以银胶作为走线，其中，在俯视方向上，至少部分第一导体层41与第一金属线段M1及第二金属线段M2部分重迭。接着，以激光照射在俯视方向上与第一导体层41重迭的第一金属线段M1或第二金属线段M2，以于第一金属线段M1或第二金属线段M2形成至少一通孔5。在此，进行雷射加工后，第一导体层41会在通孔5外侧形成一凸起6。之后，依序在通孔5中形成第二导体层42及第三导体层43，例如可透过LCVD制程将钨沉积于通孔5中形成第二导体层42，再以银胶作为材料，通过照射固化或是热固化等步骤形成第三导体层43。因此，在通孔5外侧，第一导体层41可设置于第二导体层42下方。
在此，本实施例以第一导体层41形成走线作为例示，但本揭露并不局限于此，例如可使用第二导体层42形成走线，使第一金属线段M1透过第二导体层42与第二金属线段M2电性连接；或者也可使用第三导体层43形成走线，使第一金属线段M1透过第三导体层43与第二金属线段M2电性连接。
请参考图5，其中，图5为本揭露的一实施例的电子装置剖面的扫描电子显微镜(SEM)图，在此实施例中，第一导体层41例如是由钨所形成。举例来说，在进行LCVD的制程中，可以在通孔5外侧边缘形成较厚的沉积层，而形成一凸起6。此凸起6可增加导体层4由通孔5进入爬坡区域的导电能力，改善修补效果。
请参考图6，其中，图6为本揭露的另一实施例的电子装置剖面的SEM图，举例来说，在此实施例中，可观察到在凸起6处(箭头所指处)由最外层至内层依序为第三导体层43、第二导体层42、以及第一导体层41。于本揭露的一实施例中，第一金属图案层21或第二金属图案层22的材料可以是包含钼、铝的单层或是多层迭构，可将凸起6处(箭头所指处)进行透射电子显微镜(TEM)来分析迭构的成分和比例。在一些实施例中，可以观察的到导体层4之间的接口的金属成分具有混合情形，是为连续渐变的分布，由此TEM分析，可知此修补方法具有良好接触以及改善界面之间使之为连续渐变的特殊效果，达到低阻抗、高可靠度、或高修补成功率的功效。此外，如图3所示，于本揭露的一实施态样中，在俯视方向上，该第一导体层41形成走线时，可具有至少两种不同的宽度。例如可于转折处设计具有较大宽度，可以提供使第一导体层41不因线路弯曲而仍能提供稳定或是良好的导电特性。
在此，第一导体层41、第二导体层42及第三导体层43的材料并无特别限制，可使用如前所述的材料制备，在此不再赘述。此外，当导体层4包含多层时，层间接口金属会有混合情形，使电性连接较为连续，改善接口间存在氧化物层的情形、层间不连续或是接触不良等情况，以降低修补后金属线段之间的电阻或是其导电特性表现。另外，导电胶形成过程可分别再利用雷射固化或是热固化等制程的搭配，除可以使导电胶固化之外，对于界面的金属氧化物地去除、层间接口金属混和或是接触的效果，亦可以提升，或者LCVD制程也有助于将金属氧化物转化成导电性佳的金属层，使导电层4之间形成良好的接触，提升导电效果。因此，于本揭露的一实施例中，导体层4的多笔电阻值数据量测取其平均的电阻值(长度300μm)可为大于0Ω至小于或等于30Ω、大于0Ω至小于或等于75Ω、或是大于0Ω至小于或等于100Ω，但本揭露并不局限于此。
图7为本揭露的一实施例的通孔俯视的SEM图。如图7所示，于俯视方向上，举例来说，第一导体层41的凸起6于通孔5外侧具有一环型结构。在此，通孔5为矩形，但本揭露并不局限于此，例如可为圆形、椭圆形、梯形、菱形、或不规则形状，只要是激光照射能透过一光罩上的图案形状，于金属线段上形成通孔5即可。于此俯视图可以看出凸起6位于通孔5外侧的相对位置，以及凸起6具有不同宽度的特征，可以通过制程或是材料间搭配的搭配设计，使通孔5处的导体层4具有较佳的电性连接效果。
综上所述，本揭露通过提供一种基板修补方法及其电子装置，使与第一金属线段及第二金属线段电性连接的导体层达到低阻抗、高可靠度、或高修补成功率的功效。此外，本揭露所述的实施例的特征可相互组合，而形成另一实施例。
本揭露的电子装置亦可应用于各种显示设备上，例如包含液晶(liquid-crystal，LC)、有机发光二极管(organic light-emitting diode，OLED)、量子点(quantum dot，QD)、荧光(fluorescence)材料、磷光(phosphor)材料、发光二极管(light-emitting diode，LED)、微型发光二极管(micro light-emitting diode or mini light-emitting diode)或其他显示介质的显示设备上，但本揭露并不以此为限。在本揭露的实施例中，显示设备例如可为软性显示设备(flexible display)、触控显示设备(touch display)、曲面显示设备(curved display)或拼接显示设备(tiled display)，但本揭露并不以此为限。
以上的具体实施例应被解释为仅仅是说明性的，而不以任何方式限制本公开的其余部分。

Claims (10)

1.一种电子装置，其特征在于，包含：
一基板；
一金属图案层，设置于该基板上，且该金属图案层包含不连续的一第一金属线段及一第二金属线段，其中，该第一金属线段及该第二金属线段中的至少一个具有一通孔；以及
一第一导体层，通过该通孔与该第一金属线段及该第二金属线段中的一个电性连接；
其中，该第一导体层具有一凸起，该凸起位于该通孔外侧。
2.如权利要求1所述的电子装置，其特征在于，在俯视方向上，该第一导体层的该凸起于该通孔外侧具有一环型结构。
3.一种电子装置，其特征在于，包含：
一基板；
一金属图案层，设置于该基板上，且该金属图案层包含不连续的一第一金属线段及一第二金属线段，其中，该第一金属线段及该第二金属线段中的至少一个具有一通孔；
一第二导体层，至少部分该第二导体层设置于该通孔中；以及
一第三导体层，设置于该第二导体层上，且至少部分该第三导体层设置于该通孔中；
其中，该第二导体层与该第一金属线段或该第二金属线段电性连接。
4.如权利要求3所述的电子装置，其特征在于，该第二导体层与一基板表面接触。
5.如权利要求3所述的电子装置，其特征在于，于俯视方向上，该第三导体层具有至少两种不同的宽度。
6.如权利要求3所述的电子装置，其特征在于，该第三导体层的阻抗值小于该第二导体层的阻抗值。
7.如权利要求3所述的电子装置，其特征在于，更包含一第一导体层，其中，在该通孔外侧，该第一导体层设置于该第二导体层下方。
8.如权利要求7所述的电子装置，其特征在于，于俯视方向上，该第一导体层具有至少两种不同的宽度。
9.如权利要求7所述的电子装置，其特征在于，该第一导体层具有一凸起，该凸起位于该通孔外侧。
10.一种基板修补的方法，其特征在于，包含：
提供一基板，其上方设置有一金属图案层；
找到该金属图案层中不连续的一第一金属线段及一第二金属线段；
以激光照射该第一金属线段及该第二金属线段中的至少一个，以于该第一金属线段及该第二金属线段中的至少一个中形成至少一通孔；
形成一第二导体层，至少部分该第二导体层设置于该通孔中且该第二导体层与该第一金属线段或该第二金属线段电性连接；以及
形成一第三导体层于该第二导体层上，且至少部分该第三导体层设置于该通孔中。
CN201910090462.XA 2019-01-30 2019-01-30 基板修补方法及电子装置 Active CN111508968B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910090462.XA CN111508968B (zh) 2019-01-30 2019-01-30 基板修补方法及电子装置
US16/729,911 US20200243564A1 (en) 2019-01-30 2019-12-30 Method for repairing substrate and electronic device
US17/974,898 US20230048168A1 (en) 2019-01-30 2022-10-27 Method for repairing substrate and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910090462.XA CN111508968B (zh) 2019-01-30 2019-01-30 基板修补方法及电子装置

Publications (2)

Publication Number Publication Date
CN111508968A true CN111508968A (zh) 2020-08-07
CN111508968B CN111508968B (zh) 2023-08-01

Family

ID=71731915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910090462.XA Active CN111508968B (zh) 2019-01-30 2019-01-30 基板修补方法及电子装置

Country Status (2)

Country Link
US (2) US20200243564A1 (zh)
CN (1) CN111508968B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607665A (zh) * 2003-09-30 2005-04-20 三洋电机株式会社 半导体装置及显示装置
CN101430438A (zh) * 2008-12-08 2009-05-13 上海广电光电子有限公司 液晶显示面板的像素结构及其修复方法
CN103517572A (zh) * 2012-06-25 2014-01-15 揖斐电株式会社 布线板及其断开修复方法、布线形成方法和制造方法
CN104597640A (zh) * 2015-02-12 2015-05-06 深圳市华星光电技术有限公司 阵列基板及其断线修补方法
CN106469737A (zh) * 2015-08-20 2017-03-01 群创光电股份有限公司 薄膜晶体管基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607665A (zh) * 2003-09-30 2005-04-20 三洋电机株式会社 半导体装置及显示装置
CN101430438A (zh) * 2008-12-08 2009-05-13 上海广电光电子有限公司 液晶显示面板的像素结构及其修复方法
CN103517572A (zh) * 2012-06-25 2014-01-15 揖斐电株式会社 布线板及其断开修复方法、布线形成方法和制造方法
CN104597640A (zh) * 2015-02-12 2015-05-06 深圳市华星光电技术有限公司 阵列基板及其断线修补方法
CN106469737A (zh) * 2015-08-20 2017-03-01 群创光电股份有限公司 薄膜晶体管基板

Also Published As

Publication number Publication date
US20230048168A1 (en) 2023-02-16
CN111508968B (zh) 2023-08-01
US20200243564A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
WO2017045334A1 (zh) 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN106328658A (zh) 半导体装置
CN100477252C (zh) 有机电致发光器件及其制造方法
TWI358820B (en) Active device array substrate and fabrication meth
US20080190659A1 (en) System For And Method Of Planarizing The Contact Region Of A Via By Use Of A Continuous Inline Vacuum Deposition Process
CN106876387B (zh) 一种阵列基板及其制造方法
US8426894B2 (en) Pixel structure
EP2706573B1 (en) Method of forming low-resistance wire and method of manufaturing thin film transistor using the same
US7026649B2 (en) Thin film transistor and active matrix flat panel display using the same
KR20110057650A (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
US20230380071A1 (en) Electronic device
CN111508968A (zh) 基板修补方法及电子装置
CN113838760A (zh) 电路架构及其制作方法
US20080122116A1 (en) Method of forming metal layer wiring structure on backside of wafer, metal layer wiring structure formed using the method, method of stacking chip package, and chip package stack structure formed using the method
CN109979318A (zh) 显示母板及其制造和切割方法、显示基板及装置
US7358609B2 (en) Semiconductor device
US20070051311A1 (en) System for and method of forming via holes by multiple deposition events in a continuous inline shadow mask deposition process
JP4512600B2 (ja) ピクセル構造の製造方法
KR102102710B1 (ko) 코일 부품 및 그 제조방법
TW202109675A (zh) 半導體裝置及半導體裝置之製造方法
CN112838049B (zh) 导电结构的制备方法和薄膜晶体管阵列基板的制备方法
US11672081B2 (en) Manufacturing method of metal structure
US20230284381A1 (en) Multilayer substrate and method for manufacturing multilayer substrate
US20230089751A1 (en) Electronic device and manufacturing method thereof
JPH08264654A (ja) フューズ配線を有する電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant