CN111492093B - 半导体晶片及其制造方法 - Google Patents

半导体晶片及其制造方法 Download PDF

Info

Publication number
CN111492093B
CN111492093B CN201880081712.7A CN201880081712A CN111492093B CN 111492093 B CN111492093 B CN 111492093B CN 201880081712 A CN201880081712 A CN 201880081712A CN 111492093 B CN111492093 B CN 111492093B
Authority
CN
China
Prior art keywords
electroless
plating film
plating
film
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880081712.7A
Other languages
English (en)
Other versions
CN111492093A (zh
Inventor
渡边拓人
土田克之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN111492093A publication Critical patent/CN111492093A/zh
Application granted granted Critical
Publication of CN111492093B publication Critical patent/CN111492093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1642—Substrates other than metallic, e.g. inorganic or organic or non-conductive semiconductor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C23C18/44—Coating with noble metals using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

本发明的实施方式提供一种半导体晶片，在钝化膜与无电解镀镍被膜的界面产生的空隙得到抑制，且电极焊盘的全部表面被无电解镀镍被膜覆盖。本发明的一个方案的半导体晶片在基板上依次具有：电极焊盘(12)；覆盖基板上表面且具有使电极焊盘露出的开口部的钝化膜(11)；以及在电极焊盘(12)上的无电解镀镍被膜(13)、无电解镀钯被膜(14)和无电解镀金被膜(15)，对于在钝化膜(11)与无电解镀镍被膜(13)的界面存在的空隙，从空隙的前端至电极焊盘的表面为止的长度(x)为0.3μm以上，空隙的宽度(y)为0.2μm以下，且电极焊盘(12)的全部表面被无电解镀镍被膜(13)覆盖。

Description

半导体晶片及其制造方法
技术领域
本发明涉及半导体晶片及其制造方法。
本申请主张基于2017年12月19日申请的日本申请第2017-242629号的优先权，并且援引在所述日本申请中记载的全部记载内容。
背景技术
近年来，半导体装置的轻薄短小化正在进展中，作为将IC(Integrated Circuit；集成电路)与基板以及将IC彼此接合的方法，从现有的引线接合进展到倒装芯片化。
为了通过倒装芯片将IC与基板以及将IC彼此接合，通过蒸镀或镀敷在形成于IC上的Al、Cu、Au等的电极焊盘形成UBM(Under Bump Metallurgy；凸块下金属层)，并通过印刷、球搭载或镀敷在其上形成Sn-Ag、Sn-Ag-Cu等无铅焊料。可使用将其加热接合于同样地形成的IC和基板上的方法。
作为UBM的形成方法，通过可期待低成本的无电解镀敷法而形成的情况正在增加。作为通过无电解镀敷形成UBM的方法，首先为了使半导体晶片上的被镀敷部分(焊盘、布线)洁净化，进行脱脂处理、软蚀刻处理。接着，进行催化剂赋予工序。对于铝系金属表面，锌酸盐处理成为催化剂赋予工序，对于铜系金属表面，钯处理成为催化剂赋予工序。然后，通过无电解镀镍(Ni)和置换型无电解镀金(Au)形成Ni/Au被膜的UBM的方法为一般的方法。镀敷后的晶片被曝露于高温或高湿下时，Ni扩散至金被膜中，在表面析出而形成Ni氧化物，因此对焊料润湿性、引线接合性造成不良影响。此时，一般在无电解镀镍与置换型无电解镀金之间进行作为Ni扩散的阻挡层的无电解镀钯(Pd)，制成Ni/Pd/Au被膜。应予说明，在本发明中，“/”的记号是指通过各镀敷处理工序形成的多个镀敷膜的构造，根据自基材侧起的镀敷的顺序，成为各镀敷膜的标记顺序。
在具有电极焊盘的基板上形成钝化膜(PV膜)，使电极焊盘露出，并在所述电极焊盘上形成了无电解镀镍被膜时，例如，如图4A所示，所述无电解镀镍被膜13以覆盖所述钝化膜11的表面的一部分的方式从电极焊盘12伸出而形成。
此时，无电解镀镍被膜13与钝化膜11的粘接性低，其结果，有时在钝化膜11与无电解镀镍被膜13的界面形成间隙。如图4B所示，在其后的无电解镀金时，无电解镀金液会沿箭头方向渗入钝化膜11与形成于其上的无电解镀镍被膜13的间隙并腐蚀镍，由此会产生空隙V，这成为了问题。特别是在形成Ni/Pd/Au被膜时，容易产生空隙V，空隙V的产生成为了问题。
作为防止该空隙产生的半导体装置，在专利文献1中公开了一种半导体装置，该半导体装置具有：形成于半导体芯片的上方的布线；形成于所述布线上且在所述布线上具有开口部的绝缘膜(钝化膜)；以及形成于所述开口部上的凸块电极，所述凸块电极的形成区域比从所述开口部露出的所述布线的露出区域小。该半导体装置可通过如下操作得到：通过选择性地除去布线上的绝缘膜而使布线的焊盘区域露出，在所述绝缘膜上形成在所述焊盘区域上具有比所述焊盘区域小的开口部的掩模膜，在所述开口部内形成凸块电极。形成所述掩模膜后，在所述开口部内形成无电解镀Ni被膜，由此在比电极焊盘的露出区域小的区域形成无电解镀Ni被膜，形成UBM后除去所述掩模膜，由此制成绝缘膜与无电解镀Ni被膜不接触的构造。
现有技术文献
专利文献
专利文献1：日本特开2003-297868号公报
发明内容
发明要解决的课题
在所述专利文献1所记载的方法中，成为钝化膜与凸块电极不接触的构造，因此不会产生如上所述的空隙，但需要形成掩模膜，制造工序增加。另外，布线的焊盘的形成有掩模膜的部分在除去掩模膜时焊盘会露出。
本发明的实施方式的课题在于提供如下的半导体晶片，该半导体晶片在基板上形成有钝化膜、电极焊盘以及电极焊盘上的无电解镀镍被膜、无电解镀钯被膜和无电解镀金被膜，且在钝化膜与无电解镀镍被膜的界面产生的空隙得以抑制并且所述电极焊盘的全部表面被所述无电解镀镍被膜覆盖。
用于解决问题的技术方案
本发明的实施方式包括以下的构成。
(1)一种半导体晶片，在基板上具有：电极焊盘；覆盖所述基板上表面且具有使所述电极焊盘露出的开口部的钝化膜；形成在所述电极焊盘上的无电解镀镍被膜；形成在所述无电解镀镍被膜上的无电解镀钯被膜；以及形成在所述无电解镀钯被膜上的无电解镀金被膜，
对于在所述钝化膜与所述无电解镀镍被膜的界面存在的空隙，从空隙的前端至电极焊盘的表面为止的长度为0.3μm以上，空隙的宽度为0.2μm以下，且所述电极焊盘的全部表面被所述无电解镀镍被膜覆盖。
(2)根据上述(1)所述的半导体晶片，所述无电解镀镍被膜、无电解镀钯被膜以及无电解镀金被膜的膜厚分别为0.5μm～15.0μm、0.02μm～0.50μm、0.01μm～0.50μm。
(3)根据上述(1)或(2)所述的半导体晶片，所述无电解镀金被膜具有置换镀金被膜和还原镀金被膜，置换镀金被膜的厚度为0.01μm以下，还原镀金被膜的厚度为0.01μm以上。
(4)一种半导体晶片的制造方法，是上述(1)～(3)中任一项所述的半导体晶片的制造方法，该方法包括：
在基板上形成电极焊盘的工序；
在形成了所述电极焊盘的基板的上表面形成钝化膜的工序；
在所述钝化膜形成使所述电极焊盘露出的开口部的工序；
在所述露出的电极焊盘上形成无电解镀镍被膜的工序；形成无电解镀钯被膜的工序；以及形成无电解镀金被膜的工序，
所述形成无电解镀金被膜的工序包括形成无电解置换镀金被膜的工序和形成无电解还原镀金被膜的工序，
对于所述形成无电解置换镀金被膜的工序，作为无电解置换镀金液，使用在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时、镀敷膜厚成为20nm以下的无电解置换镀金液进行无电解置换镀金，或者使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时、镀敷膜厚超过20nm的无电解置换镀金液的情况下，以镀敷膜厚成为20nm以下的镀敷条件进行无电解置换镀金。
发明效果
根据本发明的实施方式，能够提供如下的半导体晶片，该半导体晶片在基板上形成有钝化膜、电极焊盘、以及电极焊盘上的无电解镀镍被膜、无电解镀钯被膜和无电解镀金被膜，且在钝化膜与形成在电极焊盘上的无电解镀镍被膜的界面产生的空隙得以抑制并且电极焊盘的全部表面被无电解镀镍被膜覆盖。
附图说明
图1是本发明的实施方式的半导体晶片的一个例子的截面图，是表示在钝化膜与无电解镀镍被膜的界面存在的空隙的、从空隙的前端至电极焊盘的表面为止的长度x和空隙的宽度y的图。
图2是本发明的实施方式的半导体晶片的其它例子的截面图。
图3A是表示半导体晶片的AES深度剖面分析(depth profile)的图，该半导体晶片具有无电解镀镍被膜、形成在所述无电解镀镍被膜上的无电解镀钯被膜以及形成在所述无电解镀钯被膜上的无电解置换镀金被膜和无电解还原镀金被膜。
图3B是图3A所示的AES深度剖面分析的局部放大图。
图4A是表示半导体晶片的无电解镀镍被膜以覆盖钝化膜的表面的一部分的方式形成的状态的图。
图4B是表示半导体晶片的钝化膜与镀镍被膜之间的空隙的图。
具体实施方式
本发明的实施方式的半导体晶片是在基板上具有：电极焊盘；覆盖上述基板的上表面且具有使上述电极焊盘露出的开口部的钝化膜；形成在上述电极焊盘上的无电解镀镍被膜；形成在上述无电解镀镍被膜上的无电解镀钯被膜；以及形成在上述无电解镀钯被膜上的无电解镀金被膜的半导体晶片，对于在上述钝化膜与上述无电解镀镍被膜的界面存在的空隙，从空隙的前端至电极焊盘的表面为止的长度为0.3μm以上，空隙的宽度为0.2μm以下，且上述电极焊盘的全部表面被上述无电解镀镍被膜覆盖。
将在电极焊盘上进行无电解镀镍时，无电解镀镍被膜以覆盖上述钝化膜的表面的一部分的方式伸出而形成的情况下的、在钝化膜与镀镍被膜的界面产生的空隙的一个例子示于图1。无电解镀镍被膜13也形成于钝化膜11上，从其前端沿着钝化膜11而产生了空隙V。
在本发明的实施方式中，上述空隙的、从空隙的前端至电极焊盘的表面为止的长度为0.3μm以上，空隙的宽度为0.2μm以下。
上述空隙的、从空隙的前端至电极焊盘的表面为止的长度、空隙的宽度可以通过利用FIB切割截面并利用SEM进行观察来测定。将本发明中的空隙的、从空隙的前端至电极焊盘的表面为止的长度和空隙的宽度的测定方法示于图1。从空隙的前端至电极焊盘的表面为止的长度是指空隙V的最接近电极焊盘12的前端与电极焊盘12表面的、沿着钝化膜11的距离x，即钝化膜11的没有空隙的部分的从电极焊盘12起的长度。另外，空隙的宽度是指从钝化膜11的表面至在垂直方向分离的无电解镀镍被膜13为止的长度，空隙的宽度为0.2μm以下是指从钝化膜11的表面起的上述长度最长的部分的空隙的长度y为0.2μm以下。
另外，空隙V的观察至少进行5处，且需要所测定的空隙全部都是从空隙的前端至电极焊盘的表面为止的长度为0.3μm以上，空隙的宽度为0.2μm以下。
如果存在空隙，则有时在空隙中残留处理液，对可靠性(特性)造成影响。通过使空隙的从空隙的前端至电极焊盘的表面为止的长度为0.3μm以上、空隙的宽度为0.2μm以下，即使在空隙中残留处理液，也不会对可靠性造成影响，能够提高半导体晶片的可靠性。
另外，本发明的实施方式的半导体晶片的电极焊盘的全部表面被上述无电解镀镍被膜覆盖。如果电极焊盘在表面露出，则可靠性降低。
关于电极焊盘的全部表面是否被无电解镀镍被膜覆盖，可以通过利用FIB切割截面并利用SEM进行观察来确认。
另外，关于电极焊盘的全部表面是否被无电解镀镍被膜覆盖的判断，至少进行5处观察，且需要所观察的全部都为电极焊盘的全部表面被无电解镀镍被膜覆盖。
另外，对于从空隙的前端至电极焊盘的表面为止的长度x，如果为0<x，则可以判断为电极焊盘的全部表面被无电解镀镍被膜覆盖。
另外，对于本发明的实施方式的半导体晶片，如图2所示，上述无电解镀镍被膜13可以仅接触上述钝化膜11的侧面而形成。此时也在钝化膜11与无电解镀镍被膜13之间产生空隙V。关于空隙V，与上述的无电解镀镍被膜13以覆盖钝化膜11的表面的一部分的方式伸出而形成的情况相同，从空隙的前端至电极焊盘的表面为止的长度x为0.3μm以上、空隙的宽度y为0.2μm以下。
本发明的实施方式的半导体晶片可以通过下述方法来制造，该方法包括：在基板上形成电极焊盘的工序；在形成有上述电极焊盘的基板的上表面形成钝化膜的工序；在上述钝化膜形成使上述电极焊盘露出的开口部的工序；在上述露出的电极焊盘上形成无电解镀镍被膜的工序；形成无电解镀钯被膜的工序；以及形成无电解镀金被膜的工序，上述形成无电解镀金被膜的工序包括形成无电解置换镀金被膜的工序和形成无电解还原镀金被膜的工序，对于上述形成无电解置换镀金被膜的工序，作为无电解置换镀金液，使用在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时、镀敷膜厚成为20nm以下的无电解置换镀金液进行无电解置换镀金，或者使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时、镀敷膜厚超过20nm的无电解置换镀金液的情况下，以镀敷膜厚成为20nm以下的镀敷条件进行无电解置换镀金。
形成于电极焊盘上的无电解镀镍被膜与钝化膜(SiN、SiO2和/或聚酰亚胺树脂膜等)的界面仅物理性密合，如果有热膨胀系数的差异等，则有时在两者之间产生间隙。
在无电解镀金时，镀金液会进入该间隙，在腐蚀性(置换反应性)高的镀金液的情况下产生空隙。
在无电解镀镍被膜/无电解镀钯被膜/无电解镀金被膜(Ni/Pd/Au)规格中，在形成无电解镀金被膜时，如果使用一般的Ni/Pd/Au用所使用的置换镀金液并以一般的条件进行无电解置换镀金，则该镀金液的置换反应性高，或者产生空隙，或者不仅在焊盘一侧、而且在表面产生Ni的孔蚀，或者Au被膜的膜厚随时间变厚。
因此，关于本发明的实施方式的半导体晶片的制造方法，在Ni/Pd/Au规格中，形成无电解镀金被膜的工序包括形成无电解置换镀金被膜的工序和形成无电解还原镀金被膜的工序，对于上述形成无电解置换镀金被膜的工序，作为无电解置换镀金液，使用在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚成为20nm以下的、置换反应性低的无电解置换镀金液进行无电解置换镀金，或者使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚超过20nm的无电解置换镀金液的情况下，以镀敷膜厚成为20nm以下的镀敷条件进行无电解置换镀金。
对于在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚成为20nm以下的无电解置换镀金液，由于镀金的置换反应性不高，因此，即使镀金液进入钝化膜与无电解镀镍被膜的间隙，也几乎不产生空隙。使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚成为20nm以下的无电解置换镀金液进行的无电解置换镀金优选以得到的镀敷膜厚成为20nm以下的条件进行。
另外，在使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚超过20nm的置换反应性高的无电解置换镀金液时，以镀敷膜厚成为20nm以下的镀敷条件进行无电解置换镀金。通过以镀敷膜厚成为20nm以下这样的弱镀敷条件进行无电解置换镀金，由此镀金的置换反应性变弱，即使镀金液进入钝化膜与无电解镀镍被膜的间隙，也几乎不产生空隙。
作为镀敷膜厚成为20nm以下的镀敷条件，可举出降低镀敷温度、缩短镀敷时间。优选为镀敷膜厚成为15nm以下这样的条件，更优选为成为10nm以下这样的条件。
作为镀敷时间，优选为1分钟～30分钟，更优选为1分钟～15分钟。如果镀敷时间变长，则镀金液进入钝化膜与无电解镀镍被膜的间隙而容易产生空隙。另外，如果镀敷时间过短，则有时没有充分形成镀金被膜。
作为镀敷温度，虽然也取决于使用的无电解置换镀金液的置换反应性，但在使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚成为20nm以下的无电解置换镀金液的情况下，优选以镀敷温度10℃～95℃使用，更优选50℃～85℃。在使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚超过20nm的无电解置换镀金液的情况下，镀敷温度优选低于80℃的温度。
另外，在上述的无电解置换镀金中，在一定时间内钯被膜被金覆盖而反应停止，金的膜厚不会变得更厚。
在无电解镀钯被膜上，在使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚成为20nm以下的无电解置换镀金液形成了无电解置换镀金被膜时，或者在使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚超过20nm的无电解置换镀金液并以镀敷膜厚成为20nm以下的镀敷条件形成了无电解置换镀金被膜时，由于镀金被膜的膜厚不会变厚，因此，优选通过进一步进行无电解还原镀金来加厚金的膜厚。
作为上述基板，可举出具备半导体晶片中使用的电极的基板。
形成于上述半导体基板的电极焊盘优选为铝系、铜系、银系或金系。
作为半导体晶片的晶片，可以使用硅晶片，通过通常的工序在基板上形成电极焊盘，在形成有上述电极焊盘的基板的上表面形成钝化膜，在上述钝化膜形成使上述电极焊盘露出的开口部。上述电极焊盘的最表面优选为铜系或铝系表面，并对电极焊盘进行无电解镀镍。
另外，作为晶片，也可以使用GaAs基板。此时，优选使电极表面的最表面为金表面并进行无电解镀镍。
作为上述电极表面的铜系，可以为作为半导体晶片的电极使用的公知的铜系，例如可以使用纯铜、磷青铜等铜和铜合金。作为铝系，可以是作为半导体晶片的电极使用的公知的铝系，例如可以使用纯铝、AlCu(0.5％)、AlSi(1％)等铝合金等。作为金系，可以是作为半导体晶片的电极使用的公知的金系，例如可以举出Ti/Pt/Au等。
作为上述电极焊盘的形成方法，可以使用已知的方法、条件。
作为上述钝化膜，可以为一般使用的钝化膜，可举出氮化硅(SiN)、氧化硅、聚酰亚胺等。另外，关于各自的膜厚，氮化硅(SiN)或氧化硅优选为1μm以下，聚酰亚胺(PI)优选为0.5μm～15μm。
作为上述钝化膜的形成方法，可以使用已知的方法、条件。
另外，作为在上述钝化膜形成使上述电极焊盘露出的开口部的方法，也可以使用已知的方法、条件。
在电极焊盘形成无电解镀镍被膜。
例如，电极为铜系表面且进行无电解镀镍时，成为以下的工艺。
脱脂→蚀刻→酸浸渍→激活(催化剂赋予)→无电解镀镍
另外，电极为铝系表面且进行无电解镀镍时，成为以下的工艺。
脱脂→酸浸渍→一次锌酸盐→酸浸渍→二次锌酸盐→无电解镀镍
铝系的电极为AlSi时，在脱脂工序之后设置蚀刻工序。另外，电极为AlCu时，在脱脂工序之后，可以根据残渣的程度而设置蚀刻工序。
另外，电极为银系表面且进行无电解镀镍时，成为以下的工艺。
脱脂→激活(催化剂赋予)→无电解镀镍
电极为金系表面且进行无电解镀镍时，成为以下的工艺。
脱脂→活性化→激活(催化剂赋予)→无电解镀镍
上述“脱脂”、“酸浸渍”、“激活(催化剂赋予)”、“一次锌酸盐”、“二次锌酸盐”、“活性化”的工序可以通过已知的方法、条件进行。另外，焊盘的残渣残留时，如果在脱脂之前进行等离子清洗，则镀敷性提高。
另外，在形成了上述无电解镀镍被膜后，形成无电解镀钯被膜。
作为上述无电解镀镍、无电解镀钯中使用的镀液、镀敷方法，可以使用半导体晶片的UBM形成用中使用的公知的镀液、镀敷方法。
为了得到本发明的实施方式的半导体晶片，作为上述无电解镀镍中使用的镀液，优选将次磷酸钠作为还原剂使用的中磷型无电解镀镍液，作为上述无电解镀钯液，优选将次磷酸钠作为还原剂使用的无电解镀钯液。
各镀敷的镀敷被膜的膜厚根据晶片的用途、要求特性而改变，但无电解镀镍被膜的膜厚优选0.5μm～15.0μm的范围。但是，在进行焊料接合时，从防止焊料的扩散的观点考虑，优选为1.5μm以上，更优选为1.5μm～10μm。
另外，从防止镍扩散的观点考虑，镀钯被膜的膜厚优选为0.02μm以上，更优选为0.02μm～0.50μm，进一步优选为0.03μm～0.20μm。
另外，从焊料接合时的润湿性的观点考虑，镀金被膜优选0.01μm以上的膜厚，更优选为0.01μm～0.50μm，进一步优选为0.02μm～0.20μm。
无电解镀镍被膜、无电解镀钯被膜、无电解镀金被膜的膜厚可以通过利用FIB切割镀敷被膜的截面并利用SEM或STEM进行观察而测定。另外，使用市售的荧光X射线膜厚计进行测定简便且优选。利用荧光X射线膜厚计进行测定时，如果最初以与上述的FIB/SEM(或STEM)的截面的实测值一致的方式将荧光X射线膜厚计的测定值乘以校正系数，则成为正确的膜厚。
镀敷被膜的膜厚测定是测定了电极焊盘中央附近的镀敷被膜表面、界面成为与电极焊盘平行的面的部分的膜厚。
本发明的实施方式的半导体晶片优选无电解镀金被膜具有置换镀金被膜和还原镀金被膜，且置换镀金被膜的厚度为0.01μm以下，还原镀金被膜的厚度为0.01μm以上。
由于置换镀金成为产生空隙的主要原因，因此，越薄越(镀敷时间越短)好。但是，如果置换镀金被膜某种程度上不充分，则还原镀金不成长。置换镀金的下限值优选为0.002μm以上。
置换镀金被膜与还原镀金被膜的膜厚可以通过AES深度剖面分析来确认。
将在无电解镀镍被膜上形成有无电解镀钯被膜、无电解置换镀金被膜和无电解还原镀金被膜的半导体晶片的AES深度剖面分析的一个例子示于图3A，将图3A所示的AES深度剖面分析的局部放大图示于图3B。在图3A所示的例子中，溅镀率以约25nm/分钟(以SiO2换算计为10nm/分钟)进行。可知在溅镀时间2.8分钟以后钯的浓度变得比金的浓度高度，因此，直至溅镀时间2.8分钟为止为金，且金的膜厚约为70nm。在图3A和图3B中，P所示处是开始检测出钯的位置，成为还原镀金与置换镀金的边界。认为直至检测出钯的溅镀时间1.0分钟为止的A所示的区域为还原镀金被膜，其以后的B所示的区域为置换镀金被膜。因此，还原镀金被膜的膜厚成为25nm，置换镀金被膜的膜厚成为45nm。
应予说明，在上述的例子中，为了容易理解，举出置换镀金被膜的膜厚为45nm的例子进行说明，但在本发明中，置换镀金被膜的膜厚优选为0.01μm以下。另外，还原镀金被膜的厚度优选为0.01μm以上。
一般而言，作为在无电解镀钯之后进行的无电解置换镀金中使用的镀液，使用作为Ni/Pd/Au用而销售的置换镀金液，在无电解镀镍之后进行无电解置换镀金时，使用作为Ni/Au用而销售的置换镀金液。
在Ni上和Pd上，Au的反应性(置换能力)存在差异，如果为Pd上，则难以置换。Ni/Pd/Au用的置换镀金与Ni/Au用相比，需要引起更强的置换这样的组成，镀敷化学品制造商分成Ni/Au用和Ni/Pd/Au用的置换镀金进行销售。
在本发明中，可以使用在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚成为20nm以下的无电解置换镀金液作为在无电解镀钯之后进行的无电解置换镀金中使用的镀液而形成镀金被膜。作为在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚成为20nm以下的无电解置换镀金液，可举出Ni/Au用的置换镀金液。上述无电解置换镀金液由于反应性弱，因此，在Ni/Pd上进行镀敷时，几乎不产生空隙，或者即使产生空隙也变小。但是，由于是反应性弱的液体，因此，与Ni/Pd/Au用的置换镀金相比，镀敷的膜厚变薄。
另外，在本发明中，也可以使用在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行镀敷时镀敷膜厚超过20nm的无电解置换镀金液作为在无电解镀钯之后进行的无电解置换镀金中使用的镀液，但此时以镀敷膜厚成为20nm以下的镀敷条件进行无电解置换镀金。作为在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚超过20nm的无电解置换镀金液，可举出Ni/Pd/Au用的置换镀金液。
Ni/Pd/Au用的置换镀金由于反应性强，因此，如果以一般的镀敷条件进行置换镀金，则镀敷膜厚超过20nm，但通过以镀敷膜厚成为20nm以下的反应性弱的条件进行置换镀金，能够抑制Ni因从侧面浸入的液体发生腐蚀而产生空隙。
作为无电解置换镀金中使用的、在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行镀敷时镀敷膜厚成为20nm以下的无电解置换镀金液，优选含有非氰系水溶性金化合物和焦亚硫酸化合物。例如，可以使用作为Ni/Au用而使用的公知的无电解置换镀金液。
作为非氰系水溶性金化合物，如果为非氰系的金化合物，则没有特别限定，但优选可以使用亚硫酸金、硫代硫酸金、硫氰酸金、氯金酸或它们的盐。作为盐，可以使用碱金属盐、碱土金属盐、铵盐等，优选钠盐、钾盐、铵盐等。
上述无电解置换镀金液，优选在镀液中含有以金浓度计为0.1g/L～100g/L的这些金化合物，更优选含有0.5g/L～20g/L。如果金浓度小于0.1g/L，则金的置换速度明显变慢，即使超过100g/L，效果也会饱和而没有益处。
作为焦亚硫酸化合物，可以使用焦亚硫酸或其碱金属盐、碱土金属盐、铵盐等，优选焦亚硫酸钠、焦亚硫酸钾、焦亚硫酸铵等。优选在镀液中含有0.1g/L～200g/L的焦亚硫酸化合物，更优选含有1g/L～100g/L。焦亚硫酸化合物的浓度小于0.1g/L时，则防止基底镍的不均匀的腐蚀的效果差，即使超过200g/L，效果也会饱和而没有益处。
另外，上述无电解置换镀金液优选含有硫代硫酸化合物。
作为硫代硫酸化合物，可以使用硫代硫酸的碱金属盐、碱土金属盐、铵盐等，优选硫代硫酸钠、硫代硫酸钾、硫代硫酸铵等。硫代硫酸化合物优选在镀液中含有1mg/L～10g/L，更优选含有10mg/L～1000mg/L。硫代硫酸化合物的浓度小于1mg/L，则提高焊料粘接强度的效果差，即使超过10g/L，效果也会饱和而没有益处。
另外，上述无电解置换镀金液优选含有亚硫酸化合物作为稳定剂，作为亚硫酸化合物，可举出亚硫酸或其碱金属盐、碱土金属盐、铵盐等。作为镀液中的亚硫酸化合物的浓度，优选为0.1g/L～200g/L，更优选为1g/L～100g/L。小于0.1g/L时，则表现不出作为稳定剂的效果，即使超过200g/L，效果也会饱和而没有益处。
另外，上述无电解置换镀金液可以进一步含有氨基羧酸化合物作为络合剂，作为氨基羧酸化合物，可举出乙二胺四乙酸、羟基乙基乙二胺三乙酸、二羟基乙基乙二胺二乙酸、丙二胺四乙酸、二乙三胺五乙酸、三乙四胺六乙酸、甘氨酸、甘氨酰基甘氨酸、甘氨酰基甘氨酰基甘氨酸、二羟基乙基甘氨酸、亚氨基二乙酸、羟基乙基亚氨基二乙酸、次氨基三乙酸、次氨基三丙酸或它们的碱金属盐、碱土金属盐、铵盐等。镀液中的氨基羧酸化合物的浓度优选为0.1g/L～200g/L，更优选为1g/L～100g/L。如果氨基羧酸化合物的浓度小于0.1g/L，则缺乏作为络合剂的效果，即使超过200g/L，效果也会饱和而没有益处。
另外，上述无电解置换镀金液可以根据需要添加磷酸系化合物作为pH缓冲剂。
作为磷酸系化合物，可举出磷酸、焦磷酸或它们的碱金属盐、碱土金属盐、铵盐、磷酸二氢碱金属盐、磷酸二氢碱土金属盐、磷酸二氢铵、磷酸氢二碱金属盐、磷酸氢碱土金属、磷酸氢二铵等。镀液中的磷酸系化合物的浓度优选为0.1g/L～200g/L，更优选为1g/L～100g/L。
上述无电解置换镀金液的pH优选使用上述的化合物作为pH缓冲剂而调整为pH4～10，更优选调整为pH5～9。
另外，上述无电解置换镀金液优选以浴温10℃～95℃使用，更优选50℃～85℃。
镀液的pH和浴温为上述范围外时，存在或镀敷速度慢、或容易引起浴分解等问题。
作为无电解置换镀金中使用的、在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚超过20nm的无电解置换镀金液，可以使用作为Ni/Pd/Au用而使用的公知的无电解置换镀金液。
进行了上述无电解置换镀金后，进行无电解还原镀金。
作为无电解还原镀金液，可以为市售的无电解还原镀金液。无电解还原镀金被膜优选为0.01μm以上且0.50μm以下。如果小于0.01μm，则焊料特性、引线接合特性会随着膜厚变小而逐渐降低。另外，即使超过0.50μm，也没有特性上的变化，在成本上优选为0.50μm以下。更优选为0.02μm～0.20μm。
本发明并不限定于各实施方式，可以在不脱离其主旨的范围内将构成要素变形而具体化。另外，可以通过各实施方式中公开的多个构成要素的适当组合而形成各种发明。例如，也可以从实施方式所示的全部构成要素中删除几个构成要素。也可以进一步将不同的实施方式的构成要素适当组合。
实施例
以下，示出本发明的实施方式的具体例，但这些实施例是为了更充分地理解本发明及其优点而进行说明的，并不旨在限定发明。
[实施例1]～[实施例7]、[比较例1]、[比较例2]
使用在基板上具有以下的电极焊盘和钝化膜的8英寸Si晶片，根据下述表1-1和表1-2中记载的工艺和条件实施了无电解镀敷。
Si晶片(8英寸)
电极：AlCu焊盘、膜厚5μm、焊盘开口直径300μm圆形
钝化膜：记载于表1。
在表1中，“○”表示进行了该处理。
无电解置换镀金中使用的镀液“FA500(JX金属制)”是在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚成为15nm的镀液，“FA210(JX金属制)”是在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时镀敷膜厚成为30nm的镀液。
对于进行了无电解置换镀金和无电解还原镀金的半导体晶片，通过AES分析而求出了置换镀金膜和还原镀金膜各自的膜厚。
另外，为了确认所得到的无电解镀敷的析出性和空隙的状态，进行镀敷后的显微镜观察以及利用荧光X射线膜厚计测定了镀敷膜厚。
为了观察空隙(测定上述x、y的长度)，而观察了焊盘端的截面SEM。对1个试样观察5处截面，测定了从空隙的前端至电极焊盘的表面为止的长度x最短的值和空隙的宽度y最长的值。
将上述测定结果一并记载于表1。
焊料特性评价
在镀敷被膜上搭载Sn-Ag-Cu焊球(150μm直径)，以下述的条件通过回流焊(5次)形成焊料凸块后，实施焊料剪切试验，从断裂界面评价了镀敷的紧贴性。
回流焊加热条件
温度：峰顶265℃、在260℃以上加热40秒
气氛：氮气氛(氧浓度：600ppm～800ppm)
使用焊球：Sn-3％Ag-0.5％Cu(150μm直径)
焊料剪切试验条件
焊料剪切速度：100μm/秒
焊料剪切高度：从镀敷/焊料接合面起为10μm
可靠性试验
在镀敷被膜上与上述焊料特性评价同样地搭载Sn-Ag-Cu焊球(150μm径)，然后，在HAST试验(在120℃、85％RH放置96hr)后，对各试样进行了5处的焊盘端的截面观察。关于水从空隙浸透且Al发生腐蚀的个数，一并记载于表1。(HAST：High Accelerated StressTest)
[表1-1]
Figure BDA0002544605720000161
[表1-2]
Figure BDA0002544605720000171
如表1所示，可以确认在本发明例中无电解镀敷良好地析出，由焊料剪切试验得到的断裂界面均为焊料面，在HAST试验中也良好。
标号说明
11 钝化膜
12 电极焊盘
13 无电解镀镍被膜
14 无电解镀钯被膜
15 无电解镀金被膜
A 无电解还原镀金的区域
B 无电解置换镀金的区域
P 还原镀金与置换镀金的界线
V 空隙

Claims (4)

1.一种半导体晶片，
在基板上具有：
电极焊盘；
覆盖所述基板上表面且具有使所述电极焊盘露出的开口部的钝化膜；
形成在所述电极焊盘上的无电解镀镍被膜；形成在所述无电解镀镍被膜上的无电解镀钯被膜；和形成在所述无电解镀钯被膜上的无电解镀金被膜，
对于在所述钝化膜与所述无电解镀镍被膜的界面存在的空隙，从空隙的前端至电极焊盘的表面为止的长度为0.3μm以上，空隙的宽度为0.2μm以下，且所述电极焊盘的全部表面被所述无电解镀镍被膜覆盖。
2.根据权利要求1所述的半导体晶片，
所述无电解镀镍被膜、无电解镀钯被膜以及无电解镀金被膜的膜厚分别为0.5μm～15.0μm、0.02μm～0.50μm、0.01μm～0.50μm。
3.根据权利要求1或2所述的半导体晶片，
所述无电解镀金被膜具有置换镀金被膜和还原镀金被膜，置换镀金被膜的厚度为0.01μm以下，还原镀金被膜的厚度为0.01μm以上。
4.一种半导体晶片的制造方法，是权利要求1～3中任一项所述的半导体晶片的制造方法，该方法包括：
在基板上形成电极焊盘的工序；
在形成了所述电极焊盘的基板的上表面形成钝化膜的工序；
在所述钝化膜形成使所述电极焊盘露出的开口部的工序；
在所述露出的电极焊盘上形成无电解镀镍被膜的工序；形成无电解镀钯被膜的工序；以及形成无电解镀金被膜的工序，
所述形成无电解镀金被膜的工序包括形成无电解置换镀金被膜的工序和形成无电解还原镀金被膜的工序，
对于所述形成无电解置换镀金被膜的工序，作为无电解置换镀金液，使用在镀钯被膜上以镀敷温度80℃、镀敷时间15分钟进行了镀敷时、镀敷膜厚成为20nm以下的无电解置换镀金液进行无电解置换镀金，或者使用以镀敷温度80℃、镀敷时间15分钟进行了镀敷时、镀敷膜厚超过20nm的无电解置换镀金液的情况下，以镀敷膜厚成为20nm以下的镀敷条件进行无电解置换镀金。
CN201880081712.7A 2017-12-19 2018-10-25 半导体晶片及其制造方法 Active CN111492093B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017242629 2017-12-19
JP2017-242629 2017-12-19
PCT/JP2018/039675 WO2019123826A1 (ja) 2017-12-19 2018-10-25 半導体ウェハ、及びその製造方法

Publications (2)

Publication Number Publication Date
CN111492093A CN111492093A (zh) 2020-08-04
CN111492093B true CN111492093B (zh) 2022-03-15

Family

ID=66994048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880081712.7A Active CN111492093B (zh) 2017-12-19 2018-10-25 半导体晶片及其制造方法

Country Status (7)

Country Link
US (1) US11114399B2 (zh)
EP (1) EP3730671A4 (zh)
JP (1) JP7046047B2 (zh)
KR (1) KR102438957B1 (zh)
CN (1) CN111492093B (zh)
TW (1) TWI677594B (zh)
WO (1) WO2019123826A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6494899B1 (ja) * 2017-11-16 2019-04-03 Ｊｘ金属株式会社 半導体基板、及びその製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322010A (zh) * 2000-05-01 2001-11-14 精工爱普生株式会社 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器
JP2001358164A (ja) * 2000-06-13 2001-12-26 Ne Chemcat Corp 無電解多層めっき皮膜が形成された電極及びその製造方法
CN1881573A (zh) * 2005-06-15 2006-12-20 三洋电机株式会社 半导体装置及其制造方法
CN101114592A (zh) * 2006-07-27 2008-01-30 三洋电机株式会社 半导体装置及其制造方法
CN101151399A (zh) * 2005-04-01 2008-03-26 日矿金属株式会社 镀覆基材
JP2011003858A (ja) * 2009-06-22 2011-01-06 Seiko Epson Corp 半導体装置の製造方法
CN102597320A (zh) * 2010-08-27 2012-07-18 日本电镀工程股份有限公司 置换镀金液和接合部的形成方法
JP2013194291A (ja) * 2012-03-21 2013-09-30 Mitsubishi Electric Corp 半導体装置およびその半導体装置の製造方法
WO2014123104A1 (ja) * 2013-02-08 2014-08-14 三菱電機株式会社 無電解めっき方法、及びセラミック基板
JP2015017296A (ja) * 2013-07-10 2015-01-29 三菱電機株式会社 無電解めっき方法
CN104956779A (zh) * 2013-01-28 2015-09-30 凸版印刷株式会社 布线基板及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297868A (ja) 2002-04-05 2003-10-17 Hitachi Ltd 半導体装置およびその製造方法
CN1291069C (zh) * 2003-05-31 2006-12-20 香港科技大学 微细间距倒装焊凸点电镀制备方法
US20050001316A1 (en) * 2003-07-01 2005-01-06 Motorola, Inc. Corrosion-resistant bond pad and integrated device
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
JP4305430B2 (ja) * 2005-08-24 2009-07-29 ソニー株式会社 部品実装方法および部品実装体
JP5013077B2 (ja) * 2007-04-16 2012-08-29 上村工業株式会社 無電解金めっき方法及び電子部品
TW201011878A (en) * 2008-09-03 2010-03-16 Phoenix Prec Technology Corp Package structure having substrate and fabrication thereof
JP5573429B2 (ja) * 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置
JP6061369B2 (ja) * 2012-01-30 2017-01-18 凸版印刷株式会社 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
JP6025259B2 (ja) 2013-03-29 2016-11-16 Ｊｘ金属株式会社 めっき物

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322010A (zh) * 2000-05-01 2001-11-14 精工爱普生株式会社 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器
JP2001358164A (ja) * 2000-06-13 2001-12-26 Ne Chemcat Corp 無電解多層めっき皮膜が形成された電極及びその製造方法
CN101151399A (zh) * 2005-04-01 2008-03-26 日矿金属株式会社 镀覆基材
CN1881573A (zh) * 2005-06-15 2006-12-20 三洋电机株式会社 半导体装置及其制造方法
CN101114592A (zh) * 2006-07-27 2008-01-30 三洋电机株式会社 半导体装置及其制造方法
JP2011003858A (ja) * 2009-06-22 2011-01-06 Seiko Epson Corp 半導体装置の製造方法
CN102597320A (zh) * 2010-08-27 2012-07-18 日本电镀工程股份有限公司 置换镀金液和接合部的形成方法
JP2013194291A (ja) * 2012-03-21 2013-09-30 Mitsubishi Electric Corp 半導体装置およびその半導体装置の製造方法
CN104956779A (zh) * 2013-01-28 2015-09-30 凸版印刷株式会社 布线基板及其制造方法
WO2014123104A1 (ja) * 2013-02-08 2014-08-14 三菱電機株式会社 無電解めっき方法、及びセラミック基板
JP2015017296A (ja) * 2013-07-10 2015-01-29 三菱電機株式会社 無電解めっき方法

Also Published As

Publication number Publication date
TW201936987A (zh) 2019-09-16
CN111492093A (zh) 2020-08-04
JP7046047B2 (ja) 2022-04-01
KR20200087789A (ko) 2020-07-21
US20200350269A1 (en) 2020-11-05
US11114399B2 (en) 2021-09-07
JPWO2019123826A1 (ja) 2020-10-22
TWI677594B (zh) 2019-11-21
EP3730671A1 (en) 2020-10-28
WO2019123826A1 (ja) 2019-06-27
EP3730671A4 (en) 2021-08-18
KR102438957B1 (ko) 2022-09-02

Similar Documents

Publication Publication Date Title
JP6420015B2 (ja) 半導体装置用ボンディングワイヤ
KR101758038B1 (ko) 반도체 장치용 본딩 와이어
KR101728650B1 (ko) 반도체 장치용 본딩 와이어
KR20170029013A (ko) 반도체 장치용 본딩 와이어
JP6452661B2 (ja) 半導体装置用ボンディングワイヤ
TWI764972B (zh) 半導體裝置用接合導線
CN111492093B (zh) 半导体晶片及其制造方法
JP2017128791A (ja) 無電解Ｎｉめっき皮膜を有する構造物、その製造方法および半導体ウェハ
JP5937770B1 (ja) 半導体装置用ボンディングワイヤ
KR20200062265A (ko) 무전해 팔라듐 도금액 및 무전해 팔라듐 도금 피막

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant