CN111488297A - 用于访问寄存器的方法、装置、电子设备及可读介质 - Google Patents

用于访问寄存器的方法、装置、电子设备及可读介质 Download PDF

Info

Publication number
CN111488297A
CN111488297A CN202010254579.XA CN202010254579A CN111488297A CN 111488297 A CN111488297 A CN 111488297A CN 202010254579 A CN202010254579 A CN 202010254579A CN 111488297 A CN111488297 A CN 111488297A
Authority
CN
China
Prior art keywords
signal
read
write
operation command
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010254579.XA
Other languages
English (en)
Other versions
CN111488297B (zh
Inventor
闫伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou DPTech Technologies Co Ltd
Original Assignee
Hangzhou DPTech Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou DPTech Technologies Co Ltd filed Critical Hangzhou DPTech Technologies Co Ltd
Priority to CN202010254579.XA priority Critical patent/CN111488297B/zh
Publication of CN111488297A publication Critical patent/CN111488297A/zh
Application granted granted Critical
Publication of CN111488297B publication Critical patent/CN111488297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本公开涉及一种用于访问寄存器的方法、装置、电子设备及计算机可读介质。该方法包括：接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中。本公开涉及的用于访问寄存器的方法、装置、电子设备及计算机可读介质，能够使得寄存器的筛选的信号在一定时间内保持稳定，有利于进行时序放松约束，节约逻辑资源，还能够对寄存器进行跨时钟域的读写操作。

Description

用于访问寄存器的方法、装置、电子设备及可读介质
技术领域
本公开涉及计算机信息处理领域，具体而言，涉及一种用于访问寄存器的方法、装置、电子设备及计算机可读介质。
背景技术
访问寄存器是计算机领域中常见的一种基本操作，基于此实现了访问者与被访问者之间的信息传递。当被访问者是FPGA芯片内的寄存器信号时，不同实现方案就会涉及到能否实现时序性较优的工程问题，逻辑资源消耗多少的问题等。
在基于FPGA实现寄存器读写访问时，由于设计方案的不合理，会导致FPGA工程的时序性太差，影响工程质量，造成功能隐患，也会造成逻辑资源的浪费。因此，设计节省逻辑资源的，时序性较优的工程方案成了关注的焦点。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
有鉴于此，本公开提供一种用于访问寄存器的方法、装置、电子设备及计算机可读介质，能够使得寄存器的筛选的信号在一定时间内保持稳定，有利于进行时序放松约束，节约逻辑资源，还能够对寄存器进行跨时钟域的读写操作。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一方面，提出一种用于访问寄存器的方法，该方法包括：接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中。
在本公开的一种示例性实施例中，还包括：接收读操作命令，所述读操作命令中包括使能脉冲信号，地址总线信号，读写标志信号和读数据总线信号；在所述使能信号有效时，根据读操作命令中的地址总线信号将所述块随机存取存储器的指定位置的数据赋值给所述读数据总线信号。
在本公开的一种示例性实施例中，接收写操作命令，包括：在所述读写标志信号为高电平时，确定接收所述写操作命令。
在本公开的一种示例性实施例中，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置，包括：读取所述写操作命令中的地址总线信号的信号值N；将所述写数据总线信号中的数据值写入所述块随机存取存储器的第N位；其中，N为正整数。
在本公开的一种示例性实施例中，将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中，包括：间隔固定时间轮询读取所述块随机存取存储器上的存储位；基于所述轮询读取对块随机存取存储器上的存储位进行筛选；在筛选匹配成功时，将指定位置的数据写入对应的寄存器中。
在本公开的一种示例性实施例中，基于所述轮询读取对块随机存取存储器上的存储位进行筛选，包括：在轮询读取所述块随机存取存储器上的存储位时产生轮询使能脉冲信号；基于所述轮询使能脉冲信号生成延迟使能脉冲信号；基于所述延迟使能脉冲信号对所述块随机存取存储器上的存储位进行筛选。
在本公开的一种示例性实施例中，在筛选匹配成功时，将指定位置的数据写入对应的寄存器中，包括：基于所述延迟使能脉冲信号将地址总线的信号值和寄存器的序号进行筛选匹配；在地址总线的信号值N和寄存器的序号N一致时，将第N位的数据写入第N个寄存器中。
在本公开的一种示例性实施例中，接收读操作命令，包括：在所述读写标志信号为低电平时，确定接收所述读操作命令。
在本公开的一种示例性实施例中，根据读操作命令中的地址总线信号将所述块随机存取存储器的指定位置的数据赋值给所述读数据总线信号，包括：读取所述读操作命令中的地址总线信号的信号值N；将所述块随机存取存储器的第N位的数据值给所述读数据总线信号。
在本公开的一种示例性实施例中，还包括：生成读有效脉冲信号，所述读有效脉冲信号用于标识读数据的有效。
根据本公开的一方面，提出一种用于访问寄存器的装置，该装置包括：写命令模块，用于接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；存储器模块，用于在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；写入模块，用于将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中。
在本公开的一种示例性实施例中，还包括：读命令模块，用于接收读操作命令，所述读操作命令中包括使能脉冲信号，地址总线信号，读写标志信号和读数据总线信号；读取模块，用于在所述使能信号有效时，根据读操作命令中的地址总线信号将所述块随机存取存储器的指定位置的数据赋值给所述读数据总线信号。
根据本公开的一方面，提出一种电子设备，该电子设备包括：一个或多个处理器；存储装置，用于存储一个或多个程序；当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现如上文的方法。
根据本公开的一方面，提出一种计算机可读介质，其上存储有计算机程序，该程序被处理器执行时实现如上文中的方法。
根据本公开的用于访问寄存器的方法、装置、电子设备及计算机可读介质，接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中的方式，能够使得寄存器的筛选的信号在一定时间内保持稳定，有利于进行时序放松约束，节约逻辑资源，还能够对寄存器进行跨时钟域的读写操作。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
附图说明
通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。下面描述的附图仅仅是本公开的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的寄存器读写操作示意图。
图2是根据一示例性实施例示出的一种用于访问寄存器的方法的系统示意图。
图3是根据一示例性实施例示出的一种用于访问寄存器的方法的流程图。
图4是根据一示例性实施例示出的一种用于访问寄存器的方法的时序示意图。
图5是根据另一示例性实施例示出的一种用于访问寄存器的方法的流程图。
图6是根据另一示例性实施例示出的一种用于访问寄存器的装置的框图。
图7是根据一示例性实施例示出的一种电子设备的框图。
图8是根据一示例性实施例示出的一种计算机可读介质的框图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件，但这些组件不应受这些术语限制。这些术语乃用以区分一组件与另一组件。因此，下文论述的第一组件可称为第二组件而不偏离本公开概念的教示。如本文中所使用，术语“及/或”包括相关联的列出项目中的任一个及一或多者的所有组合。
本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本公开所必须的，因此不能用于限制本公开的保护范围。
图1是现有技术中的寄存器读写操作示意图。如图1所示，寄存器访问输入总线集包括使能脉冲信号，读写标志信号，地址总线和写数据总线；寄存器访问输出总线集包括读有效脉冲信号和读数据总线。当使能脉冲信号到达时，通过判断地址总线的值，将写数据总线上的值赋予相应的寄存器或者将相应的寄存器上的值赋予读数据总线的操作，称之为筛选；被访问寄存器所属的单元模块，称之为功能模块，并加数字后缀用以区分多个功能模块内的寄存器，其所加数字后缀称为该寄存器所属固有序号；
寄存器访问输入总线集中的使能脉冲信号为高电平时，才认为读写标志信号，地址总线和写数据总线是有效的，读写标志信号为高电平代表写操作命令，低电平代表读操作命令。寄存器访问输出总线集中的读有效脉冲信号为高电平时，才认为读数据总线上的值是有效的。
如果访问者要对某个寄存器进行写操作，例如写寄存器2，实现流程如下：
访问者由寄存器访问输入总线集传入一个写操作命令，其使能脉冲信号为高电平时，对应的读写标志信号为高电平，地址总线的值为2，写数据总线上的值即为要写入的值。写操作命令到达各个功能模块后进行筛选操作，功能模块1内进行筛选时发现，使能脉冲信号为高电平时地址总线的值2不等于本模块寄存器所属固有序号1，匹配失败，不将写数据赋给寄存器1；功能模块2内进行筛选时发现，使能脉冲信号为高电平时地址总线的值2等于本模块寄存器所属固有序号2，匹配成功，将写数据赋给寄存器2；功能模块3以及到功能模块N之间的所有模块均如同功能模块1一样会匹配失败。至此完成一次对寄存器2的写访问操作。
如果访问者要对某个寄存器进行读操作，例如写寄存器2，实现流程如下：
访问者由寄存器访问输入总线集传入一个读操作命令，其使能脉冲信号为高电平时，对应的读写标志信号为低电平，地址总线的值为2。读操作命令到达各个功能模块后进行筛选操作，功能模块1内进行筛选时发现，使能脉冲信号为高电平时地址总线的值2不等于本模块寄存器所属固有序号1，匹配失败，不将寄存器1的值赋给读数据总线；功能模块2内进行筛选时发现，使能脉冲信号为高电平时地址总线的值2等于本模块寄存器所属固有序号2，匹配成功，将寄存器2的值赋给读数据总线并发出一个读有效脉冲信号；功能模块3以及到功能模块N之间的所有模块均如同功能模块1一样会匹配失败。至此完成一次对寄存器2的读访问操作。
本公开的发明人发现，在此方案中，何时进行筛选，完全取决于访问者，被筛选的寄存器访问总线的值的变化是不可控的，无法保证在一定时间内保持稳定状态，进而也就无法进行时序放松约束，不利于实现时序性较优的FPGA工程；其次，此方案需要把寄存器访问总线牵引到各个功能模块内部再进行筛选，对大量的寄存器进行操作就会有大量筛选操作，消耗大量逻辑资源，并且由此造成的寄存器访问总线的高扇出也会造成FPGA工程时序性差；最后，此方案还存在不支持跨时钟域操作的缺点。
有鉴于现有技术中存在的技术缺陷，本公开提出了一种用于访问寄存器的方法及装置，能够控制被筛选的信号在一定时间内保持稳定状态，利于进行时序放松约束，节约逻辑资源并支持跨时钟域操作。下面结合具体的实施例对本公开的内容进行详细描述。
图2是根据一示例性实施例示出的一种用于访问寄存器的方法的系统示意图。
如图2所示，将一组寄存器访问总线对接到一个BRAM(Block Memory块随机存取存储器)上，把访问者传入的信息数据根据地址信息存储到BRAM中相对应地址的存储空间内，然后通过不断依次轮询BRAM的存储空间,将访问者的写数据通过写寄存器总线传递给各个功能模块内的各寄存器，由此来实现对寄存器的写访问。
其中，写寄存器总线集包括使能脉冲信号，地址总线和写数据总线；因为写访问操作的写数据信息都已经存储到BRAM中，即BRAM内相应地址存储空间的值与真实寄存器的值相同，所以访问者进行读访问寄存器时就不再涉及各个功能模块内的寄存器，而是直接从BRAM中就可以取得想要访问的寄存器的值，不用再对各个功能模块内的寄存器进行汇总筛选赋给寄存器访问输出总线的读数据总线。
因为由BRAM中取出的数值在一定时间内保持稳定，有利于进行时序放松约，同时支持跨时钟域，使得访问者和被访问的寄存器可处于不同时钟域下。寄存器访问总线只需要对接BRAM，避免了高扇出；在牵引到各个功能模块之前就进行了筛选，节约了逻辑资源。在本公开中，通过引入BRAM缓存的模式，有效的解决了不可控信号无法进行时序放松约束的问题。
图3是根据一示例性实施例示出的一种用于访问寄存器的方法的流程图。用于访问寄存器的方法30至少包括步骤S302至S306。
如图3所示，在S302中，接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号。更具体的，可在所述读写标志信号为高电平时，确定接收所述写操作命令。
在S304中，在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置。可包括：读取所述写操作命令中的地址总线信号的信号值N；将所述写数据总线信号中的数据值写入所述块随机存取存储器的第N位；其中，N为正整数。
在S306中，将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中。可包括：间隔固定时间轮询读取所述块随机存取存储器上的存储位；基于所述轮询读取对块随机存取存储器上的存储位进行筛选；在筛选匹配成功时，将指定位置的数据写入对应的寄存器中。
在一个实施例中，基于所述轮询读取对块随机存取存储器上的存储位进行筛选，包括：在轮询读取所述块随机存取存储器上的存储位时产生轮询使能脉冲信号；基于所述轮询使能脉冲信号生成延迟使能脉冲信号；基于所述延迟使能脉冲信号对所述块随机存取存储器上的存储位进行筛选。
更具体的，可基于所述延迟使能脉冲信号将地址总线的信号值和寄存器的序号进行筛选匹配；在地址总线的信号值N和寄存器的序号N一致时，将第N位的数据写入第N个寄存器中。
图4是根据一示例性实施例示出的一种用于访问寄存器的方法的时序示意图。借助于图3所述的方法，如果访问者要对某个寄存器进行写操作，例如写寄存器2，具体实现的过程如下：
访问者由寄存器访问输入总线集传入一个写操作命令，其使能脉冲信号为高电平时，对应的读写标志信号为高电平，地址总线的值为2，写数据总线上的值即为要写入的值。
写操作命令到时，写数据存储到BRAM的对应地址为2的存储空间内。如图4所示，间隔固定时间从1到N不断轮询遍历BRAM的地址空间，每读取一个地址空间产生一次轮询使能脉冲信号(使能脉冲信号en)，为了在进行筛选的时刻能够采样到稳定的地址和数据，可将脉冲使能信号寄存产生延迟几个时钟周期的延迟使能脉冲信号(使能脉冲信号en_5d),在en_5d有效的时刻筛选，可以采样到稳定态的地址和数据，所以不需要再对地址总线和数据总线进行时序分析，只需对使能脉冲信号进行时序分析即可。
在功能模块进行筛选时可发现，使能脉冲信号为高电平时地址总线的值2等于寄存器2所属固有序号2，匹配成功，将写数据赋给寄存器2；在一些实施例中，若A时钟域和B时钟域使用不同时钟，只需将A时钟域下的使能脉冲信号en通过寄存同步到B时钟域下的使能脉冲信号en_5d，依旧可以采样到稳定态的地址总线和数据总线，实现跨时钟域操作。
根据本公开的用于访问寄存器的方法，接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中的方式，能够使得寄存器的筛选的信号在一定时间内保持稳定，有利于进行时序放松约束，节约逻辑资源，还能够对寄存器进行跨时钟域的读写操作。
应清楚地理解，本公开描述了如何形成和使用特定示例，但本公开的原理不限于这些示例的任何细节。相反，基于本公开公开的内容的教导，这些原理能够应用于许多其它实施例。
图5是根据另一示例性实施例示出的一种用于访问寄存器的方法的流程图。图5所示的流程是对图3所示的流程的补充描述。
如图5所示，在S502中，接收读操作命令，所述读操作命令中包括使能脉冲信号，地址总线信号，读写标志信号和读数据总线信号。更具体的，可在所述读写标志信号为低电平时，确定接收所述读操作命令。
在S504中，在所述使能信号有效时，根据读操作命令中的地址总线信号将所述块随机存取存储器的指定位置的数据赋值给所述读数据总线信号。具体可包括：读取所述读操作命令中的地址总线信号的信号值N；将所述块随机存取存储器的第N位的数据值给所述读数据总线信号。
在S506中，生成读有效脉冲信号，所述读有效脉冲信号用于标识读数据的有效。
借助于图5所述的方法，在一个具体的实施例中，如果访问者要对某个寄存器进行读操作，例如写寄存器2，具体实现的过程如下：
访问者由寄存器访问输入总线集传入一个读操作命令，其使能脉冲信号为高电平时，对应的读写标志信号为低电平，地址总线的值为2。
读操作命令到达BRAM后，可直接根据地址总线的值2取出BRAM的对应地址为2的存储空间内的值，把该值赋给寄存器访问输出总线的读数据总线并发出一个读有效脉冲信号来标志读数据的有效性。至此完成了一次对寄存器2的读访问操作。
根据本公开的用于访问寄存器的方法，通过引入BRAM使得被筛选的信号在一定时间内保持稳定状态，利于进行时序放松约束，在把数据读取到各个功能模块之前就进行了筛选，节约了逻辑资源。
本领域技术人员可以理解实现上述实施例的全部或部分步骤被实现为由CPU执行的计算机程序。在该计算机程序被CPU执行时，执行本公开提供的上述方法所限定的上述功能。所述的程序可以存储于一种计算机可读存储介质中，该存储介质可以是只读存储器，磁盘或光盘等。
此外，需要注意的是，上述附图仅是根据本公开示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
下述为本公开装置实施例，可以用于执行本公开方法实施例。对于本公开装置实施例中未披露的细节，请参照本公开方法实施例。
图6是根据一示例性实施例示出的一种用于访问寄存器的装置的框图。如图6所示，用于访问寄存器的装置60至少包括：写命令模块602，存储器模块604，写入模块606；用于访问寄存器的装置60还可包括：读命令模块608，读取模块610。
写命令模块602用于接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；
存储器模块604用于在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；存储器模块604还用于读取所述写操作命令中的地址总线信号的信号值N；将所述写数据总线信号中的数据值写入所述块随机存取存储器的第N位；其中，N为正整数。
写入模块606用于将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中。写入模块606还用于间隔固定时间轮询读取所述块随机存取存储器上的存储位；基于所述轮询读取对块随机存取存储器上的存储位进行筛选；在筛选匹配成功时，将指定位置的数据写入对应的寄存器中。
读命令模块608用于接收读操作命令，所述读操作命令中包括使能脉冲信号，地址总线信号，读写标志信号和读数据总线信号；
读取模块610用于在所述使能信号有效时，根据读操作命令中的地址总线信号将所述块随机存取存储器的指定位置的数据赋值给所述读数据总线信号。读取模块610还用于读取所述读操作命令中的地址总线信号的信号值N；将所述块随机存取存储器的第N位的数据值给所述读数据总线信号。
根据本公开的用于访问寄存器的装置，接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中的方式，能够使得寄存器的筛选的信号在一定时间内保持稳定，有利于进行时序放松约束，节约逻辑资源，还能够对寄存器进行跨时钟域的读写操作。
图7是根据一示例性实施例示出的一种电子设备的框图。
下面参照图7来描述根据本公开的这种实施方式的电子设备700。图7显示的电子设备700仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图7所示，电子设备700以通用计算设备的形式表现。电子设备700的组件可以包括但不限于：至少一个处理单元710、至少一个存储单元720、连接不同系统组件(包括存储单元720和处理单元710)的总线730、显示单元740等。
其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元710执行，使得所述处理单元710执行本说明书上述电子处方流转处理方法部分中描述的根据本公开各种示例性实施方式的步骤。例如，所述处理单元710可以执行如图3，图5中所示的步骤。
所述存储单元720可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)7201和/或高速缓存存储单元7202，还可以进一步包括只读存储单元(ROM)7203。
所述存储单元720还可以包括具有一组(至少一个)程序模块7205的程序/实用工具7204，这样的程序模块7205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线730可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备700也可以与一个或多个外部设备700’(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备700交互的设备通信，和/或与使得该电子设备700能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口750进行。并且，电子设备700还可以通过网络适配器760与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。网络适配器760可以通过总线730与电子设备700的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备700使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，如图8所示，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、或者网络设备等)执行根据本公开实施方式的上述方法。
所述软件产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
所述计算机可读存储介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读存储介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。可读存储介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本公开操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该设备执行时，使得该计算机可读介质可实现如下功能：接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中；该计算机可读介质还可实现如下功能：接收读操作命令，所述读操作命令中包括使能脉冲信号，地址总线信号，读写标志信号和读数据总线信号；在所述使能信号有效时，根据读操作命令中的地址总线信号将所述块随机存取存储器的指定位置的数据赋值给所述读数据总线信号。
本领域技术人员可以理解上述各模块可以按照实施例的描述分布于装置中，也可以进行相应变化唯一不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。
通过以上的实施例的描述，本领域的技术人员易于理解，这里描述的示例实施例可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施例的方法。
以上具体地示出和描述了本公开的示例性实施例。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (14)

1.一种用于访问寄存器的方法，其特征在于，包括：
接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；
在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；
将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中。
2.如权利要求1所述的方法，其特征在于，还包括：
接收读操作命令，所述读操作命令中包括使能脉冲信号，地址总线信号，读写标志信号和读数据总线信号；
在所述使能信号有效时，根据读操作命令中的地址总线信号将所述块随机存取存储器的指定位置的数据赋值给所述读数据总线信号。
3.如权利要求1所述的方法，其特征在于，接收写操作命令，包括：
在所述读写标志信号为高电平时，确定接收所述写操作命令。
4.如权利要求1所述的方法，其特征在于，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置，包括：
读取所述写操作命令中的地址总线信号的信号值N；
将所述写数据总线信号中的数据值写入所述块随机存取存储器的第N位；
其中，N为正整数。
5.如权利要求1所述的方法，其特征在于，将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中，包括：
间隔固定时间轮询读取所述块随机存取存储器上的存储位；
基于所述轮询读取对块随机存取存储器上的存储位进行筛选；
在筛选匹配成功时，将指定位置的数据写入对应的寄存器中。
6.如权利要求5所述的方法，其特征在于，基于所述轮询读取对块随机存取存储器上的存储位进行筛选，包括：
在轮询读取所述块随机存取存储器上的存储位时产生轮询使能脉冲信号；
基于所述轮询使能脉冲信号生成延迟使能脉冲信号；
基于所述延迟使能脉冲信号对所述块随机存取存储器上的存储位进行筛选。
7.如权利要求6所述的方法，其特征在于，在筛选匹配成功时，将指定位置的数据写入对应的寄存器中，包括：
基于所述延迟使能脉冲信号将地址总线的信号值和寄存器的序号进行筛选匹配；
在地址总线的信号值N和寄存器的序号N一致时，将第N位的数据写入第N个寄存器中。
8.如权利要求2所述的方法，其特征在于，接收读操作命令，包括：
在所述读写标志信号为低电平时，确定接收所述读操作命令。
9.如权利要求2所述的方法，其特征在于，根据读操作命令中的地址总线信号将所述块随机存取存储器的指定位置的数据赋值给所述读数据总线信号，包括：
读取所述读操作命令中的地址总线信号的信号值N；
将所述块随机存取存储器的第N位的数据值给所述读数据总线信号。
10.如权利要求2所述的方法，其特征在于，还包括：
生成读有效脉冲信号，所述读有效脉冲信号用于标识读数据的有效。
11.一种用于访问寄存器的装置，其特征在于，包括：
写命令模块，用于接收写操作命令，所述写操作命令中包括使能脉冲信号，地址总线信号、读写标志信号和写数据总线信号；
存储器模块，用于在所述使能信号有效时，根据所述写操作命令中的地址总线信号将所述写数据总线信号写入块随机存取存储器的指定位置；
写入模块，用于将所述块随机存取存储器上的指定位置的数据写入对应的寄存器中。
12.如权利要求1所述的装置，其特征在于，还包括：
读命令模块，用于接收读操作命令，所述读操作命令中包括使能脉冲信号，地址总线信号，读写标志信号和读数据总线信号；
读取模块，用于在所述使能信号有效时，根据读操作命令中的地址总线信号将所述块随机存取存储器的指定位置的数据赋值给所述读数据总线信号。
13.一种电子设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-10中任一所述的方法。
14.一种计算机可读介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1-10中任一所述的方法。
CN202010254579.XA 2020-04-02 2020-04-02 用于访问寄存器的方法、装置、电子设备及可读介质 Active CN111488297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010254579.XA CN111488297B (zh) 2020-04-02 2020-04-02 用于访问寄存器的方法、装置、电子设备及可读介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010254579.XA CN111488297B (zh) 2020-04-02 2020-04-02 用于访问寄存器的方法、装置、电子设备及可读介质

Publications (2)

Publication Number Publication Date
CN111488297A true CN111488297A (zh) 2020-08-04
CN111488297B CN111488297B (zh) 2023-04-14

Family

ID=71794541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010254579.XA Active CN111488297B (zh) 2020-04-02 2020-04-02 用于访问寄存器的方法、装置、电子设备及可读介质

Country Status (1)

Country Link
CN (1) CN111488297B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113179216A (zh) * 2021-04-23 2021-07-27 北京物芯科技有限责任公司 一种寄存器的远程配置方法、计算机设备及存储介质
CN113721858A (zh) * 2021-09-06 2021-11-30 上海星秒光电科技有限公司 一种存储器的快速读写方法、装置、电子设备及存储介质
WO2022127301A1 (zh) * 2020-12-18 2022-06-23 苏州浪潮智能科技有限公司 一种基于pld对寄存器清零的方法、系统、设备及介质
CN116680088A (zh) * 2023-08-03 2023-09-01 青岛本原微电子有限公司 一种针对多寄存器存储的多模块同时访问系统及访问方法
CN116956789A (zh) * 2023-09-19 2023-10-27 芯耀辉科技有限公司 一种用于寄存器后门访问的方法、计算设备及介质
CN117171044A (zh) * 2023-08-16 2023-12-05 上海同星智能科技有限公司 基于汽车标定信号自动化读写方法的开发调试系统及方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587637A (en) * 1982-11-26 1986-05-06 Nec Corporation Memory system
CN1295685A (zh) * 1998-06-17 2001-05-16 诺基亚网络有限公司 连接以不同时钟速度速率工作的设备的接口装置,和操作该接口的方法
US7038952B1 (en) * 2004-05-04 2006-05-02 Xilinx, Inc. Block RAM with embedded FIFO buffer
CN101399977A (zh) * 2007-09-29 2009-04-01 智多微电子（上海）有限公司 解码装置中控制片内存储器的数据并行读写的方法及装置
US20100023671A1 (en) * 2008-07-23 2010-01-28 Microchip Technology Incorporated Enhanced Microprocessor or Microcontroller
US7720636B1 (en) * 2007-02-14 2010-05-18 Xilinx, Inc. Performance monitors (PMs) for measuring performance in a system and providing a record of transactions performed
US7793200B1 (en) * 2006-09-27 2010-09-07 Xilinx, Inc. Method of and circuit for accessing a memory of a trellis decoder
CN102736860A (zh) * 2011-04-08 2012-10-17 安凯(广州)微电子技术有限公司 同步nand的数据操作系统及方法
CN103293373A (zh) * 2013-05-20 2013-09-11 深圳市芯海科技有限公司 电能计量装置及其电能计量芯片
CN104969208A (zh) * 2012-11-09 2015-10-07 吉林克斯公司 可配置的嵌入式存储器系统
CN106448597A (zh) * 2016-10-31 2017-02-22 深圳天珑无线科技有限公司 一种液晶显示屏及其驱动芯片
CN106897238A (zh) * 2015-12-18 2017-06-27 浙江大华技术股份有限公司 一种数据处理装置及方法
CN107729269A (zh) * 2017-09-28 2018-02-23 西安交通大学 一种NANDFlash到FPGA内部块RAM的缓存方法
CN110311697A (zh) * 2019-06-24 2019-10-08 中国航空无线电电子研究所 远程数据集中器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100499557C (zh) * 2007-06-18 2009-06-10 中兴通讯股份有限公司 一种寻址控制器件及使用该器件进行寻址的方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587637A (en) * 1982-11-26 1986-05-06 Nec Corporation Memory system
CN1295685A (zh) * 1998-06-17 2001-05-16 诺基亚网络有限公司 连接以不同时钟速度速率工作的设备的接口装置,和操作该接口的方法
US7038952B1 (en) * 2004-05-04 2006-05-02 Xilinx, Inc. Block RAM with embedded FIFO buffer
US7793200B1 (en) * 2006-09-27 2010-09-07 Xilinx, Inc. Method of and circuit for accessing a memory of a trellis decoder
US7720636B1 (en) * 2007-02-14 2010-05-18 Xilinx, Inc. Performance monitors (PMs) for measuring performance in a system and providing a record of transactions performed
CN101399977A (zh) * 2007-09-29 2009-04-01 智多微电子（上海）有限公司 解码装置中控制片内存储器的数据并行读写的方法及装置
US20100023671A1 (en) * 2008-07-23 2010-01-28 Microchip Technology Incorporated Enhanced Microprocessor or Microcontroller
CN102736860A (zh) * 2011-04-08 2012-10-17 安凯(广州)微电子技术有限公司 同步nand的数据操作系统及方法
CN104969208A (zh) * 2012-11-09 2015-10-07 吉林克斯公司 可配置的嵌入式存储器系统
CN103293373A (zh) * 2013-05-20 2013-09-11 深圳市芯海科技有限公司 电能计量装置及其电能计量芯片
CN106897238A (zh) * 2015-12-18 2017-06-27 浙江大华技术股份有限公司 一种数据处理装置及方法
CN106448597A (zh) * 2016-10-31 2017-02-22 深圳天珑无线科技有限公司 一种液晶显示屏及其驱动芯片
CN107729269A (zh) * 2017-09-28 2018-02-23 西安交通大学 一种NANDFlash到FPGA内部块RAM的缓存方法
CN110311697A (zh) * 2019-06-24 2019-10-08 中国航空无线电电子研究所 远程数据集中器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022127301A1 (zh) * 2020-12-18 2022-06-23 苏州浪潮智能科技有限公司 一种基于pld对寄存器清零的方法、系统、设备及介质
US11846922B2 (en) 2020-12-18 2023-12-19 Inspur Suzhou Intelligent Technology Co., Ltd. Method and system for clearing register by PLD, device, and medium
CN113179216A (zh) * 2021-04-23 2021-07-27 北京物芯科技有限责任公司 一种寄存器的远程配置方法、计算机设备及存储介质
CN113721858A (zh) * 2021-09-06 2021-11-30 上海星秒光电科技有限公司 一种存储器的快速读写方法、装置、电子设备及存储介质
CN113721858B (zh) * 2021-09-06 2023-08-29 上海星秒光电科技有限公司 一种存储器的快速读写方法、装置、电子设备及存储介质
CN116680088A (zh) * 2023-08-03 2023-09-01 青岛本原微电子有限公司 一种针对多寄存器存储的多模块同时访问系统及访问方法
CN116680088B (zh) * 2023-08-03 2023-10-13 青岛本原微电子有限公司 一种针对多寄存器存储的多模块同时访问系统及访问方法
CN117171044A (zh) * 2023-08-16 2023-12-05 上海同星智能科技有限公司 基于汽车标定信号自动化读写方法的开发调试系统及方法
CN117171044B (zh) * 2023-08-16 2024-06-07 上海同星智能科技有限公司 基于汽车标定信号自动化读写方法的开发调试系统及方法
CN116956789A (zh) * 2023-09-19 2023-10-27 芯耀辉科技有限公司 一种用于寄存器后门访问的方法、计算设备及介质
CN116956789B (zh) * 2023-09-19 2023-12-12 芯耀辉科技有限公司 一种用于寄存器后门访问的方法、计算设备及介质

Also Published As

Publication number Publication date
CN111488297B (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
CN111488297B (zh) 用于访问寄存器的方法、装置、电子设备及可读介质
CN104866383A (zh) 一种接口调用方法、装置及终端
CN112445729B (zh) 操作地址确定方法、PCIe系统、电子设备及存储介质
CN103080921A (zh) 多核处理器系统、同步控制系统、同步控制装置、信息生成方法以及信息生成程序
US8127116B2 (en) Dependency matrix with reduced area and power consumption
CN109960678B (zh) 一种命名处理方法及计算机处理装置
CN109241128B (zh) 一种过期事件自动触发方法及系统
CN107315449B (zh) 计算机设备、读取时间的方法和写入时间的方法
CN113495498B (zh) 用于硬件设备的模拟方法、模拟器、设备和介质
JP2818529B2 (ja) 情報記憶装置
US6684303B2 (en) Method and device to use memory access request tags
CN111309406A (zh) 应用程序的事件处理方法、装置及电子设备
CN109347899B (zh) 在分布式存储系统中写入日志数据的方法
US8769498B2 (en) Warning of register and storage area assignment errors
CN109558251B (zh) 页面结构信息修改的方法及终端
CN111026463B (zh) 一种页面加载方法、装置、设备和存储介质
US20060190882A1 (en) System and method for generating assertions using waveforms
JP7033115B2 (ja) クリップボードデータに基づく検索処理方法および装置
US20130321436A1 (en) Method and apparatus for unifying graphics processing unit computation languages
CN113778455A (zh) 一种代码转换方法、装置、电子设备及存储介质
CN115455397B (zh) 一种输入输出接口控制方法及系统
CN113377678B (zh) 测试环境切换方法、装置、电子设备及存储介质
CN111899782A (zh) 一种测试方法、装置、电子设备及存储介质
CN108459890B (zh) 用于应用的界面显示方法和装置
CN115208960B (zh) 协议切换方法及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant