CN111477548A - 鳍式场效应晶体管的形成方法 - Google Patents
鳍式场效应晶体管的形成方法 Download PDFInfo
- Publication number
- CN111477548A CN111477548A CN201910082856.0A CN201910082856A CN111477548A CN 111477548 A CN111477548 A CN 111477548A CN 201910082856 A CN201910082856 A CN 201910082856A CN 111477548 A CN111477548 A CN 111477548A
- Authority
- CN
- China
- Prior art keywords
- source
- drain
- isolation layer
- forming
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 153
- 230000008569 process Effects 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000002184 metal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 239000002070 nanowire Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，半导体衬底上形成有鳍部，鳍部中形成有一层或多层牺牲层，鳍部顶部形成有伪栅结构；形成覆盖鳍部侧面的第一侧墙、覆盖伪栅结构侧面的第二侧墙；刻蚀伪栅结构两侧的鳍部，以形成暴露牺牲层和第一侧墙的源/漏凹槽；刻蚀部分暴露的牺牲层，以形成内部凹槽；和在内部凹槽和所述源/漏凹槽侧壁形成隔离层，再去除形成于源/漏凹槽侧壁的隔离层，保留形成于内部凹槽中的隔离层，多次重复上述形成、再去除隔离层的步骤，直至保留在内部凹槽中所述隔离层形成内部隔离结构。多次工艺形成内部隔离结构，能够有效避免源/漏凹槽开口被封闭，容易形成源/漏，提高了晶体管的性能。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种鳍式场效应晶体管的形成方法。
背景技术
随着半导体器件尺寸的不断减小，半导体器件单元从传统的CMOS器件发展到鳍式场效应晶体管(FinFET)的领域。但是随着物理尺寸的进一步降低，FinFET已经不能够满足需求了。目前环栅结构(Gate-all-around,GAA)纳米线晶体管已经得到研究者的青睐。这种环栅结构能够进一步增大沟道载流子迁移速率，同时结构体积可以进一步缩小。
形成环栅结构时，纳米线需要先用牺牲层替代，后续除去牺牲层后，再形成金属环栅结构。形成源/漏凹槽后，需要刻蚀部分牺牲层以形成内部凹槽，进而在内部凹槽中形成内部隔离结构。目前，一次形成内部隔离结构时，源/漏凹槽容易被堵塞，影响最终的晶体管性能。
因此，亟须一种源/漏凹槽不会被堵塞的鳍式场效应晶体管的形成方法。
发明内容
本发明实施例公开了一种鳍式场效应晶体管的形成方法，内部隔离结构经过多次工艺形成，提高了晶体管的性能。
本发明公开了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，半导体衬底上形成有鳍部，鳍部中形成有一层、或间隔形成有多层的牺牲层，鳍部顶部形成有伪栅结构；形成覆盖鳍部侧面的第一侧墙、覆盖伪栅结构侧面的第二侧墙；刻蚀伪栅结构两侧的鳍部，以形成暴露牺牲层和第一侧墙的源/漏凹槽；刻蚀部分暴露的牺牲层，以形成内部凹槽；和在内部凹槽和所述源/漏凹槽侧壁形成隔离层，再去除形成于源/漏凹槽侧壁的隔离层，保留形成于内部凹槽中的隔离层，多次重复上述形成、再去除隔离层的步骤，直至保留在内部凹槽中所述隔离层形成内部隔离结构，以隔离后续形成的源/漏与部分环栅结构。
根据本发明的一个方面，形成内部隔离结构的工艺步骤包括：在内部凹槽内和源/漏凹槽侧壁形成第一隔离层；除去形成于源/漏凹槽侧壁上的第一隔离层，保留在内部凹槽中的第一隔离层为第一隔离结构；在内部凹槽内和源/漏凹槽侧壁形成第二隔离层；和除去形成于源/漏凹槽侧壁上的第二隔离层，保留在内部凹槽中的第二隔离层为第二隔离结构，隔离层包括第一隔离层和第二隔离层，内部隔离结构包括第一隔离结构和第二隔离结构。
根据本发明的一个方面，隔离层的材料包括：SiOx、SiNx、SiON中的一种或者多种组合。
根据本发明的一个方面，形成隔离层的工艺包括原子层沉积工艺。
根据本发明的一个方面，形成内部隔离结构后，暴露源/漏凹槽两侧的第一侧墙。
根据本发明的一个方面，暴露源/漏凹槽侧壁后，还包括在源/漏凹槽中形成源/漏，源/漏覆盖内部隔离结构。
根据本发明的一个方面，形成源/漏的工艺包括外延生长工艺。
根据本发明的一个方面，形成内部凹槽的工艺包括干法刻蚀工艺，干法刻蚀工艺的横向刻蚀速率大于纵向刻蚀速率。
根据本发明的一个方面，干法刻蚀工艺为横向干法刻蚀工艺。
根据本发明的一个方面，形成的内部凹槽的深度尺寸为l，2nm≤l≤8nm。
与现有的技术方案相比，本发明的技术方案具备以下优点：
本发明技术方案中，在内部凹槽和所述源/漏凹槽侧壁形成隔离层，再去除形成于源/漏凹槽侧壁的隔离层，保留形成于内部凹槽中的隔离层，多次重复上述形成、再去除隔离层的步骤，直至保留在内部凹槽中所述隔离层形成内部隔离结构。内部隔离结构经过多次工艺形成，并且多次去除形成于源/漏凹槽侧壁的隔离层能够避免源/漏凹槽被填满、或者源/漏凹槽的开口被封闭，后续容易将源/漏凹槽中的隔离层刻蚀去除，将源/漏凹槽暴露出来，便于形成源/漏。
进一步的，形成隔离层的工艺包括原子层沉积工艺。利用原子层沉积工艺能够形成质量更好的隔离层，同时能够避免在内部隔离结构中形成孔洞。
进一步的，形成内部凹槽的工艺包括干法刻蚀工艺，干法刻蚀工艺的横向刻蚀速率大于纵向刻蚀速率。横向刻蚀速率大于纵向刻蚀速率能够保证在形成内部凹槽的同时，避免对其他结构的刻蚀损耗，提高晶体管的性能。
附图说明
图1a-图1b是根据本发明一个实施例的形成侧墙的结构示意图；
图2a-图2b是根据本发明一个实施例的形成源/漏凹槽的结构示意图；
图3是根据本发明一个实施例的形成内部凹槽的结构示意图；
图4a-图4b是根据本发明一个实施例的形成第一隔离层的结构示意图；
图5a-图5b是根据本发明一个实施例的形成第二隔离层的结构示意图；
图6a-图6b是根据本发明一个实施例的除去形成与源/漏凹槽侧壁的第二隔离结构的结构示意图；
图7a-图7b是根据本发明一个实施例的形成源/漏的结构示意图。
具体实施方式
如前所述，现有的鳍式场效应晶体管存在性能较低问题。
经研究发现，造成上述问题的原因为：一次形成内部隔离结构时，源/漏凹槽容易被填满、或者其开口被堵塞，不利于后续暴露源/漏凹槽，进而影响形成源/漏的工艺。
为了解决该问题，本发明提供了一种鳍式场效应晶体管的形成方法，多次在内部凹槽内和源/漏凹槽侧壁形成隔离层，并多次去除形成于源/漏凹槽侧壁的隔离层，直至在内部凹槽中形成内部隔离结构，避免影响源/漏的形成工艺，提高了晶体管的性能。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
请参考图1a-图1b，在半导体衬底100上形成鳍部110。
图1a为图1b沿着B-B’剖面线截得的纵截面结构示意图，图1b为图1a沿着A-A’剖面线截得的纵截面结构示意图。后续附图以及下文中的a图和b图均分别与图1a和图1b的视角一致，下文不再详述。
半导体衬底100作为后续工艺的基础。半导体衬底100的材料为以下所提到的材料中的至少一种：多晶硅、锗硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)及绝缘体上锗化硅(SiGeOI)等。在本发明实施例中，半导体衬底100的材料为多晶硅。且半导体衬底100中还可以包含有其他结构，如：金属插塞、金属连接层、介电层等结构，或者还包含有这些结构组成的其他半导体器件，在这里并不做具体限制。
如图1b所示，鳍部110是位于半导体衬底100上的凸起。鳍部110中间隔形成有多层牺牲层120。
牺牲层120用于为后续形成金属栅极占据空间，后续需要被去除，进而形成环栅结构的一部分。具体的，在本发明的实施例中，鳍部110中的牺牲层120的层数有两层。在本发明的其他实施例中，牺牲层120的层数可以是1层，也可以为3层、4层或者更多层，在这里并不做具体限制。
在本发明实施例中，牺牲层120的材料为SiGe。在本发明的其他实施例中，牺牲层120还可以是其他材料，只要满足其材料和鳍部110的材料不同，而后续便于被去除的条件即可。
鳍部110的顶部还形成有伪栅结构140。伪栅结构140为后续形成金属栅极结构占据空间。明显的，在本发明实施例中，伪栅结构140中还包括伪栅(未示出)、栅介质层(未示出)等结构。且伪栅后续需要被去除，进而形成金属栅极。
形成伪栅结构140后，还包括在伪栅结构140侧面形成第二侧墙130b和鳍部110侧面形成第一侧墙130a，第一侧墙130a和第二侧墙130b起到隔离作用。在本发明实施例中，第一侧墙130a和第二侧墙130b分别覆盖了鳍部110的侧面和伪栅结构140的侧面，如图1b所示。
请参考图2a-图2b，形成源/漏凹槽10。
在伪栅结构140的两侧形成源/漏凹槽10用于后续在其内部形成源/漏。形成源/漏凹槽10的工艺为常规的刻蚀工艺，如干法刻蚀等。
明显的，在本发明的实施例中，为了后续能够形成内部隔离结构，形成源/漏凹槽10时，牺牲层120的侧面需要被暴露出来。具体的，在本发明实施例中，图2a中的两层牺牲层120的侧面(每一层的左右两个侧面)均被暴露出来。且同时，为了便于后续形成内部隔离结构和源/漏，源/漏凹槽10也要暴露第一侧墙130a，如图2b所示。
由于后续的源/漏只形成于沟道的两侧即可，因此源/漏凹槽10的底部仍保留一部分鳍部，如图2b所示，即只需要满足源/漏凹槽10将牺牲层的侧面暴露出来的条件即可。
请参考图3，刻蚀部分暴露的牺牲层120，以形成内部凹槽11。
形成内部凹槽11用于后续在内部形成内部隔离结构。由于牺牲层120用于形成环栅结构，因此在保证起到隔离作用的前提下，内部凹槽11的深度尺寸l不宜太大。内部凹槽11的深度尺寸l的范围为2nm≤l≤8nm。具体的，在本发明实施例中，l＝3nm。在本发明的另一个实施例中，l＝5nm。
由于内部凹槽11形成于源/漏凹槽10中，因此对形成内部凹槽11的工艺具有一定要求。在本发明的实施例中，形成内部凹槽11的工艺包括干法刻蚀工艺，干法刻蚀工艺的横向刻蚀速率大于纵向刻蚀速率，才能够保证形成内部凹槽11，这样也能够避免损耗其他结构。具体的，在本发明实施例中，干法刻蚀工艺为横向刻蚀工艺，刻蚀方向与多层牺牲层120堆叠排列的方向垂直。
需要说明的是，在本发明的其他实施例中，还可以使用湿法刻蚀工艺或者湿法刻蚀与干法刻蚀工艺相结合的工艺形成内部凹槽11。只要调整好刻蚀溶液或者刻蚀气体的比例，能够达到形成内部凹槽的目的即可。
请参考图4a-图4b，形成第一隔离层150a。
形成第一隔离层150a的目的在于在内部凹槽11中先形成一部分内部隔离结构。
第一隔离层150a形成于内部凹槽11内和源/漏凹槽10的侧壁。具体的，在本发明实施例中，形成第一隔离层150a的工艺包括原子层沉积(ALD)工艺。利用ALD工艺能够很好的在内部凹槽11中形成质量好的第一隔离层150a，避免孔洞的出现，提高了隔离效果。
需要说明的是，在本发明的其他实施例中，还可以利用其他工艺形成第一隔离层150a。通过调整形成工艺，保证没有孔洞出现即可，在这里并不做具体限制。
如图4b所示，明显的，源/漏凹槽10的侧壁包括第一侧墙130a的侧壁，因此形成的第一隔离层150a覆盖在第一侧墙130a的侧壁上。而且在本发明实施例中，形成第一隔离层150a后，源/漏凹槽10并没有被填充满，或者源/漏凹槽10的开口没有被封闭，仍然留有空隙，这样便于后续去除源/漏凹槽10侧壁的第一隔离层150a，进而暴露第一侧墙130a的侧面。
在本发明的实施例中，第一隔离层150a的材料包括SiOx、SiNx、SiON中的一种或者多种的组合。具体的，在本发明实施例中，形成第一隔离层150a的材料为SiN。
请参考图5a-图5b，除去源/漏凹槽10侧壁的第一隔离层150a，并形成第二隔离层150b。
去除源/漏凹槽10侧壁的第一隔离层150a是为了避免后续形成第二隔离层150b时，源/漏凹槽10被填充满，或者源/漏凹槽10的开口处被封闭，造成无法刻蚀去除后续的第一隔离层150b的不利结果，进而影响后续源/漏的形成。
在本发明实施例中，刻蚀去除源/漏凹槽10侧壁的第一隔离层150a后，只保留形成于内部凹槽11中的第一隔离结构151a。
在本发明实施例中，形成第二隔离层150b是为了在内部凹槽11内继续形成隔离层，以形成最终的内部隔离结构。第二隔离层150b的材料包括SiOx、SiNx、SiON中的一种或者多种组合。具体的，第二隔离层150b的材料与第一隔离层150a可以相同，也可以不同，在此并不做具体限制。具体的，在本发明实施例中，第二隔离层150b的材料与第一隔离层150a不相同。第二隔离层150b的材料为SiO2。
具体的，在本发明实施例中，形成第二隔离层150b的工艺与形成第一隔离层150a工艺相同。
如图5a所示，由于之前已经在内部凹槽中形成第一隔离结构151a，所以只需要形成很薄的第二隔离层150b即可将内部凹槽填满。因此，在本发明实施例中，当第二隔离层150b充满内部凹槽11后，停止形成第二隔离层150b。同形成第一隔离层一样，第二隔离层150b也是直接形成于源/漏凹槽10侧壁上和内部凹槽内，且源/漏凹槽10仍然没有被填满，或者源/漏凹槽10的开口没有被堵塞封闭，后续仍然便于除去源/漏凹槽10侧壁上的第二隔离层150b，进而暴露源/漏凹槽10侧壁。
需要说明的是，在本发明的其他实施例中，形成隔离层的层数需要根据内部凹槽的深度进行调整。当内部凹槽较深时，为了避免源/漏凹槽10被填满、或者其开口被堵塞封闭，形成、再去除形成于源/漏凹槽10侧壁的第二隔离层150b后，还需要不断重复上述步骤，形成第三隔离层、第四隔离层甚至第N(N＞4)隔离层，以形成内部隔离结构，在这里并不做具体限制。
请参考图6a-图6b，除去形成于源/漏凹槽10侧壁上的第二隔离层150b。
除去形成于源/漏凹槽10侧壁上的第二隔离层150b和前述除去形成于源/漏凹槽10侧壁上的第一隔离层的作用一致，用于暴露源/漏凹槽侧壁，以便于后续形成源/漏。
在本发明实施例中，除去形成于源/漏凹槽10侧壁上的第二隔离层150b后，只保留形成于内部凹槽中的第二隔离结构151b。此时，内部凹槽中充满包括第一隔离结构151a和第二隔离结构151b的内部隔离结构151，如前所述。内部隔离结构151是设置于后续的部分环栅结构和源/漏之间，这种设计能够隔离部分环栅结构和源/漏，减少寄生电阻，提高半导体器件的性能。
明显的，形成第二隔离结构151b和第一隔离结构151a的工艺步骤是一致的。且在本发明的其他实施例中，若进行多次形成隔离层的工艺步骤，则最终内部隔离结构由更多个相应的隔离结构组成。
在一种鳍式场效应晶体管的形成方法中，内部隔离结构是经过一次沉积或者生长形成的。由于鳍部的宽度比较小，因此源/漏凹槽的宽度(或者其开口宽度)也会比较小，在向源/漏凹槽填充隔离层时，容易出现“挂壁”效应，形成的隔离层容易堆积在源/漏凹槽的开口处，进而将源/漏凹槽封闭，不利于后续刻蚀而暴露源/漏凹槽。并且内部凹槽中的隔离结构内部容易出现填不满的孔洞，影响后续的隔离效果。
因此本发明的实施例，内部隔离结构分为多次形成，当源/漏凹槽没有被充满、或者其开口没有被封闭时，及时除去形成于源/漏凹槽侧壁的隔离层，保留形成于内部凹槽的隔离结构。然后再次形成隔离层，当源/漏凹槽没有被充满时，再次除去形成于源/漏凹槽侧壁的隔离层，依此类推。多次形成隔离层，并多次除去形成于源/漏凹槽侧壁的隔离层，保证源/漏凹槽不会被填满、或者其开口不会被封闭，以便于后续暴露源/漏凹槽侧壁，进而形成源/漏。同时也能够避免在内部凹槽中的隔离结构中出现孔洞。
请参考图7a-图7b，在源/漏凹槽中形成源/漏160。
源/漏160用于后续在其上方形成连接结构实现导通。明显的，牺牲层120之间或者牺牲层120和伪栅结构140之间的区域用于后续形成沟道。在本发明实施例中，形成源/漏160的工艺包括外延生长工艺。
明显的，在本发明的实施例中，由于之前的源/漏凹槽没有被填充满、或者其开口没有被封闭，后续暴露源/漏凹槽侧壁后，源/漏凹槽侧壁并没有留下隔离层，在形成源/漏之后，各结构之间均达到预期的连接效果，提高了鳍式场效应晶体管的性能。
在本发明的实施例中，形成源/漏160后，还包括去除伪栅140和牺牲层120，以形成栅极凹槽(未示出)，并在栅极凹槽中形成金属栅极。金属栅极包括了原本伪栅位置的部分和牺牲层位置的部分，因此金属栅极为环栅结构，且位于牺牲层位置的环栅结构与源/漏160被内部隔离结构隔离开。
综上所述，本发明实施例公开的鳍式场效应晶体管的形成方法中，多次形成内部隔离结构，并多次去除形成于源/漏凹槽侧壁的隔离层，能够有效避免源/漏凹槽不会被填满、或者避免其开口被封闭，进而便于后续形成源/漏，提高了鳍式场效应晶体管的性能。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (10)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有鳍部，所述鳍部中形成有一层、或间隔形成有多层的牺牲层，所述鳍部顶部形成有伪栅结构；
形成覆盖所述鳍部侧面的第一侧墙、覆盖所述伪栅结构侧面的第二侧墙；
刻蚀所述伪栅结构两侧的所述鳍部，以形成暴露所述牺牲层和所述第一侧墙的源/漏凹槽；
刻蚀部分暴露的所述牺牲层，以形成内部凹槽；和
在所述内部凹槽内和所述源/漏凹槽侧壁形成隔离层，再去除形成于所述源/漏凹槽侧壁的所述隔离层，保留形成于所述内部凹槽中的所述隔离层，多次重复上述形成、再去除所述隔离层的步骤，直至保留在所述内部凹槽中所述隔离层形成内部隔离结构，以隔离后续形成的源/漏与部分环栅结构。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述内部隔离结构的工艺步骤包括：
在所述内部凹槽内和所述源/漏凹槽侧壁形成第一隔离层；
除去形成于所述源/漏凹槽侧壁上的所述第一隔离层，保留在所述内部凹槽中的所述第一隔离层为第一隔离结构；
在所述内部凹槽内和所述源/漏凹槽侧壁形成第二隔离层；和
除去形成于所述源/漏凹槽侧壁上的所述第二隔离层，保留在所述内部凹槽中的所述第二隔离层为第二隔离结构，所述隔离层包括第一隔离层和所述第二隔离层，所述内部隔离结构包括所述第一隔离结构和所述第二隔离结构。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述隔离层的材料包括：SiOx、SiNx、SiON中的一种或者多种组合。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述隔离层的工艺包括原子层沉积工艺。
5.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，形成内部隔离结构后，暴露所述源/漏凹槽两侧的所述第一侧墙。
6.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，暴露所述源/漏凹槽侧壁后，还包括在所述源/漏凹槽中形成源/漏，所述源/漏覆盖所述内部隔离结构。
7.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述源/漏的工艺包括外延生长工艺。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述内部凹槽的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的横向刻蚀速率大于所述纵向刻蚀速率。
9.根据权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述干法刻蚀工艺为横向干法刻蚀工艺。
10.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成的所述内部凹槽的深度尺寸为l，2nm≤l≤8nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910082856.0A CN111477548B (zh) | 2019-01-23 | 2019-01-23 | 鳍式场效应晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910082856.0A CN111477548B (zh) | 2019-01-23 | 2019-01-23 | 鳍式场效应晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111477548A true CN111477548A (zh) | 2020-07-31 |
| CN111477548B CN111477548B (zh) | 2023-09-22 |
Family
ID=71743581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910082856.0A Active CN111477548B (zh) | 2019-01-23 | 2019-01-23 | 鳍式场效应晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111477548B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023108884A1 (zh) * | 2021-12-13 | 2023-06-22 | 中国科学院微电子研究所 | 具有替代侧墙的纳米线/片器件及制造方法及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847812A (zh) * | 2015-10-15 | 2017-06-13 | 三星电子株式会社 | 集成电路器件 |
| US20180122901A1 (en) * | 2012-06-29 | 2018-05-03 | Intel Corporation | Integration methods to fabricate internal spacers for nanowire devices |
| CN108475695A (zh) * | 2016-01-05 | 2018-08-31 | 应用材料公司 | 制造用于半导体应用的环绕式水平栅极器件的纳米线的方法 |
| CN108475697A (zh) * | 2015-12-22 | 2018-08-31 | 英特尔公司 | 具有嵌入式电介质间隔的纳米线晶体管 |
| CN108695377A (zh) * | 2017-04-05 | 2018-10-23 | 三星电子株式会社 | 半导体装置 |
| CN109216454A (zh) * | 2017-07-07 | 2019-01-15 | 中芯国际集成电路制造(北京)有限公司 | 纳米线晶体管及其形成方法 |
-
2019
- 2019-01-23 CN CN201910082856.0A patent/CN111477548B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180122901A1 (en) * | 2012-06-29 | 2018-05-03 | Intel Corporation | Integration methods to fabricate internal spacers for nanowire devices |
| CN106847812A (zh) * | 2015-10-15 | 2017-06-13 | 三星电子株式会社 | 集成电路器件 |
| CN108475697A (zh) * | 2015-12-22 | 2018-08-31 | 英特尔公司 | 具有嵌入式电介质间隔的纳米线晶体管 |
| CN108475695A (zh) * | 2016-01-05 | 2018-08-31 | 应用材料公司 | 制造用于半导体应用的环绕式水平栅极器件的纳米线的方法 |
| CN108695377A (zh) * | 2017-04-05 | 2018-10-23 | 三星电子株式会社 | 半导体装置 |
| CN109216454A (zh) * | 2017-07-07 | 2019-01-15 | 中芯国际集成电路制造(北京)有限公司 | 纳米线晶体管及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023108884A1 (zh) * | 2021-12-13 | 2023-06-22 | 中国科学院微电子研究所 | 具有替代侧墙的纳米线/片器件及制造方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111477548B (zh) | 2023-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9589848B2 (en) | FinFET structures having silicon germanium and silicon channels | |
| US9368496B1 (en) | Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices | |
| KR101441747B1 (ko) | ＦｉｎＦＥＴ 디바이스를 위한 구조 및 방법 | |
| US8609480B2 (en) | Methods of forming isolation structures on FinFET semiconductor devices | |
| US8716156B1 (en) | Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process | |
| US7879659B2 (en) | Methods of fabricating semiconductor devices including dual fin structures | |
| US8466034B2 (en) | Method of manufacturing a finned semiconductor device structure | |
| US9006077B2 (en) | Gate length independent silicon-on-nothing (SON) scheme for bulk FinFETs | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| TW201907453A (zh) | 閘極環繞奈米片場效應電晶體及其製造方法 | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| US9202919B1 (en) | FinFETs and techniques for controlling source and drain junction profiles in finFETs | |
| TWI509710B (zh) | 具有改良之閘極高度均勻性的半導體裝置及其製造方法 | |
| US20110014769A1 (en) | Manufacturing method for planar independent-gate or gate-all-around transistors | |
| KR20130129867A (ko) | 대안적인 채널 물질들로 핀펫 디바이스들을 형성하는 방법 | |
| US9793378B2 (en) | Fin field effect transistor device with reduced overlap capacitance and enhanced mechanical stability | |
| CN113782441B (zh) | FinFET的制造方法 | |
| US10411118B2 (en) | Semiconductor structures and fabrication methods thereof | |
| US10008582B2 (en) | Spacers for tight gate pitches in field effect transistors | |
| CN111477548B (zh) | 鳍式场效应晶体管的形成方法 | |
| US20090111238A1 (en) | Method for manufacturing semiconductor device capable of increasing current drivability of pmos transistor | |
| CN106409748B (zh) | 半导体元件及其制作方法 | |
| US20150069515A1 (en) | Integrated circuits having laterally confined epitaxial material overlying fin structures and methods for fabricating same | |
| CN103632978A (zh) | 半导体结构的形成方法 | |
| US11374116B2 (en) | Semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |