CN111477258A - 半导体存储器装置、控制器以及两者的操作方法 - Google Patents

半导体存储器装置、控制器以及两者的操作方法 Download PDF

Info

Publication number
CN111477258A
CN111477258A CN201911022382.7A CN201911022382A CN111477258A CN 111477258 A CN111477258 A CN 111477258A CN 201911022382 A CN201911022382 A CN 201911022382A CN 111477258 A CN111477258 A CN 111477258A
Authority
CN
China
Prior art keywords
memory cells
program
memory cell
data
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911022382.7A
Other languages
English (en)
Other versions
CN111477258B (zh
Inventor
金荣均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111477258A publication Critical patent/CN111477258A/zh
Application granted granted Critical
Publication of CN111477258B publication Critical patent/CN111477258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种半导体存储器装置，该半导体存储器装置可以包括：存储器单元阵列，包括多个存储器单元；外围电路，用于对存储器单元阵列执行编程操作；以及控制逻辑，用于控制外围电路对存储器单元阵列执行编程操作。控制逻辑可以响应于编程命令来控制外围电路对多个存储器单元之中的、选择的物理页面中包括的存储器单元执行编程操作，并且基于编程操作是否已经通过来控制外围电路对选择的物理页面中包括的存储器单元之中的至少一个存储器单元执行附加编程操作。

Description

半导体存储器装置、控制器以及两者的操作方法
相关申请的交叉引用
本申请文件要求于2019年1月23日提交的申请号为10-2019-0008848的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文以用于所有目的。
技术领域
本公开技术总体涉及一种电子装置，并且更特别地，涉及一种半导体存储器装置、控制器以及两者的操作方法。
背景技术
一些半导体存储器装置以二维结构集成。作为示例，二维NAND闪速存储器装置可以被实施为水平布置在半导体衬底上的存储器单元串。一些半导体存储器装置可以以三维结构集成。作为示例，三维NAND闪速存储器装置可以被实施为垂直布置在半导体衬底上的存储器单元串。这种半导体存储器装置的操作由存储器控制器或处理器控制。半导体存储器装置以及存储器控制器和/或处理器可以构成存储装置。
发明内容
除了其它特征和益处之外，本公开技术的实施例提供一种具有提高的可靠性的半导体存储器装置、控制器以及两者的操作方法。
在本公开技术的一方面，提供一种半导体存储器装置，该半导体存储器装置包括：存储器单元阵列，包括多个存储器单元；外围电路，被配置成对存储器单元阵列执行编程操作；以及控制逻辑，被配置成控制外围电路对存储器单元阵列执行编程操作，其中控制逻辑响应于编程命令来控制外围电路对多个存储器单元之中的选择的物理页面中包括的存储器单元执行编程操作，并且基于编程操作是否已经通过来控制外围电路对选择的物理页面中包括的存储器单元之中的至少一个存储器单元执行附加编程操作。
在本公开技术的另一方面，提供一种用于操作控制器的方法，该控制器用于控制半导体存储器装置，该方法包括：感测半导体存储器装置的突然断电(SPO)；对应于SPO的感测，将针对被最后编程的物理页面的读取命令传送至半导体存储器装置；接收对应于读取命令的读取数据；以及基于读取数据，根据在最终编程操作期间是否已经执行附加编程操作来确定最终编程操作是否已经通过。
在本公开技术的另一方面，提供一种用于控制半导体存储器装置的控制器，该控制器包括：突然断电(SPO)传感器，被配置成通过感测半导体存储器装置的SPO来生成SPO感测信号；编程通过确定器，被配置成响应于SPO感测信号而生成用于读取被最后编程的物理页面的控制信号；以及命令生成器，被配置成基于控制信号来生成用于读取物理页面的读取命令并且将读取命令传送至半导体存储器装置，其中编程通过确定器基于接收的对应于读取命令的读取数据来确定最终编程操作是否已经通过。
在本公开技术的另一方面，提供一种半导体存储器装置，该半导体存储器装置包括：存储器单元阵列，包括多个存储器单元和一个或多个标志存储器单元，每个标志存储器单元经由字线联接到存储器单元组；以及控制器，与存储器单元阵列通信，并且控制器被配置成：从与多个存储器单元联接的字线中选择与来自多个存储器单元的、用于编程的目标存储器单元集联接的字线；将幅值递增的一系列编程脉冲和编程验证脉冲施加到所选择的字线，编程脉冲升高目标存储器单元集的阈值电压，编程验证脉冲验证目标存储器单元集的阈值电压是否已经升高到目标阈值电压电平以上；将控制电压施加到目标存储器单元集以使目标存储器单元集处于施加编程脉冲的状况中；并且当确定对目标存储器单元集的编程操作的状态时，将控制电压施加到一个或多个标志存储器单元以使一个或多个标志存储器单元处于以下状况中：施加编程脉冲中的至少一个以对一个或多个标志存储器单元进行编程，一个或多个标志存储器单元指示对目标存储器单元集的编程操作的状态。
在本公开技术的另一方面，提供一种半导体存储器装置，该半导体存储器装置包括：存储器单元阵列，包括多个存储器单元和一个或多个标志存储器单元，多个存储器单元存储数据，一个或多个标志存储器单元指示对多个存储器单元的编程操作的状态；以及控制器，与存储器单元阵列通信，并且控制器被配置成：确定对多个存储器单元的编程操作的状态是否存储在与多个存储器单元相关联的一个或多个标志存储器单元中；读取多个存储器单元以确定通过错误校正引擎是否成功读取了数据；并且基于关于对多个存储器单元的编程操作的状态是否存储在一个或多个标志存储器单元中的确定以及关于通过错误校正引擎是否成功读取了数据的确定，确定对多个存储器单元的编程操作是否已经被验证为完成以及是否将多个存储器单元指定为失败的存储器单元。
附图说明
现在在下文中将参照附图更全面地描述示例实施例；然而，示例实施例可以以不同的形式实现，并且不应该被解释为限于本文阐述的实施例。而是，这些实施例被提供使得本公开将彻底且完整，并且将向本领域技术人员充分传达示例实施例的范围。
在附图中，为了清楚说明，可能夸大尺寸。
图1是示出基于本公开技术的实施例的存储装置的示例的框图。
图2是示出图1中所示的半导体存储器装置的示例的框图。
图3是示出图2中所示的存储器单元阵列的示例的示图。
图4是示出图3中所示的存储块之中的示例存储块的电路图。
图5是示出图3中所示的存储块之中的另一示例存储块的电路图。
图6是示出图2中所示的存储器单元阵列中包括的多个存储块之中的示例存储块的电路图。
图7是示出基于本公开技术的实施例的包括标志存储器单元的物理页面的示图。
图8是示出基于本公开技术的实施例的半导体存储器装置的操作方法的示例的流程图。
图9是示出基于本公开技术的实施例的半导体存储器装置的操作方法的示例的流程图。
图10是示出在目标存储器单元已经被验证为正确编程(编程验证通过)的情况下，图9中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
图11是示出在如图10所示编程-验证方法的编程电压脉冲和编程验证电压脉冲被施加到目标存储器单元并且目标存储器单元已经被验证为正确编程(编程验证通过)的情况下，对标志存储器单元的编程的示图。
图12是示出在目标存储器单元尚未被验证为正确编程(编程验证失败)的情况下，图9中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
图13A是示出基于本公开技术的实施例的控制器的示例的框图。
图13B是示出基于本公开技术的实施例的控制器的操作方法的示例的流程图。
图14是示出基于本公开技术的另一实施例的半导体存储器装置的操作方法的示例的流程图。
图15是示出在目标存储器单元尚未被验证为正确编程(编程验证失败)的情况下，图14中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
图16是示出在目标存储器单元已经被验证为正确编程(编程验证通过)的情况下，图14中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
图17是示出基于本公开技术的另一实施例的半导体存储器装置的操作方法的示例的流程图。
图18是示出在执行编程循环直到阈值循环次数的情况下，图17中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
图19是示出在目标存储器单元在阈值循环次数内已经被验证为正确编程的情况下，图17中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
图20是示出基于本公开技术的实施例的控制器的操作方法的示例的流程图。
图21是示出在目标存储器单元尚未被验证为正确编程(编程验证失败)的情况下，基于本公开技术的另一实施例的用于施加虚设编程脉冲的示例方法的示图。
图22是示出基于本公开技术的另一实施例的不包括标志存储器单元的物理页面的示例的示图。
图23是示出基于图21和图22中示出的方法的示例方法的流程图。
图24是示出基于本公开技术的实施例的控制器的操作方法的示例的流程图。
图25是示出包括图2中所示的半导体存储器装置的存储装置的示例的框图。
图26是示出图25中所示的存储装置的应用示例的框图。
图27是示出包括参照图26描述的存储装置的计算系统的框图。
具体实施方式
在本申请文件中，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间仅有的元件，或者也可以存在一个或多个中间元件。本申请文件中公开的技术可以在提供一种包括存储器单元阵列的存储装置的实施例中实施，该存储器单元阵列包括存储存储器单元阵列的编程状态的标志存储器单元。
图1是示出基于本公开技术的实施例的存储装置的示例的框图。
参照图1，存储装置1000包括半导体存储器装置100和控制器200。而且，存储装置1000联接到作为用户装置的主机HOST。
半导体存储器装置100是被配置成在控制器200的控制下操作的装置。半导体存储器装置100可以被设置为至少一个芯片中的集成电路，并且可以在控制器200的控制下执行特定操作。例如，半导体存储器装置100可以被设置为非易失性存储器装置或易失性存储器装置。半导体存储器装置100可以利用固态硬盘、固态驱动器(SSD)、PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CFC)、智能媒体卡(SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)、通用闪存(UFS)等来配置。
半导体存储器装置100可以包括存储器单元阵列(未示出)和外围电路(未示出)。稍后将参照图2描述半导体存储器装置100中包括的存储器单元阵列和外围电路。同时，半导体存储器装置100包括状态存储装置101。
存储器单元阵列包括多个存储器单元。外围电路响应于来自控制器200的命令对存储器单元阵列110执行编程操作、读取操作、擦除操作等。在编程操作中，外围电路可以从控制器200接收数据，并且将接收到的数据存储在存储器单元阵列中的选择的存储器单元中。在读取操作中，外围电路可以读取存储在存储器单元阵列中的选择的存储器单元中的数据，并且将读取数据输出至控制器200。在擦除操作中，外围电路可以擦除存储在存储器单元阵列中的选择的存储器单元中的数据。虽然图1中未示出，但是半导体存储器装置100进一步包括控制逻辑，该控制逻辑被配置成控制外围电路对存储器单元阵列执行数据编程操作、数据读取操作和数据擦除操作。状态存储装置101从控制器200接收状态读取请求SRR，并且响应于状态读取请求SRR将状态读取数据SRD传送至控制器200。更具体地，状态存储装置101可以存储表示半导体存储器装置100是对应于就绪状态还是对应于忙碌状态的状态读取数据SRD。状态读取数据SRD可以响应于从控制器200接收到的状态读取请求SRR而被输出。
半导体存储器装置100对应于就绪状态可以表示半导体存储器装置100已经完成内部操作并且正在等待。例如，半导体存储器装置100对应于就绪状态可以表示半导体存储器装置100已经完成对应于命令的编程操作、读取操作或擦除操作。
半导体存储器装置100对应于忙碌状态可以表示半导体存储器装置100仍在执行内部操作。例如，半导体存储器装置100对应于忙碌状态可以表示半导体存储器装置100仍在执行对应于命令的编程操作、读取操作或擦除操作。
控制器200联接在主机HOST和半导体存储器装置100之间。控制器200可以响应于来自主机HOST的请求，将命令传送至半导体存储器装置100。半导体存储器装置100可以执行与接收到的命令对应的操作。主机HOST可以利用诸如下列的装置来配置：个人计算机或便携式计算机、个人数字助理(PDA)、便携式媒体播放器(PMP)或MP3播放器。主机HOST和存储装置1000可以通过诸如USB、SCSI、ESDI、SATA、SAS、高速PCI或IDE接口的标准化接口彼此联接。
在实施例中，控制器200可以响应于来自主机HOST的请求，控制半导体存储器装置100执行编程操作、读取操作或擦除操作。在编程操作中，控制器200可以向半导体存储器装置100提供与编程操作对应的命令(在下文中称为编程命令)、地址和数据。半导体存储器装置100可以将数据编程在由地址指示的存储器单元中。在读取操作中，控制器200可以向半导体存储器装置100提供与读取操作对应的命令(在下文中称为读取命令)和地址。半导体存储器装置100可以从由地址指示的存储器单元读取数据，并且将读取数据输出至控制器200。在擦除操作中，控制器200可以向半导体存储器装置100提供与擦除操作对应的命令(在下文中称为擦除命令)和地址。半导体存储器装置100可以擦除存储在由地址指示的存储器单元中的数据。
控制器200将命令传送至半导体存储器装置100，然后检查与相应命令对应的操作的执行是否已经完成。而且，控制器200可以检查与相应命令对应的操作的执行是已经成功还是已经失败。为了检查与相应命令对应的操作的执行是已经成功还是已经失败，控制器200可以传送编程命令、读取命令或擦除命令，然后对半导体存储器装置100执行状态读取。当控制器200将状态读取请求SRR传送至半导体存储器装置100时，半导体存储器装置100可以将状态读取数据SRD提供至控制器200。半导体存储器装置100可以通过状态读取数据SRD将对应于命令的操作是否已经完成、对应于命令的操作是否正在执行或对应于命令的操作是否已经失败传送至控制器200。更具体地，从控制器200接收到的状态读取请求SRR被传送至半导体存储器装置100的状态存储装置101。半导体存储器装置100对应于状态读取请求SRR，将存储在状态存储装置101中的状态读取数据SRD传送至控制器200。
因此，控制器200可以根据存储在半导体存储器装置100的状态存储装置101中的状态读取数据SRD来确定半导体存储器装置的操作是否已经成功。例如，当半导体存储器装置100执行编程操作时，在编程操作完成之后，表示编程操作是否已经成功的数据可以作为状态读取数据SRD存储在状态存储装置101中。控制器200可以基于从半导体存储器装置100提供的状态读取数据SRD来确定是否已经成功执行半导体存储器装置100的编程操作。在示例中，当半导体存储器装置100的编程操作失败时，半导体存储器装置100将表示编程失败的状态读取数据SRD存储在状态存储装置101中。控制器200可以将状态读取请求SRR传送至半导体存储器装置100。表示编程失败的状态读取数据SRD响应于状态读取请求SRR而被传送至控制器200。控制器200可以基于表示编程失败的状态读取数据SRD来执行后续操作。例如，用于允许相应编程数据存储在半导体存储器装置100的另一区域中的编程命令可以被重新传送至半导体存储器装置100。半导体存储器装置100可以对相应编程数据重新执行编程操作。
然而，当对存储装置1000的电力供应在控制器200识别出半导体存储器装置100的编程操作已经失败之前被中断时，或者当对存储装置1000的电力供应在控制器200识别出半导体存储器装置100的编程操作已经失败之后执行后续操作之前被中断时，可能会出现问题。存储在半导体存储器装置100的状态存储装置101中的状态读取数据SRD丢失。当在上述情况下向存储装置1000重新供应电力时，控制器200无法确定先前编程操作的状态-目标存储器单元集是已经被验证为正确编程(“编程通过”)还是尚未被验证为正确编程(“编程失败”)。在基于页面执行编程操作的实施例中，目标存储器单元集可以指示一个或多个页面。此处，“目标存储器单元”可以指示旨在通过当前编程操作被编程的存储器单元。
基于本公开技术的实施例而实施的半导体存储器装置100将表示目标存储器单元在编程操作中是否已经被验证为正确编程的数据存储在标志存储器单元中。因此，即使在存储器控制器由于电力突然中断而未能将先前编程操作的状态存储在其自身的存储器中的情况下，半导体存储器装置也可以确定目标存储器单元在先前编程操作中是否已经被验证为正确编程。
图2是示出图1中所示的半导体存储器装置的示例的框图。
参照图2，半导体存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130，该存储器单元阵列110被配置成存储数据，该外围电路120被配置成对存储器单元阵列110执行擦除操作、编程操作、读取操作等，该控制逻辑130被配置成控制外围电路120。基于本公开技术的实施例而实施的半导体存储器装置100可以进一步包括状态存储装置140。状态存储装置140存储作为状态读取数据SRD的存储器单元阵列110的操作状态。图2中所示的状态存储装置140可以是与图1中所示的状态存储装置101相同的组件。状态读取数据SRD可以通过输入/输出接口124被传送至控制器200。
存储器单元阵列110包括多个存储块(未示出)，并且存储块包括多个单元串(未示出)。例如，单元串包括漏极选择晶体管、存储器单元和源极选择晶体管，并且联接到位线BL。漏极选择晶体管的栅极联接到漏极选择线DSL，存储器单元的栅极联接到字线WL，并且源极选择晶体管的栅极联接到源极选择线。
外围电路120包括电压生成器122、地址解码器121、读取/写入电路123和输入/输出接口124。电压生成器122在控制逻辑130的控制下生成各种操作所必需的操作电压。例如，电压生成器122可以生成在数据读取操作中需要的读取电压Vread和通过电压Vpass。而且，电压生成器122生成包括多个编程脉冲的编程电压、编程通过电压、验证电压、擦除电压等作为操作电压。
响应于从控制逻辑130接收到的地址，地址解码器121将操作电压传送至与存储器单元阵列110中包括的多个存储块之中的选择的存储块联接的漏极选择线DSL、字线WL和源极选择线SSL。
读取/写入电路123响应于列地址CADD与存储器单元阵列110交换数据。而且，读取/写入电路123包括分别与存储器单元阵列110的位线BL1至BLm联接的多个页面缓冲器PB1至PBm。
输入/输出接口124从外部接收命令CMD、数据DATA和地址ADD。而且，输入/输出接口124接收状态读取请求SRR。在状态检查操作中，输入/输出接口124从状态存储装置140接收状态读取数据SRD，并且将状态读取数据SRD输出至外部。
控制逻辑130可以响应于接收到的命令CMD和接收到的地址ADD来控制半导体存储器装置100的全部操作。同时，当从外部接收到状态读取请求SRR时，控制逻辑130将状态读取控制信号SRC输出至状态存储装置140。状态存储装置140可以存储作为状态读取数据SRD的存储器单元阵列110的操作状态。同时，状态存储装置140基于从控制逻辑130接收到的状态读取控制信号SRC，将状态读取数据SRD输出至输入/输出接口124。
图3是示出图2中所示的存储器单元阵列的示例的示图。
参照图3，存储器单元阵列110可以包括多个存储块BLK1至BLKz。每个存储块可以具有三维结构。每个存储块可以包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可以沿+X方向、+Y方向和+Z方向布置。将参照图4至图6更详细地描述每个存储块的结构。
图4是示出图3中所示的存储块BLK1至BLKz之中的示例存储块BLKa的电路图。
参照图4，存储块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每一个可以形成为“U”形。在存储块BLKa中，m个单元串布置在行方向(即，+X方向)上。图4示出两个单元串布置在列方向(即，+Y方向)上。然而，这是为了方便描述；并且将理解的是，可以在列方向上布置三个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每一个可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCp之间。
在实施例中，布置在相同行上的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管联接到不同的源极选择线。在图4中，第一行上的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在另一实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同联接到一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分成第一至第p存储器单元MC1至MCp以及第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp顺序布置在+Z方向的相反方向上，并且串联地联接在源极选择晶体管SST和管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn顺序布置在+Z方向上，并且串联地联接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn通过管道晶体管PT联接。每个单元串的第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。
每个单元串的管道晶体管PT的栅极联接到管线PL。
每个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MCp+1至MCn之间。布置在行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行上的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。
布置在列方向上的单元串联接到在列方向上延伸的位线。在图4中，第一列上的单元串CS11和CS21联接到第一位线BL1。第m列上的单元串CS1m和CS2m联接到第m位线BLm。
布置在行方向上的单元串中的、联接到相同字线的存储器单元构成一个页面。例如，第一行上的单元串CS11至CS1m中的、联接到第一字线WL1的存储器单元构成一个页面。第二行上的单元串CS21至CS2m中的、联接到第一字线WL1的存储器单元构成另一页面。当漏级选择线DSL1和DSL2中的任意一个被选择时，布置在一个行方向上的单元串可以被选择。当字线WL1至WLn中的任意一个被选择时，选择的单元串中的一个页面可以被选择。
在另一实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。另外，布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中的偶数编号的单元串可以分别联接到偶数位线，并且布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中的奇数编号的单元串可以分别联接到奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚设存储器单元。例如，可以设置至少一个虚设存储器单元以减小源极选择晶体管SST和存储器单元MC1至MCp之间的电场。可选地，可以设置至少一个虚设存储器单元以减小漏极选择晶体管DST和存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKa的操作的可靠性提高。另一方面，存储块BLKa的大小增加。当虚设存储器单元的数量减少时，存储块BLKa的大小减小。另一方面，存储块BLKa的操作的可靠性可能劣化。
为了有效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在对存储块BLKa的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，控制施加到与各个虚设存储器单元联接的虚设字线的电压，使得虚设存储器单元可以具有所需的阈值电压。
图5是示出图3中所示的存储块BLK1至BLKz之中的另一示例存储块BLKb的电路图。
参照图5，存储块BLKb可以包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿+Z方向延伸。单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括堆叠在存储块BLKb下面的衬底(未示出)上的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCn之间。布置在相同行上的单元串的源极选择晶体管联接到相同的源极选择线。布置在第一行上的单元串CS11'至CS1m'的源极选择晶体管联接到第一源极选择线SSL1。布置在第二行上的单元串CS21'至CS2m'的源极选择晶体管联接到第二源极选择线SSL2。在另一实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同联接到一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn串联地联接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。
每个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管联接到在行方向上延伸的漏极选择线。第一行上的单元串CS11'至CS1m'的漏极选择晶体管联接到第一漏极选择线DSL1。第二行上的单元串CS21'至CS2m'的漏极选择晶体管联接到第二漏极选择线DSL2。
因此，除了从图5中的每个单元串排除管道晶体管PT之外，图5的存储块BLKb可以具有与图4的存储块BLKa的电路相似的电路。
在另一实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。另外，布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中的偶数编号的单元串可以分别联接到偶数位线，并且布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中的奇数编号的单元串可以分别联接到奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚设存储器单元。例如，可以设置至少一个虚设存储器单元以减小源极选择晶体管SST和存储器单元MC1至MCn之间的电场。可选地，可以设置至少一个虚设存储器单元以减小漏极选择晶体管DST和存储器单元MC1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKb的操作的可靠性提高。另一方面，存储块BLKb的大小增加。当虚设存储器单元的数量减少时，存储块BLKb的大小减小。另一方面，存储块BLKb的操作的可靠性可能劣化。
为了有效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在对存储块BLKb的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，控制施加到与各个虚设存储器单元联接的虚设字线的电压，使得虚设存储器单元可以具有所需的阈值电压。
图6是示出图2中所示的存储器单元阵列100中包括的多个存储块BLK1至BLKz之中的示例存储块BLKc的电路图。
参照图6，存储块BLKc包括多个串CS1至CSm。多个串CS1至CSm可以分别联接到多个位线BL1至BLm。多个串CS1至CSm中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以具有相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCn之间。
每个单元串的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
每个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MC1至MCn之间。
联接到相同字线的存储器单元构成一个页面。当漏极选择线DSL被选择时，单元串CS1至CSm可以被选择。当字线WL1至WLn中的任意一个被选择时，选择的单元串之中的一个页面可以被选择。
在另一实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。单元串CS1至CSm之中的偶数编号的单元串可以分别联接到偶数位线，并且单元串CS1至CSm之中的奇数编号的单元串可以分别联接到奇数位线。
图7是示出基于本公开技术的实施例的包括标志存储器单元的物理页面的示图。
参照图7，示出了存储块中包括的物理页面300。物理页面可以是联接到相同字线的存储器单元集，以成为读取操作或编程操作的单位。基于本公开技术的实施例的物理页面300可以包括普通存储器单元组301和标志存储器单元310。普通存储器单元组301可以包括多个普通存储器单元302。普通数据可以存储在普通存储器单元组301中。表示对物理页面300的普通存储器单元组301的编程操作是否已经正常完成的数据可以存储在标志存储器单元310中。
图7示出了物理页面300包括一个标志存储器单元310的实施例。然而，在一些实施例中，物理页面300可以包括两个或更多个标志存储器单元。
图8是示出基于本公开技术的实施例的半导体存储器装置的操作方法的示例的流程图。
参照图8，基于本公开技术的实施例的半导体存储器装置的操作方法包括：步骤S110，执行与从控制器接收到的编程命令对应的编程操作；以及步骤S130，基于目标存储器单元是否已经被验证为正确编程，对标志存储器单元执行编程操作。
在步骤S110中，可以执行将数据编程在待被编程的选择的物理页面300的普通存储器单元组301中包括的存储器单元中的操作。编程操作可以包括：编程电压施加操作，将编程电压施加到与选择的页面联接的选择的字线；以及验证操作，确定与选择的字线联接的存储器单元的阈值电压是否已经达到目标电平。编程电压施加操作和验证操作可以构成一个循环，并且在编程操作期间可以重复多个循环。可以使用增量步进脉冲编程(ISPP)方案来执行步骤S110的编程操作，在该ISPP方案中，每当执行循环时逐渐增加编程电压。
在步骤S130中，可以基于在步骤S110中执行的编程操作是否已经通过来执行对选择的物理页面300的标志存储器单元310的编程操作。表示目标存储器单元在相应编程操作中是否已经被验证为正确编程(“编程通过”)的数据可以存储在标志存储器单元310中。
在实施例中，当编程操作的状态是“编程通过”时，可以对标志存储器单元310进行编程以表示物理页面300的普通存储器单元组301中的目标存储器单元已经被验证为正确编程。在存储装置1000在突然断电(SPO)之后被通电的情况下，可以通过参考标志存储器单元310的编程状态来确定目标存储器单元在SPO之前的编程操作中是否已经被验证为正确编程。也就是说，当存储装置1000在SPO之后被导通时，控制器200读取存储在物理页面300的标志存储器单元310中的数据位。在实施例中，当存储在标志存储器单元310中的数据位为1时，可以确定在SPO之前对物理页面300的普通存储器单元组301中包括的目标存储器单元的编程操作未正常完成。当存储在标志存储器单元310中的数据位为0时，可以确定在发生SPO之前对物理页面300的普通存储器单元组301中包括的目标存储器单元的编程操作正常完成。稍后将参照图9至图13B描述上述实施例。
在另一实施例中，当编程操作最终失败时，可以对标志存储器单元310进行编程以表示对物理页面300的普通存储器单元组301中包括的目标存储器单元的编程操作已经失败。在存储装置1000在突然断电(SPO)之后被通电的情况下，可以根据标志存储器单元310的编程状态来确定SPO之前的编程操作是否已经失败。也就是说，当存储装置1000在SPO之后被导通时，控制器200读取存储在物理页面300的标志存储器单元310中的位。当存储在标志存储器单元310中的数据位为1时，可以确定在SPO之前对物理页面300的普通存储器单元组301中包括的目标存储器单元的编程操作正在执行或目标存储器单元被正确编程。当存储在标志存储器单元310中的数据位为0时，可以确定在发生SPO之前对物理页面300的普通存储器单元组301中包括的目标存储器单元的编程操作被验证为失败。稍后将参照图14至图17描述上述实施例。
图9是示出基于本公开技术的实施例的半导体存储器装置的操作方法的示例的流程图。
参照图9，执行根据基于本公开技术的实施例而实施的半导体存储器装置的操作方法的编程操作。首先，将编程脉冲施加到选择的物理页面300的普通存储器单元组301中包括的普通存储器单元302(S210)。因此，施加了编程脉冲的存储器单元的阈值电压增加。在步骤S210中，不对标志存储器单元310进行编程。更具体地，在步骤S210中，将编程禁止电压施加到与标志存储器单元310联接的位线。因此，虽然编程脉冲被施加到与标志存储器单元310和普通存储器单元302共同联接的字线，但是标志存储器单元310的阈值电压不增加。
随后，对普通存储器单元执行编程验证操作(S220)。随后，在步骤S230中，确定目标存储器单元是否已经被验证为正确编程(“编程通过”)。当不存在“编程通过”标志时，确定当前编程循环次数是否小于阈值(例如，最大)循环次数(S260)。根据使用增量步进脉冲编程(ISPP)方案的编程-验证方法，重复编程步骤和编程验证步骤预定迭代次数(“最大循环次数”)，或者在预定迭代次数(“最大循环次数”)内重复编程步骤和编程验证步骤直到所有目标存储器单元已经被验证为正确编程。例如，当最多执行三十(30)个编程/验证循环时，最大编程循环为第三十个编程循环，并且阈值循环次数可以为30。在当前编程循环次数小于阈值循环次数时，编程脉冲的幅值增加步进电压以使尚未被正确编程的存储器单元的阈值电压增加(S270)，并且通过进行至步骤S210来执行后续编程循环。
步骤S210、S220、S230、S260和S270可以构成使用上述ISPP方案的编程循环。在预定阈值循环次数内重复步骤S210、S220、S230、S260和S270，即编程循环，从而对选择的物理页面300中的普通存储器单元执行编程操作。
当作为步骤S260的确定结果，编程循环次数达到阈值循环次数时，将表示“编程失败”的数据存储在状态存储装置101或140中(S280)，并且结束编程操作。因此，最终编程操作失败。
在实施例中，标志存储器单元联接到与目标存储器单元联接的字线。当作为步骤S230的确定结果，目标存储器单元302在编程/验证中已经被验证为正确编程时，对物理页面300中的标志存储器单元310进行编程(S240)。也就是说，在步骤S240中，将编程脉冲施加到与物理页面300的目标存储器单元302和标志存储器单元310联接的字线，同时通过将编程允许电压施加到与标志存储器单元310联接的位线，将标志存储器单元310置于施加这种编程脉冲的状况中，并且通过将编程禁止电压施加到与普通存储器单元(目标存储器单元)302联接的位线，将目标存储器单元302置于编程禁止的状况中。因此，普通存储器单元(目标存储器单元)302局部升压，普通存储器单元302的阈值电压不变，而标志存储器单元310的阈值电压从擦除状态变为编程状态。在步骤S240中，可以向标志存储器单元310施加编程脉冲至少一次。
随后，在步骤S250中，将表示“编程通过”的数据存储在状态存储装置101或140中。在不发生SPO的通常情况下，控制器200将状态读取请求SRR传送至半导体存储器装置100。随后，可以基于从半导体存储器装置100接收到的状态读取数据SRD，确定目标存储器单元在编程操作中是否已经被验证为正确编程。
当发生SPO时，控制器200可以生成针对执行刚刚的前一个编程操作的物理页面300的读取命令，并且将读取命令传送至半导体存储器装置100。控制器200通过从半导体存储器装置100接收对应于读取命令的读取数据来检查存储在标志存储器单元310中的数据。当存储在标志存储器单元310中的数据位为1时，可以确定尚未执行图9中所示的步骤S240。因此，控制器200可以确定目标存储器单元在刚刚的前一个编程操作中尚未被验证为正确编程。当存储在标志存储器单元310中的数据位为0时，可以确定已经执行图9中所示的步骤S240。因此，控制器200可以确定目标存储器单元在刚刚的前一个编程操作中已经被验证为正确编程。
稍后将参照图13B描述当发生SPO时通过检查存储在标志存储器单元310中的数据位来确定目标存储器单元在刚刚的前一个编程操作中是否已经被验证为正确编程的方法。
图10是示出在目标存储器单元已经被验证为正确编程(编程验证通过)的情况下，图9中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
参照图10，执行将第一编程脉冲Vpgm1施加到选择的物理页面300的普通存储器单元302的步骤S210。随后，通过施加验证电压对普通存储器单元302执行编程验证操作(S220)。随后，在步骤S230中，确定目标存储器单元尚未被验证为正确编程，并且在步骤S260中，确定仅已经执行了第一编程循环。在这种情况下，第一编程循环完成，并且将ISPP的编程脉冲增加步进电压。随后，通过将第二编程脉冲Vpgm2施加到选择的物理页面300的普通存储器单元302来开始第二编程循环。以这种方式，重复执行第一至第i编程循环。如上所述，标志存储器单元310在第一至第i编程循环期间未被编程，并且保持在擦除状态。
图10示出在施加第i编程脉冲Vpgmi之后，作为验证操作的结果，目标存储器单元已经被验证为正确编程的情况。因此，作为步骤S230的确定结果，通过进行至步骤S240来对标志存储器单元310进行编程。如上所述，在步骤S240中，通过施加编程脉冲，不对普通存储器单元302进行编程，而标志存储器单元310的阈值电压增加。图10示出在目标存储器单元已经通过编程验证之后立即使用与第i编程循环对应的第i编程脉冲Vpgmi对标志存储器单元310进行编程的示例实施例。在本公开技术的实施例中，用于标志存储器单元编程的编程脉冲可以是根据ISPP方案幅值递增的一系列编程脉冲中的一个。在本公开技术的另一实施例中，附加编程脉冲可以用于对标志存储器单元进行编程。在步骤S240中施加到标志存储器单元310的编程脉冲的幅值不限于如图10所示的第i编程脉冲Vpgmi。在本公开技术的实施例中，施加到标志存储器单元310的编程脉冲的幅值可以低于第i编程脉冲Vpgmi，或者在本公开技术的另一实施例中，施加到标志存储器单元310的编程脉冲的幅值可以高于第i编程脉冲Vpgmi。
在图10中，示出在“编程验证通过”之后将单个脉冲(第i编程脉冲Vpgmi)施加到标志存储器单元310。然而，在本公开技术的另一实施例中，可以施加两个或更多个编程脉冲以对标志存储器单元310进行编程。
图11是示出在如图10所示编程-验证方法的编程电压脉冲和编程验证电压脉冲被施加到目标存储器单元并且目标存储器单元已经被验证为正确编程(编程验证通过)的情况下，对标志存储器单元的编程的示图。
图11示出分别对应于擦除状态E和第一至第三编程状态P1至P3的存储器单元的阈值电压分布。作为示例，假定选择的物理页面300中包括的存储器单元302和310被实施为每单元存储两个数据位的多层单元(MLC)。第一至第三读取电压R1至R3可以用于将四个不同的阈值电压分布(擦除状态E和第一至第三编程状态P1至P3)彼此区分开，并且这些读取电压用作编程验证步骤中的读取电压。
当将图10中所示的第i编程脉冲Vpgmi施加到标志存储器单元时，标志存储器单元的阈值电压增加到编程状态P1至P3中的一个。在图11中，标志存储器单元由“FC”表示。当验证对选择的物理页面300的普通存储器单元302的编程已经正确完成时，将第i编程脉冲Vpgmi施加到标志存储器单元FC以使标志存储器单元FC的阈值电压从擦除状态E变成编程状态P1至P3中的一个。
图12是示出在目标存储器单元尚未被验证为正确编程(编程验证失败)的情况下，图9中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
参照图12，执行将第一编程脉冲Vpgm1施加到选择的物理页面300的普通存储器单元302的步骤S210。随后，通过施加验证电压对普通存储器单元302执行编程验证操作(S220)。随后，在步骤S230中，确定目标存储器单元尚未被验证为正确编程，并且在步骤S260中，确定仅已经执行了第一编程循环。在这种情况下，第一编程循环完成，并且将ISPP的编程脉冲增加步进电压。随后，将第二编程脉冲Vpgm2施加到选择的物理页面300的普通存储器单元302，开始第二编程循环。以这种方式，重复执行编程循环。
在图12中，最大编程脉冲Vpgm_max是在使用增量步进脉冲编程(ISPP)方案的编程-验证方法的编程循环中，在预定迭代次数的最后一次迭代中施加到普通存储器单元302的编程脉冲。当根据编程-验证方法，直到编程循环次数达到阈值(例如，最大)循环次数，目标存储器单元也未能通过编程验证时，确定编程操作已经失败。因此，通过进行至步骤S280，将表示“编程失败”的数据存储在状态存储装置101或140中，并且结束编程操作。不执行步骤S240。因此，与图10不同，在图12中未向标志存储器单元施加编程脉冲。
一起参照图10至图12，第一读取电压R1可以用于检测标志存储器单元FC的数据位。也就是说，当使用作为读取参考电压的第一读取电压R1确定与图11不同，标志存储器单元FC是“导通”单元(例如，擦除状态E)时，可以看出尚未执行图9中所示的步骤S240。因此，可以看出直到发生SPO之前的最终编程操作，目标存储器单元也未被验证为正确编程。
当使用作为读取参考电压的第一读取电压R1确定如图11所示，标志存储器单元FC是“截止”单元(例如，第一编程状态P1)时，可以看出已经执行图9中所示的步骤S240。因此，可以看出目标存储器单元在发生SPO之前的最终编程操作中已经被验证为正确编程。
图13A是示出基于本公开技术的实施例的控制器的示例的框图。
参照图13A，基于本公开技术的实施例而实施的控制器200包括SPO传感器210、编程通过确定器230和命令生成器250。SPO传感器210感测是否已经发生半导体存储器装置100、控制器200的突然断电(SPO)或包括这种存储器装置和控制器的存储装置1000的SPO。当存储装置1000被导通时，控制器200的SPO传感器210感测在存储装置1000的导通之前存储装置1000的最后关断是正常关断还是突然关断，并且将感测结果作为SPO感测信号SDS输出。
编程通过确定器230可以在存储装置1000的正常操作期间基于存储在半导体存储器装置100的状态存储装置101中的状态读取数据SRD来确定编程操作的状态是“编程通过”还是“编程失败”。也就是说，在存储装置1000的正常操作期间，编程通过确定器230生成用于获得状态读取数据SRD的控制信号CTRL，并且将控制信号CTRL传送至命令生成器250。命令生成器250将状态读取请求SRR传送至半导体存储器装置100。半导体存储器装置100响应于状态读取请求SRR将状态读取数据SRD传送至控制器200。控制器200的编程通过确定器230可以基于接收到的状态读取数据SRD来确定目标存储器单元是否已经被验证为正确编程或者目标存储器单元是否已经被验证为编程失败。
当存储装置1000被导通时，编程通过确定器230可以确定紧接在存储装置1000的关断之前执行的编程操作的状态-例如，目标存储器单元是否已经被验证为正确编程。编程操作的状态可以根据是否已经发生SPO而改变。
例如，当在存储装置1000导通之前不存在SPO事件时，半导体存储器装置100一定在关闭装置之前已经完成编程操作。因此，由于存储器控制器已经知道编程操作的状态，所以不需要编程通过确定器230基于状态读取数据SRD来确定编程操作的状态。
在实施例中，当存储装置1000导通之前的最后事件是SPO事件时，可以基于存储在半导体存储器装置100的标志存储器单元中的数据来确定目标存储器单元是已经被验证为正确编程还是已经被验证为编程失败。
为了执行上述进程，编程通过确定器230首先通过从SPO传感器210接收SPO感测信号来确定紧接在存储装置1000的导通之前的关断是正常关断还是由SPO引起的关断。
当紧接在存储装置1000的导通之前的关断是正常关断时，编程通过确定器230可以确定关断之前的编程操作的状态是“编程通过”。
当紧接在存储装置1000的导通之前的关断是由SPO引起的关断时，编程通过确定器230生成控制信号CTRL，并且将控制信号CTRL输出至命令生成器250以读取标志存储器单元的数据。命令生成器250响应于控制信号CTRL生成用于读取标志存储器单元的数据的读取命令RCMD，并且将读取命令RCMD传送至半导体存储器装置100。
半导体存储器装置100响应于读取命令RCMD执行读取操作，并且将通过读取操作获得的读取数据RDATA传送至控制器200。读取数据RDATA包括存储在标志存储器单元中的数据。
编程通过确定器230基于读取数据RDATA之中的、存储在标志存储器单元中的数据来确定SPO之前的编程操作的状态是“编程通过”还是“编程失败”。将参照图13B和图20更详细地描述控制器200的这种操作方法。
在本公开技术的另一实施例中，当紧接在存储装置1000的导通之前的关断是由SPO引起的关断时，可以基于是否可以对从在SPO之前被执行最终编程操作的物理页面读出的数据进行错误校正来确定关断之前的编程操作的状态是“编程通过”还是“编程失败”。
为了执行上述进程，编程通过确定器230首先通过从SPO传感器210接收SPO感测信号来确定紧接在存储装置1000的导通之前的关断是正常关断还是由SPO引起的关断。
当紧接在存储装置1000的导通之前的关断是正常关断时，编程通过确定器230可以确定关断之前的编程操作的状态是“编程通过”。
当紧接在存储装置1000的导通之前的关断是由SPO引起的关断时，编程通过确定器230生成控制信号CTRL，并且将控制信号CTRL输出至命令生成器250以读取在SPO之前被执行最终编程操作的物理页面的数据。命令生成器250响应于控制信号CTRL生成用于读取在SPO之前被执行最终编程操作的物理页面的数据的读取命令RCMD，并且将读取命令RCMD传送至半导体存储器装置100。
半导体存储器装置100响应于读取命令RCMD执行读取操作，并且将通过读取操作获得的读取数据RDATA传送至控制器200。读取数据RDATA是被最后编程的物理页面的数据。
编程通过确定器230确定通过读取操作获得的读取数据RDATA是否有错误，并且如果读取数据RDATA有错误，则编程通过确定器230确定是否可以通过对读取数据RDATA执行错误校正操作来校正错误。当可以通过错误校正操作来校正错误时，读取数据RDATA的状态可以由“ECC通过”来表示。相反，当由于错误的量超过错误校正操作的错误校正能力而无法通过错误校正操作来校正错误时，读取数据RDATA的状态可以由“ECC失败”来表示。编程通过确定器230基于读取数据RDATA的状态是“ECC通过”还是“ECC失败”来确定SPO之前的编程操作的状态是“编程通过”还是“编程失败”。为此，编程通过确定器230可以包括错误校正块。将参照图24更详细地描述控制器200的这种操作方法。
图13B是示出基于本公开技术的实施例的控制器的操作方法的示例的流程图。特别地，图13B示出在存储装置1000导通之后控制器的操作方法。
参照图13B，当存储装置1000导通时，控制器200的SPO传感器210检查在存储装置1000的导通之前是否已经发生由SPO引起的关断(S310)。随后，在步骤S320中，编程通过确定器230确定紧接在存储装置1000的导通之前的关断是否由SPO引起。
当存储装置1000的关断不是由SPO引起而是正常关断并且关断之前的最终编程操作正常完成时，编程通过确定器230可以确定关断之前的最终编程操作的状态为“编程通过”(S380)。这是因为在存储装置1000被正常关断之前完成了编程操作。
当存储装置的关断由SPO引起时，将针对在SPO之前被执行最终编程操作的物理页面300的读取命令传送至半导体存储器装置100(S330)。为此，编程通过确定器230生成用于读取包括标志存储器单元的物理页面的数据的控制信号CTRL，并且将该控制信号CTRL传送至命令生成器250。命令生成器250基于控制信号CTRL生成用于读取包括标志存储器单元的物理页面的数据的读取命令RCMD，并且将读取命令RCMD传送至半导体存储器装置100。接收到读取命令的半导体存储器装置100读取存储在物理页面300的存储器单元中的数据，并且将读取数据传送至控制器200。控制器200从半导体存储器装置100接收读取数据(S340)。
控制器200的编程通过确定器230检查接收到的读取数据之中的、与标志存储器单元310对应的数据(S350)。随后，编程通过确定器230确定标志存储器单元是否处于擦除状态E(S360)。参照图11以及图13B，标志存储器单元可以处于擦除状态E或第一编程状态P1。
作为步骤S360的确定结果，当标志存储器单元处于擦除状态E时，编程通过确定器230确定SPO之前的最终编程操作已经失败(S370)。作为步骤S360的确定结果，当标志存储器单元不处于擦除状态E时，编程通过确定器230确定关断之前的最终编程操作的状态为“编程通过”(S380)。
当确定SPO之前的最终编程操作已经失败时，控制器200可以执行与确定结果对应的后续操作。例如，命令生成器250可以生成用于重新执行已经失败的编程操作的编程命令，并且将编程命令传送至半导体存储器装置100。此外，可以执行与编程失败对应的各种操作。
图14是示出基于本公开技术的另一实施例的半导体存储器装置的操作方法的示例的流程图。
参照图14，执行根据基于本公开技术的另一实施例而实施的半导体存储器装置的操作方法的编程操作。首先，将编程脉冲施加到选择的物理页面300的普通存储器单元组301中包括的普通存储器单元302(S410)。随后，对普通存储器单元执行编程验证操作(S420)。随后，在步骤S430中，确定目标存储器单元在编程验证中是否已经被验证为正确编程。当目标存储器单元未能通过编程验证时，确定当前编程循环次数是否小于阈值(例如，最大)循环次数(S450)。在当前编程循环次数小于阈值循环次数时，增加编程脉冲值的幅值以增加尚未完成编程的存储器单元的阈值电压(S460)，并且通过进行至步骤S410来执行后续编程循环。
步骤S410、S420、S430、S450和S460可以构成使用上述ISPP方案的编程循环。图14中所示的步骤S410、S420、S430、S450和S460可以与图9中所示的步骤S210、S220、S230、S260和S270基本相同。
当作为步骤S450的确定结果，编程循环次数达到阈值循环次数时，对物理页面300中的标志存储器单元310进行编程(S470)，并且将表示“编程失败”的数据存储在状态存储装置101或140中(S480)。随后，编程操作结束。因此，最终编程操作失败。
在不发生SPO的通常情况下，控制器200将状态读取请求SRR传送至半导体存储器装置100。随后，可以基于从半导体存储器装置100接收的状态读取数据SRD，确定目标存储器单元在编程操作中是否已经被验证为正确编程。
当发生SPO时，控制器200可以生成针对执行刚刚的前一个编程操作的物理页面300的读取命令，并且将读取命令传送至半导体存储器装置100。控制器200通过从半导体存储器装置100接收对应于读取命令的读取数据来检查存储在标志存储器单元310中的数据。当存储在标志存储器单元310中的数据位为1时，可以确定尚未执行图14中所示的步骤S470。因此，控制器200可以确定目标存储器单元在刚刚的前一个编程操作中已经被验证为正确编程。当存储在标志存储器单元310中的数据位为0时，可以确定已经执行图14中所示的步骤S470。因此，控制器200可以确定刚刚的前一个编程操作失败。
稍后将参照图17描述当发生SPO时通过检查存储在标志存储器单元310中的数据位来确定目标存储器单元在刚刚的前一个编程操作中是否已经被验证为正确编程的方法。
当在步骤S430中确定目标存储器单元在编程验证中已经被验证为正确编程时，将表示“编程通过”的数据存储在状态存储装置101或140中(S440)，并且结束编程操作。
一起参照图9和图14，可以看出，在根据图9的实施例中，当目标存储器单元在编程验证中已经被验证为正确编程时对标志存储器单元进行编程(S240)，但是在根据图14的实施例中，当编程验证失败时对标志存储器单元进行编程(S470)。
图15是示出在目标存储器单元尚未被验证为正确编程(编程验证失败)的情况下，图14中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
参照图15，执行将第一编程脉冲Vpgm1施加到选择的物理页面300的普通存储器单元302的步骤S410。随后，通过施加验证电压对普通存储器单元302执行编程验证操作(S420)。随后，在步骤S430中，确定目标存储器单元尚未被验证为正确编程，并且在步骤S450中，确定仅已经执行了第一编程循环。在这种情况下，第一编程循环完成，并且将ISPP的编程脉冲增加步进电压。随后，通过将第二编程脉冲Vpgm2施加到选择的物理页面300的普通存储器单元302来开始第二编程循环。以这种方式，重复执行编程循环。
在图15中，最大编程脉冲Vpgm_max是在使用增量步进脉冲编程(ISPP)方案的编程-验证方法的编程循环中，在预定迭代次数的最后一次迭代中施加到普通存储器单元302的编程脉冲。当根据编程-验证方法，直到编程循环次数达到阈值(例如，最大)循环次数，目标存储器单元也未能通过编程验证时，确定编程操作已经失败。因此，通过进行至步骤S470对标志存储器单元进行编程。在步骤S470中，不对普通存储器单元302进行编程，并且增加标志存储器单元310的阈值电压。图15示出使用与最大编程循环对应的最大编程脉冲Vpgm_max对标志存储器单元310进行编程的示例。然而，根据基于本公开技术的实施例而实施的半导体存储器装置的操作方法，在步骤S470中施加到标志存储器单元310的编程脉冲的幅值不限于如图15所示的最大编程脉冲Vpgm_max。在本公开技术的实施例中，施加到标志存储器单元310的编程脉冲的幅值可以低于最大编程脉冲Vpgm_max，或者在本公开技术的另一实施例中，施加到标志存储器单元310的编程脉冲的幅值可以高于最大编程脉冲Vpgm_max。
图15示出在编程验证失败之后，将最大编程脉冲Vpgm_max施加到标志存储器单元310一次。然而，在本公开技术的另一实施例中，可以将两个或更多个编程脉冲施加到标志存储器单元310。
图16是示出在目标存储器单元已经被验证为正确编程(编程验证通过)的情况下，图14中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
参照图16，执行将第一编程脉冲Vpgm1施加到选择的物理页面300的普通存储器单元302的步骤S410。随后，通过施加验证电压对普通存储器单元302执行编程验证操作(S420)。随后，在步骤S430中，确定目标存储器单元尚未被验证为正确编程，并且在步骤S450中，确定仅已经执行了第一编程循环。在这种情况下，第一编程循环完成，并且将ISPP的编程脉冲增加步进电压。随后，通过将第二编程脉冲Vpgm2施加到选择的物理页面300的普通存储器单元302来开始第二编程循环。以这种方式，重复执行编程循环。
图16示出在施加第i编程脉冲Vpgmi之后，作为验证操作的结果，目标存储器单元已经被验证为正确编程的情况。因此，通过进行至步骤S440，将表示“编程通过”的数据存储在状态存储装置101或140中，并且结束编程操作。不执行步骤S470。因此，与图15不同，在图16中，未向标志存储器单元施加编程脉冲。
图17是示出基于本公开技术的另一实施例的半导体存储器装置的操作方法的示例的流程图。图17中所示的步骤S410、S420、S430、S440、S450、S460和S480可以与图14中所示的步骤S410、S420、S430、S440、S450、S460和S480基本相同。与图14不同，在图17所示的实施例中，不执行步骤S470，并且可以执行步骤S405和S415来代替步骤S470。
参照图17，执行根据基于本公开技术的另一实施例而实施的半导体存储器装置的操作方法的编程操作。首先，确定当前编程循环次数是否已经达到阈值(例如，最大)循环次数(S405)。
在当前编程循环次数达到阈值循环次数时，可以确定当前正在执行的编程循环是最后编程循环。因此，将编程脉冲施加到选择的物理页面的普通存储器单元和标志存储器单元(S415)。
在当前编程循环次数未达到阈值循环次数的情况下，将编程脉冲施加到选择的物理页面300的普通存储器单元组301中包括的普通存储器单元302(S410)。
随后，对普通存储器单元执行编程验证操作(S420)。随后，在步骤S430中，确定目标存储器单元是否已经被验证为正确编程。当目标存储器单元尚未被验证为正确编程时，确定当前编程循环次数是否小于阈值循环次数(S450)。在当前编程循环次数小于阈值循环次数时，增加编程脉冲的幅值以增加尚未完成编程的存储器单元的阈值电压(S460)，并且通过进行至步骤S405来执行后续编程循环。步骤S405、S410、S415、S420、S430、S450和S460可以构成使用上述ISPP方案的编程循环。
当作为步骤S450的确定结果，编程循环次数达到阈值循环次数时，将表示“编程失败”的数据存储在状态存储装置101或140中(S480)。随后，编程操作结束。因此，最终编程操作失败。
在不发生SPO的通常情况下，控制器200将状态读取请求SRR传送至半导体存储器装置100。随后，可以基于从半导体存储器装置100接收到的状态读取数据SRD，确定目标存储器单元在编程操作中是否已经被验证为正确编程。
当发生SPO时，控制器200可以生成针对执行刚刚的前一个编程操作的物理页面300的读取命令，并且将读取命令传送至半导体存储器装置100。控制器200通过从半导体存储器装置100接收对应于读取命令的读取数据来检查存储在标志存储器单元310中的数据。当存储在标志存储器单元310中的数据位为1时，控制器200可以确定目标存储器单元在刚刚的前一个编程操作中已经被验证为正确编程。当存储在标志存储器单元310中的数据位为0时，控制器200可以确定刚刚的前一个编程操作失败。
稍后将参照图20描述当发生SPO时通过检查存储在标志存储器单元310中的数据位来确定目标存储器单元在刚刚的前一个编程操作中是否已经被验证为正确编程的方法。
当作为步骤S430的确定结果，目标存储器单元已经被验证为正确编程时，将表示“编程通过”的数据存储在状态存储装置101或140中(S440)，并且结束编程操作。
一起参照图14和图17，可以看出，在根据图14的实施例中，当目标存储器单元在编程验证中尚未被验证为正确编程时对标志存储器单元进行编程(S470)，而在根据图17的实施例中，当编程循环次数达到阈值循环次数时，将编程脉冲施加到标志存储器单元和普通存储器单元(S415)。
图18是示出在执行编程循环直到阈值循环次数的情况下，图17中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。在图18中，为了便于描述，示出阈值循环次数为30的情况作为示例。
参照图18，在第一编程循环中，确定编程循环次数是否等于阈值循环次数(S405)。由于阈值循环次数为30，因此执行将第一编程脉冲Vpgm1施加到选择的物理页面300的普通存储器单元302的步骤S410。随后，通过施加验证电压对普通存储器单元302执行编程验证操作(S420)。随后，在步骤S430中，确定目标存储器单元尚未被验证为正确编程，并且在步骤S450中，确定仅已经执行了第一编程循环。因此，第一编程循环完成并且增加编程脉冲的幅值。随后，在第二编程循环中将编程循环次数和阈值循环次数进行比较(S405)。由于编程循环次数未达到阈值循环次数，因此将第二编程脉冲Vpgm2施加到选择的物理页面300的普通存储器单元302，并且第二编程循环开始。以这种方式，重复执行编程循环。重复编程循环直到将第二十九编程脉冲Vpgm29施加到普通存储器单元302的第二十九编程循环。
在图18中，当即使执行编程循环直到第二十九编程循环，目标存储器单元仍尚未被验证为正确编程时，开始第三十编程循环，从而执行步骤S405。由于当前编程循环达到作为阈值循环次数的30，因此执行将最大编程脉冲Vpgm_max施加到选择的物理页面300的正常存储器单元302和标志存储器单元的步骤S415。因此，除了对普通存储器单元进行编程之外，还对标志存储器单元进行编程。也就是说，在步骤S415中，普通存储器单元和标志存储器单元的阈值电压都增加。
如上所述，可以通过使用一个或多个ISPP编程脉冲或通过使用ISPP编程脉冲之外的附加编程脉冲来对标志存储器单元进行编程。在本公开技术的实施例中，如图15所示，当甚至利用最大次数(阈值循环次数)的编程循环的编程脉冲，编程验证也失败时，附加施加用于对标志存储器单元进行编程的另一编程脉冲。在本公开技术的另一实施例中，如图18所示，当编程循环次数达到阈值循环次数时，在相应编程循环期间，将编程脉冲(例如，与最大循环次数对应的最后编程脉冲)施加到普通存储器单元和标志存储器单元两者。
在图18中，当执行最后编程循环时，使用相应编程脉冲来对标志存储器单元进行编程，而不管目标存储器单元是否已经被验证为正确编程。在对标志存储器单元进行编程以表示目标存储器单元未能被验证为正确编程的实施例中，因为图18中所示的示例不需要施加附加编程脉冲来对标志存储器单元进行编程，所以图18中所示的示例可以节省对标志存储器单元进行编程所需的时间。
然而，在施加最后编程脉冲以对标志存储器单元进行编程之后目标存储器单元最终通过编程验证并且然后发生SPO的情况下，这些正确编程的目标存储器单元可能被误认为是失败的存储器单元。在这种情况下，当在利用最后编程脉冲对目标存储器单元进行最后编程之后但在存储器控制器将“编程通过”的状态存储在永久性存储器区域(例如，状态存储装置)中之前发生SPO时，标志存储器单元具有错误的状态信息，其中最后编程脉冲也被施加到标志存储器单元以表示“编程失败”的状态。随后，当在SPO事件之后重新通电时，控制器无法参考状态存储装置的数据，并且将基于标志存储器单元来确定在SPO事件之前目标存储器单元是否被正确编程。因此，控制器将误认正确编程的存储器单元为失败的存储器单元。
然而，上述情况是非常罕见的情况。仅当紧接着在阈值循环次数内利用最后编程脉冲对目标存储器单元进行编程之后发生SPO时，才会发生上述情况。在许多情况下，当目标存储器单元在阈值循环次数内被验证为正确编程时，只要在此短时段期间不发生SPO，就将目标存储器单元的状态告知控制器，并且控制器将目标存储器单元的状态存储在永久性存储器区域中。此外，因为控制器将由于存储在标志存储器单元中的“编程失败”状态而执行重新编程，因此即使发生这种罕见情况，也不会损害数据可靠性。
图19是示出在目标存储器单元在阈值循环次数内已经被验证为正确编程的情况下，图17中示出的编程-验证方法的编程电压脉冲和编程验证电压脉冲的示图。
参照图19，在第一编程循环中，确定编程循环次数是否等于阈值循环次数(S405)。由于阈值循环次数为30，因此执行将第一编程脉冲Vpgm1施加到选择的物理页面300的普通存储器单元302的步骤S410。随后，通过施加验证电压来对普通存储器单元302执行编程验证操作(S420)。随后，在步骤S430中，目标存储器单元在编程验证中未能被验证为正确编程，并且在步骤S450中，确定编程循环次数是否已经超过阈值(例如，最大)循环次数。此时，仅已经执行了第一编程循环，因此第一编程循环完成，并且编程脉冲的幅值增加步进电压。随后，在第二编程循环中将编程循环次数和阈值循环次数进行比较(S405)。由于编程循环次数未达到阈值循环次数，因此将第二编程脉冲Vpgm2施加到选择的物理页面300的普通存储器单元302以执行第二编程循环。以这种方式，重复执行编程循环。
图19示出在施加第i编程脉冲Vpgmi之后，作为验证操作的结果，目标存储器单元已经被验证为正确编程的情况。此处，i是小于30的值。在这种情况下，在执行编程循环直到阈值循环次数之前的编程循环中，目标存储器单元被验证为正确编程。因此，通过进行至步骤S440，将表示“编程通过”的数据存储在状态存储装置101或140中，并且结束编程操作。
图20是示出基于本公开技术的实施例的控制器的操作方法的示例的流程图。特别地，图20中所示的流程图示出在存储装置1000被导通之后控制器的操作方法。在下文中，将一起参照图13A来描述图20中所示的操作方法。
参照图20，当存储装置1000被导通时，控制器200的SPO传感器210检查在存储装置1000的导通之前是否发生了由SPO引起的关断(S510)。随后，在步骤S520中，编程通过确定器230确定紧接在存储装置1000的导通之前的关断是否由SPO引起。
当存储装置1000的关断不是由SPO引起而是正常关断时，编程通过确定器230可以确定在没有中断的情况下完成了关断之前的最终编程操作(S580)。这是因为在存储装置1000被正常关断之前完成了编程操作。
当存储装置的关断由SPO引起时，将针对在SPO之前被执行最终编程操作的物理页面300的读取命令传送至半导体存储器装置100(S530)。为此，编程通过确定器230生成用于读取包括标志存储器单元的物理页面的数据的控制信号CTRL，并且将控制信号CTRL传送至命令生成器250。命令生成器250基于控制信号CTRL而生成用于读取包括标志存储器单元的物理页面的数据的读取命令RCMD，并且将读取命令RCMD传送至半导体存储器装置100。接收到读取命令的半导体存储器装置100读取存储在物理页面300的存储器单元中的数据，并且将读取数据传送至控制器200。控制器200从半导体存储器装置100接收读取数据(S540)。
控制器200的编程通过确定器230检查接收到的读取数据之中的、与标志存储器单元310对应的数据(S550)。随后，编程通过确定器230确定标志存储器单元是否处于擦除状态E(S560)。
作为步骤S560的确定结果，当标志存储器单元处于擦除状态E时，编程通过确定器230确定关断之前的最终编程操作已经通过(S580)。作为步骤S560的确定结果，当标志存储器单元不处于擦除状态E时，编程通过确定器230确定SPO之前的最终编程操作的状态为“编程失败”(S570)。
当确定SPO之前的最终编程操作已经失败时，控制器200可以执行与确定结果对应的后续操作。例如，命令生成器250可以生成用于重新执行已经失败的编程操作的编程命令，并且将编程命令传送至半导体存储器装置100。此外，可以执行与编程失败对应的各种操作。
图21是示出在目标存储器单元尚未被验证为正确编程(编程验证失败)的情况下，基于本公开技术的另一实施例的用于施加虚设编程脉冲的示例方法的示图。图22是示出基于本公开技术的另一实施例的不包括标记存储器单元的物理页面的示例的示图。在下文中，将参照图21和图22描述本公开技术的又一实施例。
图21示出执行第一至最大编程循环的情况。在这种情况下，最大编程脉冲Vpgm_max是在编程循环次数达到阈值循环次数的编程循环中施加的编程脉冲。在最大编程循环中，将与最大编程循环对应的最大编程脉冲Vpgm_max施加到图22中所示的选择的物理页面400的所有存储器单元402。参照图22，物理页面400仅包括普通存储器单元402，并且不包括任何单独的标志存储器单元。
当即使重复执行编程循环，但直到编程循环次数达到阈值循环次数，目标存储器单元也未能被验证为正确编程时，确定编程操作已经失败。因此，将编程脉冲Vpgm_max施加到物理页面400的所有存储器单元402。在发生SPO之后，控制器200读取选择的物理页面400的数据，并且基于读取操作的读取数据的状态是“ECC通过”还是“ECC失败”来确定目标存储器单元在SPO之前的最终编程操作中是否被正确编程。
图23是示出基于图21和图22中示出的方法的示例方法的流程图。
参照图23，执行根据基于本公开技术的另一实施例而实施的半导体存储器装置的操作方法的编程操作。首先，将编程脉冲施加到选择的物理页面400的存储器单元402(S610)。随后，对存储器单元执行编程验证操作(S620)。随后，在步骤S630中，确定目标存储器单元在编程验证中是否已经被验证为正确编程。当编程验证失败时，确定当前编程循环次数是否小于阈值循环次数(S650)。在当前编程循环次数小于阈值循环次数时，增加编程脉冲值的幅值以增加尚未完成编程的存储器单元的阈值电压(S660)，并且通过进行至步骤S610来执行后续编程循环。
当作为步骤S650的确定结果，编程循环次数达到阈值循环次数时，将虚设编程脉冲施加到存储器单元402，以对选择的物理页面400中的所有存储器单元进行编程(S670)。步骤S670的虚设编程脉冲可以是图18中所示的最大编程脉冲Vpgm_max。随后，将表示“编程失败”的数据存储在状态存储装置101或140中(S680)。随后，编程操作结束。因此，最终编程操作失败。
虽然在步骤S630中确定编程验证失败，但是在先前编程循环中存储在存储器单元402中的数据是能通过诸如ECC的操作被恢复的数据，当执行步骤S670时，存储在存储器单元中的数据被破坏并且不会通过ECC恢复。因此，在发生SPO之后，控制器200可以通过具有ECC的读取操作，明确地确定先前编程操作失败。
在不发生SPO的通常情况下，控制器200将状态读取请求SRR传送至半导体存储器装置100。随后，可以基于从半导体存储器装置100接收到的状态读取数据SRD，确定目标存储器单元是否已经被验证为正确编程。
当发生SPO时，控制器200可以生成针对执行刚刚的前一个编程操作的物理页面400的读取命令，并且将读取命令传送至半导体存储器装置100。控制器200通过从半导体存储器装置100接收对应于读取命令的读取数据来确定读取操作是否已经通过。
当读取操作成功(没有错误或错误可以通过ECC校正)时，可以确定SPO之前的编程操作的状态为“编程通过”。当读取操作失败(错误超过ECC能力)时，由于执行了步骤S670，因此可以确定SPO之前的编程操作失败。
当在步骤S630中确定目标存储器单元已经被验证为正确编程(“编程通过”)时，将表示“编程通过”的数据存储在状态存储装置101或140中(S640)，并且结束编程操作。
图24是示出基于本公开技术的实施例的控制器的操作方法的示例的流程图。特别地，图24中所示的流程图示出在存储装置1000被导通之后控制器的操作方法。在下文中，将一起参照图13A来描述图24中所示的操作方法。
参照图24，当存储装置1000被导通时，控制器200的SPO传感器210检查在存储装置1000的导通之前是否已经发生由SPO引起的关断(S710)。随后，在步骤S720中，编程通过确定器230确定紧接在存储装置1000的导通之前的关断是否由SPO引起。
当存储装置1000的关断不是由SPO引起而是正常关断时，编程通过确定器230可以确定在没有任何意外中断的情况下完成了关断之前的最终编程操作(S780)。这是因为在存储装置1000被正常关断之前完成了编程操作。
当存储装置的关断由SPO引起时，将针对在SPO之前被执行最终编程操作的物理页面400的读取命令传送至半导体存储器装置100(S730)。为此，编程通过确定器230生成用于读取被最后编程的物理页面的数据的控制信号CTRL，并且将控制信号CTRL传送至命令生成器250。命令生成器250基于控制信号CTRL生成用于读取物理页面400的数据的读取命令RCMD，并且将读取命令RCMD传送至半导体存储器装置100。接收到读取命令的半导体存储器装置100读取存储在物理页面400的存储器单元中的数据，并且将读取数据传送至控制器200。控制器200从半导体存储器装置100接收读取数据(S740)。
控制器200的编程通过确定器230确定通过读取操作获得的读取数据是否有错误，并且如果读取数据有错误，则控制器200的编程通过确定器230确定是否可以通过对接收到的读取数据执行错误校正操作来校正错误(S750)。当可以通过错误校正操作来校正错误时，读取数据RDATA的状态可以由“ECC通过”来表示。相反，当由于错误的量超过错误校正操作的错误校正能力而无法通过错误校正操作来校正错误时，读取数据的状态可以由“ECC失败”来表示。在“ECC通过”的情况下，可以看出，尚未执行根据图23中所示的步骤S670施加虚设编程脉冲的操作。因此，编程通过确定器230确定目标存储器单元在SPO之前的最终编程操作中被验证为正确编程(S770)。在“ECC失败”的情况下，可以看出，已经执行根据图23中所示的步骤S670施加虚设编程脉冲的操作。因此，编程通过确定器230确定SPO之前的最终编程操作已经失败(S760)。
当确定SPO之前的最终编程操作已经失败时，控制器200可以执行与确定结果对应的后续操作。例如，命令生成器250可以生成用于重新执行已经失败的编程操作的编程命令，并且将编程命令传送至半导体存储器装置100。此外，可以执行与编程失败对应的各种操作。
图25是示出包括图2中所示的半导体存储器装置的存储装置1000的示例的框图。
参照图25，存储装置1000包括半导体存储器装置1300和控制器1200。
半导体存储器装置1300可以与参照图2描述的半导体存储器装置100相同地配置和操作。在下文中，将省略重复的描述。
控制器1200联接到主机HOST和半导体存储器装置1300。控制器1200被配置成响应于来自主机HOST的请求来访问半导体存储器装置1300。例如，控制器1200被配置成控制半导体存储器装置1300的读取操作、编程操作、擦除操作和后台操作。控制器1200被配置成提供半导体存储器装置1300和主机HOST之间的接口。控制器1200被配置成驱动用于控制半导体存储器装置1300的固件。
控制器1200包括随机存取存储器(RAM)1210、处理单元1220、主机接口(I/F)1230、存储器接口(I/F)1240和错误校正块1250。
RAM 1210用作处理单元1220的工作存储器、半导体存储器装置1300和主机HOST之间的高速缓存存储器、以及半导体存储器装置1300和主机HOST之间的缓冲存储器中的至少一个。
处理单元1220控制控制器1200的全部操作。处理单元1220控制半导体存储器装置1300的读取操作、编程操作、擦除操作和后台操作。处理单元1220驱动用于控制半导体存储器装置1300的固件。处理单元1220可以执行闪存转换层(FTL)的功能。处理单元1220可以通过FTL将由主机HOST提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以接收待使用映射表被转换为PBA的LBA。根据映射单位存在FTL的若干种地址映射方法。代表性地址映射方法包括页面映射方法、块映射方法以及混合映射方法。
图13A中所示的SPO传感器210、编程通过确定器230和命令生成器250可以以由处理单元1220驱动的软件或固件的形式实施。
主机I/F 1230包括用于在主机HOST和控制器1200之间交换数据的协议。在示例性实施例中，控制器1200被配置成通过诸如下列的各种接口协议中的至少一种与主机HOST通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、电子集成驱动器(IDE)协议和私有协议。
存储器I/F 1240与半导体存储器装置1300接口连接。例如，存储器I/F 1240可以包括NAND接口或NOR接口。
错误校正块1250被配置成通过使用错误校正码(ECC)来检测并校正从半导体存储器装置1300接收到的数据的错误。错误校正块1250可以使用ECC校正读取的页面数据的错误。错误校正块1250可以使用包括下列的编码调制来校正错误：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、turbo码、里德-所罗门码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)、汉明码等。
在读取操作中，错误校正块1250可以校正读取的页面数据的错误。当数量超过错误可校正位数量的错误位被包括在读取的页面数据中时，解码会失败。当数量等于或小于错误可校正位数量的错误位被包括在读取的页面数据中时，解码会成功。解码成功表示相应读取命令已经通过。解码失败表示相应读取命令已经失败。当解码成功时，控制器1200将错误已经被校正的页面数据输出至主机HOST。
控制器1200和半导体存储器装置1300可以被集成到一个半导体装置中。在示例性实施例中，控制器1200和半导体存储器装置1300可以被集成到一个半导体装置中以构成存储卡。例如，控制器1200和半导体存储器装置1300可以被集成到一个半导体装置中，以构成诸如下列的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)等。
控制器1200和半导体存储器装置1300可以被集成到一个半导体装置中以构成半导体驱动器(固态驱动器(SSD))。半导体驱动器SSD包括被配置成将数据存储在半导体存储器中的存储装置。如果将存储装置1000用作半导体驱动器SSD，则可以显著提高联接到存储装置1000的主机HOST的操作速度。
作为另一示例，存储装置1000可以被设置为诸如下列的电子装置的各组件中的一个：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子阅读器、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境下传送/接收信息的装置、构成家庭网络的各种电子装置中的一种、构成计算机网络的各种电子装置中的一种、构成远程信息处理网络的各种电子装置中的一种、RFID装置或构成计算系统的各种组件中的一种。
在示例性实施例中，半导体存储器装置1300或存储装置1000可以以各种形式来封装。例如，半导体存储器装置1300或存储装置1000可以以诸如下列的方式来封装：层叠封装(PoP)、球栅阵列封装(BGA)、芯片级封装(CSP)、塑料引线芯片载体封装(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件管芯(die in Waffle pack)、晶圆形式管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路封装(SOIC)、收缩小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)。
图26是示出图25中所示的存储装置的应用示例2000的框图。
参照图26，存储装置2000包括半导体存储器装置2100和控制器2200。半导体存储器装置2100包括多个半导体存储器芯片。多个半导体存储器芯片被划分成多个组。
图26示出多个组通过第一至第k通道CH1至CHk与控制器2200通信。每个半导体存储器芯片可以与参照图25描述的半导体存储器装置1300相同地配置和操作。
每个组被配置成通过一个公共通道与控制器2200通信。控制器2200与参照图25描述的控制器1200相同地配置。控制器2200被配置成通过多个通道CH1至CHk来控制半导体存储器装置2100的多个半导体存储器芯片。
在图26中，描述了多个半导体存储器芯片联接到一个通道的情况。然而，将理解的是，可以修改存储装置2000使得一个半导体存储器芯片联接到一个通道。
图27是示出包括参照图26描述的存储装置的计算系统的框图。
参照图27，计算系统3000包括中央处理单元3100、RAM 3200、用户接口3300、电源3400、系统总线3500和存储装置2000。
存储装置2000通过系统总线3500电联接到中央处理单元3100、RAM 3200、用户接口3300和电源3400。将通过用户接口3300供应的数据或由中央处理单元3100处理的数据存储在存储装置2000中。
图27示出半导体存储器装置2100通过控制器2200联接到系统总线3500。然而，半导体存储器装置2100可以直接联接到系统总线3500。可以由中央处理单元3100和RAM 3200来执行控制器2200的功能。
图27示出设置参照图26描述的存储装置2000。然而，存储装置2000可以被参照图25描述的存储装置1000代替。在实施例中，计算系统3000可以被配置成包括参照图25描述的存储装置1000和参照图26描述的存储装置2000两者。
在对目标存储器单元执行编程操作时，严格的阈值电压控制通常通过使用利用增量步进脉冲编程(ISPP)方案的编程-验证方法来实现。在ISPP方案中，将幅值递增的一系列编程脉冲施加到选择的存储器单元，以将存储器单元的阈值电压逐渐升高到目标阈值电压电平以上。根据编程-验证方法，(以步进电压为基础递增的)这种编程脉冲被施加到选择的存储器单元，并且在每两个连续编程脉冲之间，施加验证读取电压以验证选择的存储器单元的阈值电压是否被升高到目标阈值电压分布以上(即，选择的存储器单元是否被正确编程)。重复这些编程步骤和编程验证步骤预定迭代次数，或者在预定迭代次数内，重复这些编程步骤和编程验证步骤，直到所有目标存储器单元都已经被验证为正确编程。
在由于在将选择的存储器单元的状态(例如，选择的存储器单元是否被正确编程使得其处于目标阈值电压分布中)告知存储器控制器(例如，主机侧控制器、存储器存储控制器、闪存转换层等)之前发生诸如电力突然中断(例如，SPO)的意外事件而无法确定选择的存储器单元的状态的情况下，如果错误校正引擎能够校正从选择的存储器单元读出的数据中的错误，则无论选择的存储器单元的状态如何，选择的存储器单元都可能被视为正确编程的存储器单元。例如，如果从存储器单元读出的数据通过错误校正引擎可校正，则应该被视为未正确编程的存储器单元可能被误认为是正确编程的存储器单元。与已经被验证为正确编程的其它存储器单元相比，这些存储器单元可以具有相对较短的数据保持时间。然而，控制器没有意识到这些“未被验证的”存储器单元。
在本公开技术的一些实施例中，存储器单元阵列可以包括一个或多个标志存储器单元以存储选择的存储器单元的状态-选择的存储器单元的编程验证进程是否已经中断，导致选择的存储器单元处于这种“未被验证的”状态，并且控制器可以参考标志存储器单元以检查选择的存储器单元的状态。可以通过使用施加到常规存储器单元的一个或多个ISPP编程脉冲或通过使用ISPP编程脉冲之外的附加编程脉冲来对标志存储器单元进行编程。
在本公开技术的实施例中，半导体存储器装置包括存储器单元阵列和控制器。存储器单元阵列包括多个存储器单元和一个或多个标志存储器单元，并且每个标志存储器单元经由字线联接到存储器单元组。控制器与存储器单元阵列通信，并且控制器被配置成：从与多个存储器单元联接的字线中选择与用于编程的目标存储器单元联接的字线；将幅值递增的一系列编程脉冲和编程验证脉冲施加到选择的字线，编程脉冲升高目标存储器单元的阈值电压，编程验证脉冲验证目标存储器单元的阈值电压是否已经升高到目标阈值电压电平以上；施加控制电压以使目标存储器单元处于施加编程脉冲和施加编程验证脉冲以逐渐升高目标存储器单元的阈值电压同时执行目标存储器单元的阈值电压是否已经升高到目标阈值电压电平以上的编程验证的状况中；并且当确定编程验证的状态时，施加控制电压以使一个或多个标志存储器单元处于以下状况中：施加编程脉冲以对该一个或多个标志存储器单元进行编程以表示编程验证的状态。
作为示例，确定编程验证的状态包括：验证目标存储器单元的阈值电压已经升高到目标阈值电压电平以上。作为另一示例，控制器进一步被配置成在电力突然中断之后的读取操作期间，将从目标存储器单元读出的数据视为错误数据。作为另一示例，控制器进一步被配置成在电力突然中断之后的读取操作期间，当通过错误校正引擎成功读取数据时，将从目标存储器单元读出的数据复制到其它存储器单元。作为另一示例，确定编程验证的状态包括：验证目标存储器单元的阈值电压未能达到目标阈值电压电平。此处，控制器进一步被配置成在电力突然中断之后的读取操作期间，当确定一个或多个标志存储器单元被编程时，将从目标存储器单元读出的数据视为错误数据。控制器还被配置成当确定一个或多个标志存储器单元被编程时，将目标存储器单元视为失败的存储器单元。
在实施例中，使用一系列编程脉冲中的至少一个对一个或多个标志存储器单元进行编程。在另一实施例中，除了施加一系列编程脉冲之外，还使用一个或多个编程脉冲对一个或多个标志存储器单元进行编程。
在本公开技术的实施例中，半导体存储器装置包括存储器单元阵列和控制器。存储器单元阵列包括：多个存储器单元，存储数据；以及一个或多个标志存储器单元，指示对多个存储器单元的编程操作的状态。控制器与存储器单元阵列通信，并且控制器被配置成：确定与多个存储器单元相关联的一个或多个标志存储器单元是否被编程；读取多个存储器单元以确定通过错误校正引擎是否成功读取了数据；并且基于关于一个或多个标志存储器单元是否被编程的确定以及关于通过错误校正引擎是否成功读取了数据的确定，确定多个存储器单元是否已经被正确编程以及是否将多个存储器单元视为失败的存储器单元。
本公开技术的一些实施例可以基于标志存储器单元是否被编程以及通过错误校正引擎是否可以校正从目标存储器单元读出的数据的错误，确定是否将存储在目标存储器单元中的数据视为错误数据和/或是否将目标存储器单元视为失败的存储器单元。
在实施例中，当确定多个存储器单元已经被验证为正确编程并且通过错误校正引擎成功读取了数据时，控制器可以将从多个存储器单元读出的数据视为有效数据。
在另一实施例中，当确定多个存储器单元尚未被验证为正确编程并且通过错误校正引擎成功读取了数据时，控制器可以将从多个存储器单元读出的数据视为错误数据。
在另一实施例中，当确定多个存储器单元尚未被验证为正确编程并且通过错误校正引擎成功读取了数据时，控制器可以将多个存储器单元视为失败的存储器单元。
在另一实施例中，当确定多个存储器单元已经被验证为正确编程并且通过错误校正引擎未成功读取数据时，控制器可以将从多个存储器单元读出的数据视为错误数据。
在另一实施例中，当确定多个存储器单元尚未被验证为正确编程并且通过错误校正引擎未成功读取数据时，控制器可以将从多个存储器单元读出的数据视为错误数据。
在另一实施例中，当确定多个存储器单元尚未被验证为正确编程并且通过错误校正引擎未成功读取数据时，控制器可以将多个存储器单元视为失败的存储器单元。
在本公开技术的一些实施例中，被编程的标志存储器单元包括：第一标志存储器单元，指示多个存储器单元已经被验证为正确编程；以及第二标志存储器单元，指示多个存储器单元尚未被验证为正确编程。
在实施例中，当确定第一标志存储器单元和第二标志存储器单元两者都被编程时，将多个存储器单元视为失败的存储器单元。
在另一实施例中，当确定第一标志存储器单元和第二标志存储器单元两者都未被编程并且通过错误校正引擎未成功读取数据时，将从多个存储器单元读出的数据视为错误数据。
在另一实施例中，当确定第一标志存储器单元和第二标志存储器单元两者都未被编程并且通过错误校正引擎成功读取了数据时，将从多个存储器单元读出的数据复制到其它存储器单元。
在本公开技术的一些实施例中，当半导体存储器装置在电力突然中断之后被通电时，可以执行如上所述的由控制器执行的方法。
在本公开技术的一些实施例中，可以提供具有提高的可靠性的半导体存储器装置、控制器及两者的操作方法。
虽然已经参照本公开技术的某些示例性实施例示出并描述了本公开技术，但是本领域技术人员将理解的是，在不脱离由所附权利要求及其等同方案限定的本公开技术的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开技术的范围不应限于上述示例性实施例，而是应不仅由所附权利要求而且还由其等同方案确定。
在上述实施例中，可以选择性地执行全部步骤或者可以省略部分步骤。在每个实施例中，步骤不一定根据所描述的顺序执行，并且可以重新排列。本说明书和附图中公开的实施例仅是为了便于理解本公开技术的示例，并且本公开技术不限于此。也就是说，对于本领域技术人员应显而易见的是，可以基于本公开技术的技术范围进行各种修改。
同时，已经在附图和说明书中描述了本公开技术的示例性实施例。虽然本文使用了特定术语，但这些术语仅用于解释本公开技术的实施例。因此，本公开技术不限于上述实施例，并且在本公开技术的精神和范围内可以进行许多变化。对于本领域技术人员应显而易见的是，除了基于本文公开的实施例之外，还可以基于本公开技术的技术范围进行各种修改。

Claims (20)

1.一种半导体存储器装置，包括：
存储器单元阵列，包括多个存储器单元和一个或多个标志存储器单元，每个标志存储器单元经由字线联接到存储器单元组；以及
控制器，与所述存储器单元阵列通信，并且所述控制器：
从与所述多个存储器单元联接的字线中选择与来自所述多个存储器单元的、用于编程的目标存储器单元集联接的字线；
将幅值递增的一系列编程脉冲和编程验证脉冲施加到所选择的字线，所述编程脉冲升高所述目标存储器单元集的阈值电压，所述编程验证脉冲验证所述目标存储器单元集的阈值电压是否已经升高到目标阈值电压电平以上；
将控制电压施加到所述目标存储器单元集以使所述目标存储器单元集处于施加所述编程脉冲的状况中；并且
当确定对所述目标存储器单元集的编程操作的状态时，将所述控制电压施加到所述一个或多个标志存储器单元以使所述一个或多个标志存储器单元处于以下状况中：施加所述编程脉冲中的至少一个以对所述一个或多个标志存储器单元进行编程，所述一个或多个标志存储器单元指示对所述目标存储器单元集的编程操作的状态。
2.根据权利要求1所述的半导体存储器装置，其中确定对所述目标存储器单元集的编程操作的状态包括：验证所述目标存储器单元集的阈值电压已经升高到所述目标阈值电压电平以上。
3.根据权利要求2所述的半导体存储器装置，其中所述控制器进一步：在电力中断之后的读取操作期间，将从所述目标存储器单元集读出的数据作为错误数据处理。
4.根据权利要求2所述的半导体存储器装置，其中所述控制器进一步：在电力中断之后的读取操作期间，当通过错误校正引擎成功读取了数据时，将从所述目标存储器单元集读出的数据复制到其它存储器单元。
5.根据权利要求1所述的半导体存储器装置，其中确定对所述目标存储器单元集的编程操作的状态包括：验证所述目标存储器单元集的阈值电压未能达到所述目标阈值电压电平。
6.根据权利要求5所述的半导体存储器装置，其中所述控制器进一步：在电力中断之后的读取操作期间，当确定所述一个或多个标志存储器单元被编程时，将从所述目标存储器单元集读出的数据作为错误数据处理。
7.根据权利要5所述的半导体存储器装置，其中所述控制器进一步：当确定所述一个或多个标志存储器单元被编程时，将所述目标存储器单元集指定为失败的存储器单元。
8.根据权利要1所述的半导体存储器装置，其中使用所述一系列编程脉冲中的至少一个对所述一个或多个标志存储器单元进行编程。
9.根据权利要1所述的半导体存储器装置，其中除了施加所述一系列编程脉冲之外，还使用一个或多个编程脉冲对所述一个或多个标志存储器单元进行编程。
10.一种半导体存储器装置，包括：
存储器单元阵列，包括：多个存储器单元，存储数据；以及一个或多个标志存储器单元，指示对所述多个存储器单元的编程操作的状态；以及
控制器，与所述存储器单元阵列通信，并且所述控制器：
确定对所述多个存储器单元的编程操作的状态是否存储在与所述多个存储器单元相关联的所述一个或多个标志存储器单元中；
读取所述多个存储器单元以确定通过错误校正引擎是否成功读取了数据；并且
基于关于对所述多个存储器单元的编程操作的状态是否存储在所述一个或多个标志存储器单元中的确定以及关于通过所述错误校正引擎是否成功读取了数据的确定，确定对所述多个存储器单元的编程操作是否已经被验证为完成以及是否将所述多个存储器单元指定为失败的存储器单元。
11.根据权利要求10所述的半导体存储器装置，其中所述控制器进一步：当确定对所述多个存储器单元的编程操作已经被验证为完成并且通过所述错误校正引擎成功读取了数据时，将从所述多个存储器单元读出的数据作为有效数据处理。
12.根据权利要求10所述的半导体存储器装置，其中所述控制器进一步：当确定对所述多个存储器单元的编程操作尚未被验证为完成并且通过所述错误校正引擎成功读取了数据时，将从所述多个存储器单元读出的数据作为错误数据处理。
13.根据权利要求10所述的半导体存储器装置，其中所述控制器进一步：当确定对所述多个存储器单元的编程操作尚未被验证为完成并且通过所述错误校正引擎成功读取了数据时，将所述多个存储器单元指定为失败的存储器单元。
14.根据权利要求10所述的半导体存储器装置，其中所述控制器进一步：当确定对所述多个存储器单元的编程操作已经被验证为完成并且通过所述错误校正引擎未成功读取数据时，将从所述多个存储器单元读出的数据作为错误数据处理。
15.根据权利要求10所述的半导体存储器装置，其中所述控制器进一步：当确定对所述多个存储器单元的编程操作尚未被验证为完成并且通过所述错误校正引擎未成功读取数据时，将从所述多个存储器单元读出的数据作为错误数据处理。
16.根据权利要求10所述的半导体存储器装置，其中所述控制器进一步：当确定对所述多个存储器单元的编程操作尚未被验证为完成并且通过所述错误校正引擎未成功读取所述数据时，将所述多个存储器单元指定为失败的存储器单元。
17.根据权利要求10所述的半导体存储器装置，其中所述标志存储器单元包括：第一标志存储器单元，指示对所述多个存储器单元的编程操作已经被验证为完成；以及第二标志存储器单元，指示对所述多个存储器单元的编程操作尚未被验证为完成。
18.根据权利要求17所述的半导体存储器装置，其中当确定所述第一标志存储器单元指示对所述多个存储器单元的编程操作已经被验证为完成并且所述第二标志存储器单元指示对所述多个存储器单元的编程操作尚未被验证为完成时，将所述多个存储器单元指定为失败的存储器单元。
19.根据权利要求17所述的半导体存储器装置，其中当确定所述第一标志存储器单元和所述第二标志存储器单元两者都未指示任何内容并且通过所述错误校正引擎未成功读取数据时，将从所述多个存储器单元读出的数据作为错误数据处理。
20.根据权利要求17所述的半导体存储器装置，其中当确定所述第一标志存储器单元和所述第二标志存储器单元两者都未指示任何内容并且通过所述错误校正引擎成功读取了数据时，将从所述多个存储器单元读出的数据复制到其它存储器单元。
CN201911022382.7A 2019-01-23 2019-10-25 半导体存储器装置、控制器以及两者的操作方法 Active CN111477258B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190008848A KR20200091712A (ko) 2019-01-23 2019-01-23 반도체 메모리 장치, 컨트롤러 및 이들의 동작 방법
KR10-2019-0008848 2019-01-23

Publications (2)

Publication Number Publication Date
CN111477258A true CN111477258A (zh) 2020-07-31
CN111477258B CN111477258B (zh) 2023-10-20

Family

ID=71610200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911022382.7A Active CN111477258B (zh) 2019-01-23 2019-10-25 半导体存储器装置、控制器以及两者的操作方法

Country Status (3)

Country Link
US (1) US11023175B2 (zh)
KR (1) KR20200091712A (zh)
CN (1) CN111477258B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11461158B2 (en) * 2019-08-22 2022-10-04 Micron Technology, Inc. Granular error reporting on multi-pass programming of non-volatile memory

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359523A (zh) * 1999-06-08 2002-07-17 旺宏电子股份有限公司 用于位线软编程(blisp)的方法与集成电路
US20070025151A1 (en) * 2005-07-28 2007-02-01 Jin-Yub Lee Flash memory device capable of storing multi-bit data and single-bit data
US20070035997A1 (en) * 2005-08-12 2007-02-15 Noboru Shibata Semiconductor memory device which prevents destruction of data
US20080084739A1 (en) * 2006-09-06 2008-04-10 Dong Hyuk Chae Method for Programming a Multi-Level Non-Volatile Memory Device
US20080089129A1 (en) * 2006-10-16 2008-04-17 Jong-Soo Lee Flash memory device with flexible address mapping scheme
CN101589437A (zh) * 2006-11-27 2009-11-25 桑迪士克股份有限公司 用于验证编程的分段位扫描
CN102087878A (zh) * 2009-12-03 2011-06-08 三星电子株式会社 闪速存储器件及其编程方法
JP2011134389A (ja) * 2009-12-24 2011-07-07 Samsung Electronics Co Ltd 不揮発性メモリの制御装置および制御方法
US20120106247A1 (en) * 2010-10-28 2012-05-03 Samsung Electronics Co., Ltd. Flash memory device including flag cells and method of programming the same
CN102483953A (zh) * 2009-06-26 2012-05-30 桑迪士克技术有限公司 检测对非易失性储存器的编程的完成
US20120147669A1 (en) * 2010-12-14 2012-06-14 Dae-Seok Byeon Non-volatile memory device and a method for operating the device
CN105654988A (zh) * 2014-11-28 2016-06-08 爱思开海力士有限公司 存储器系统及其操作方法
CN106057237A (zh) * 2015-04-09 2016-10-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN106169306A (zh) * 2015-05-20 2016-11-30 爱思开海力士有限公司 半导体存储器件及其操作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101495795B1 (ko) 2008-06-13 2015-02-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR100784867B1 (ko) * 2006-12-13 2007-12-14 삼성전자주식회사 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치
US8773905B1 (en) * 2013-03-06 2014-07-08 Apple Inc. Identifying and mitigating restricted sampling voltage ranges in analog memory cells
KR102342849B1 (ko) 2015-03-04 2021-12-23 삼성전자주식회사 비휘발성 메모리 장치, 메모리 시스템, 상기 비휘발성 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR102362858B1 (ko) * 2017-09-11 2022-02-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359523A (zh) * 1999-06-08 2002-07-17 旺宏电子股份有限公司 用于位线软编程(blisp)的方法与集成电路
US20070025151A1 (en) * 2005-07-28 2007-02-01 Jin-Yub Lee Flash memory device capable of storing multi-bit data and single-bit data
US20070035997A1 (en) * 2005-08-12 2007-02-15 Noboru Shibata Semiconductor memory device which prevents destruction of data
US20080084739A1 (en) * 2006-09-06 2008-04-10 Dong Hyuk Chae Method for Programming a Multi-Level Non-Volatile Memory Device
US20080089129A1 (en) * 2006-10-16 2008-04-17 Jong-Soo Lee Flash memory device with flexible address mapping scheme
CN101589437A (zh) * 2006-11-27 2009-11-25 桑迪士克股份有限公司 用于验证编程的分段位扫描
CN102483953A (zh) * 2009-06-26 2012-05-30 桑迪士克技术有限公司 检测对非易失性储存器的编程的完成
CN102087878A (zh) * 2009-12-03 2011-06-08 三星电子株式会社 闪速存储器件及其编程方法
JP2011134389A (ja) * 2009-12-24 2011-07-07 Samsung Electronics Co Ltd 不揮発性メモリの制御装置および制御方法
US20120106247A1 (en) * 2010-10-28 2012-05-03 Samsung Electronics Co., Ltd. Flash memory device including flag cells and method of programming the same
US20120147669A1 (en) * 2010-12-14 2012-06-14 Dae-Seok Byeon Non-volatile memory device and a method for operating the device
CN105654988A (zh) * 2014-11-28 2016-06-08 爱思开海力士有限公司 存储器系统及其操作方法
CN106057237A (zh) * 2015-04-09 2016-10-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN106169306A (zh) * 2015-05-20 2016-11-30 爱思开海力士有限公司 半导体存储器件及其操作方法

Also Published As

Publication number Publication date
US11023175B2 (en) 2021-06-01
US20200233608A1 (en) 2020-07-23
KR20200091712A (ko) 2020-07-31
CN111477258B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
US10002652B1 (en) Memory system and method for operating the same
CN110299176B (zh) 存储器控制器及具有该存储器控制器的存储器系统
CN107808682B (zh) 控制电路、外围电路、半导体存储器件及其操作方法
KR102643658B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9836216B2 (en) Semiconductor memory device and operating method thereof
CN111312320B (zh) 半导体存储装置及其操作方法
US10790033B2 (en) Operating method of memory device using channel boosting before read or verify operation
US10147491B2 (en) Semiconductor memory device and programming method thereof
US20170220413A1 (en) Memory system, semiconductor memory device and operating method thereof
US20190267098A1 (en) Semiconductor memory device and method related to operating the semiconductor memory device
CN109979513B (zh) 半导体存储器装置及其操作方法
CN109215713B (zh) 存储器系统和操作半导体存储器装置的方法
US9570178B2 (en) Semiconductor memory device and operating method thereof
CN111324300B (zh) 控制器以及控制器的操作方法
CN112908370B (zh) 存储器装置和操作该存储器装置的方法
CN111477258B (zh) 半导体存储器装置、控制器以及两者的操作方法
US10998078B2 (en) Memory system and method of operating the same
US11693595B2 (en) Method of operating host and memory system connected thereto
US10468091B2 (en) Semiconductor memory device and method for operating the same
CN113253913A (zh) 控制器以及操作该控制器的方法
CN112346651A (zh) 用于半导体存储器器件的控制器及其操作方法
CN112017699A (zh) 包括半导体存储器装置和控制器的存储器系统及操作控制器的方法
KR20190028999A (ko) 반도체 메모리 장치 및 그 동작 방법
US20230385151A1 (en) Controller and method of operating the same
US11132148B2 (en) Semiconductor memory device and a method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant