CN111475364A - 一种片上系统芯片的测试方法及系统 - Google Patents

一种片上系统芯片的测试方法及系统 Download PDF

Info

Publication number
CN111475364A
CN111475364A CN202010462607.7A CN202010462607A CN111475364A CN 111475364 A CN111475364 A CN 111475364A CN 202010462607 A CN202010462607 A CN 202010462607A CN 111475364 A CN111475364 A CN 111475364A
Authority
CN
China
Prior art keywords
chip
test
tested
trimming
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010462607.7A
Other languages
English (en)
Inventor
钱斌
徐琴
刘业凡
孙乾程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cetc Haikang Wuxi Technology Co ltd
Original Assignee
Cetc Haikang Wuxi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cetc Haikang Wuxi Technology Co ltd filed Critical Cetc Haikang Wuxi Technology Co ltd
Priority to CN202010462607.7A priority Critical patent/CN111475364A/zh
Publication of CN111475364A publication Critical patent/CN111475364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/008—Reliability or availability analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing

Abstract

本发明涉及芯片测试技术领域，具体公开了一种片上系统芯片的测试方法，其中，包括：接收上位机的测试开始指令；根据上位机的测试开始指令对待测试芯片进行修调测试；记录所述待测试芯片的修调测试结果；将所述修调测试结果反馈至所述上位机；接收所述上位机的测试结束指令。本发明还公开了一种片上系统芯片的测试系统。本发明提供的片上系统芯片的测试方法不仅可以在待测试芯片的量产测试阶段关键参数的测试修调，还可以在待测试芯片的设计阶段，实现对其在FPGA的功能验证，从而确保芯片测试模式以及DFT等测试项功能的设计正确无误。

Description

一种片上系统芯片的测试方法及系统
技术领域
本发明涉及芯片测试技术领域，尤其涉及一种片上系统芯片的测试方法及片上系统芯片的测试系统。
背景技术
目前32位MCU的测试是个非常关键但又困难的工作，主要是测试无法覆盖全部功能，并且单颗MCU的测试时间较长。对于MCU的设计而言，测试技术以及测试成本是个考验。市场主流的做法是在MCU内部设计一个测试模式模块，用于芯片量产测试阶段对关键参数的测试修调以及对主要内部关键单元的测试，如DFT（可靠性测试）。
目前32位MCU的测试主要依靠测试机构的ATE（自动化测试设备）进行测试，包括中测和成测。而MCU测试模式的测试主要依靠中测实现。而ATE测试必须在芯片生产测试阶段才能进行测试，存在着MCU的测试模式以及DFT等测试项功能本身设计错误而无法验证的风险。
发明内容
本发明提供了一种片上系统芯片的测试方法及片上系统芯片的测试系统，解决相关技术中存在的无法进行MCU测试的问题。
作为本发明的第一个方面，提供一种片上系统芯片的测试方法，其中，包括：
接收上位机的测试开始指令；
根据上位机的测试开始指令对待测试芯片进行修调测试；
记录所述待测试芯片的修调测试结果；
将所述修调测试结果反馈至所述上位机；
接收所述上位机的测试结束指令。
进一步地，所述根据上位机的测试开始指令对待测试芯片进行修调测试，包括：
对待测试芯片的内核电压进行修调测试，得到内核电压修调测试结果；
对待测试芯片的时钟频率进行修调测试，得到时钟频率修调测试结果；
对待测试芯片的内部基础单元进行修调测试，得到内部基础单元修调测试结果。
进一步地，所述对待测试芯片的内核电压进行修调测试，得到内核电压修调测试结果，包括：
配置标准内核电压；
向待测试芯片输入测试电压；
采集所述待测试芯片的输出电压；
将所述输出电压与所述标准内核电压进行比较；
若所述电压与所述标准内核电压的差值在误差阈值范围内，则判定所述待测试芯片的内核电压修调测试成功。
进一步地，所述对待测试芯片的时钟频率进行修调测试，得到时钟频率修调测试结果，包括：
配置标准时钟频率；
采集并计算待测试芯片的时钟修调频率；
将所述时钟修调频率与所述标准时钟频率进行比较；
若所述时钟修调频率与所述标准时钟频率的差值在误差阈值范围内，则判定所述待测试芯片的时钟频率修调测试成功。
进一步地，所述对待测试芯片的内部基础单元进行修调测试，得到内部基础单元修调测试结果，包括：
配置内部基础单元测试标准；
将测试模式数据发送至待测试芯片；
接收所述待测试芯片反馈的测试数据；
将所述测试数据与所述内部基础单元测试标准进行比较；
若所述测试数据与所述内部基础单元测试标准的差值在误差阈值范围内，则判定所述待测试芯片的内部基础单元修调测试成功。
进一步地，所述根据上位机的测试开始指令对待测试芯片进行修调测试还包括：
对待测试芯片进行功能扩展修调测试，得到功能扩展修调测试结果。
作为本发明的另一个方面，提供一种片上系统芯片的测试系统，其中，包括：主控装置和上位机，所述主控装置和所述上位机通信连接，所述主控装置包括存储器和处理器，所述存储器与所述处理器通信连接，所述存储器用于存储计算机指令，所述处理器用于加载并执行所述计算机指令以实现前文所述的片上系统芯片的测试方法。
进一步地，所述主控装置包括MCU。
进一步地，所述MCU还包括模数转换模块、时钟模块、SPI接口和GPIO口。
进一步地，所述主控装置与所述上位机通过USB接口通信连接。
本发明提供的片上系统芯片的测试方法，能够根据上位机的测试开始指令对待测试芯片进行修调测试，并将测试结果反馈至上位机，这种片上系统芯片的测试方法不仅可以在待测试芯片的量产测试阶段关键参数的测试修调，还可以在待测试芯片的设计阶段，实现对其在FPGA（现场可编程门阵列，一种用于实现芯片代码设计的器件）的功能验证，从而确保芯片测试模式以及DFT等测试项功能的设计正确无误。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1为本发明提供的片上系统芯片的测试方法的流程图。
图2为本发明提供的片上系统芯片的测试系统的结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种片上系统芯片的测试方法，图1是根据本发明实施例提供的片上系统芯片的测试方法的流程图，如图1所示，包括：
S110、接收上位机的测试开始指令；
S120、根据上位机的测试开始指令对待测试芯片进行修调测试；
S130、记录所述待测试芯片的修调测试结果；
S140、将所述修调测试结果反馈至所述上位机；
S150、接收所述上位机的测试结束指令。
本发明实施例提供的片上系统芯片的测试方法，能够根据上位机的测试开始指令对待测试芯片进行修调测试，并将测试结果反馈至上位机，这种片上系统芯片的测试方法不仅可以在待测试芯片的量产测试阶段关键参数的测试修调，还可以在待测试芯片的设计阶段，实现对其在FPGA（现场可编程门阵列，一种用于实现芯片代码设计的器件）的功能验证，从而确保芯片测试模式以及DFT等测试项功能的设计正确无误。
需要说明的是，本发明实施例所述待测试芯片具体可以为MCU芯片。
具体地，所述根据上位机的测试开始指令对待测试芯片进行修调测试，包括：
对待测试芯片的内核电压进行修调测试，得到内核电压修调测试结果；
对待测试芯片的时钟频率进行修调测试，得到时钟频率修调测试结果；
对待测试芯片的内部基础单元进行修调测试，得到内部基础单元修调测试结果。
具体地，所述对待测试芯片的内核电压进行修调测试，得到内核电压修调测试结果，包括：
配置标准内核电压；
向待测试芯片输入测试电压；
采集所述待测试芯片的输出电压；
将所述输出电压与所述标准内核电压进行比较；
若所述电压与所述标准内核电压的差值在误差阈值范围内，则判定所述待测试芯片的内核电压修调测试成功。
应当理解的是，主控装置通过自定义接口协议，控制待测试芯片进入测试模式，并依次对测试修调项进行测试修调操作。如图2所示，主控装置一般为32位的基于ARM 内核的通用MCU，自带ADC、GPIO、TIMER CAPTURE、SPI等功能模块，最高时钟可达48MHz。
需要说明的是，所述ADC模块（即模数转换模块）一般为12bit；TIMER CAPTURE模块表示时钟捕获模块，即时钟模块具有捕获功能；SPI模块具体为SPI FLASH，即串行外设接口FLASH；GPIO接口具体为通用输入输出接口。另外，待测试芯片通常为32bit MCU。
其中主控装置的ADC模块用于待测试芯片内核的修调电压采集，主控装置的ADC为12bit，以3.3V作为ADC基准，则精度可做到1mV左右，而待测试芯片的修调电压值最小步进一般为20mV以上，所以主控装置的ADC完全可实现电压的采集修调功能。
具体地，所述对待测试芯片的时钟频率进行修调测试，得到时钟频率修调测试结果，包括：
配置标准时钟频率；
采集并计算待测试芯片的时钟修调频率；
将所述时钟修调频率与所述标准时钟频率进行比较；
若所述时钟修调频率与所述标准时钟频率的差值在误差阈值范围内，则判定所述待测试芯片的时钟频率修调测试成功。
主控装置的TIMER CAPTURE，用于采集并计算待测试芯片的时钟修调频率。主控装置的工作频率一般最高可到48MHz，内部TIMER的捕获功能通过分频后最快能做到采样时钟在10MHz以上，而待测试芯片的时钟频率修调一般内部会做一个分频处理，且分频后的时钟频率控制在500KHz以内。假定TIMER CAPTURE的时钟频率为M，待采集芯片的频率信号P，通过计算时钟M的产生次数N，即可计算出目标时钟信号的频率P=M/N。
具体地，所述对待测试芯片的内部基础单元进行修调测试，得到内部基础单元修调测试结果，包括：
配置内部基础单元测试标准；
将测试模式数据发送至待测试芯片；
接收所述待测试芯片反馈的测试数据；
将所述测试数据与所述内部基础单元测试标准进行比较；
若所述测试数据与所述内部基础单元测试标准的差值在误差阈值范围内，则判定所述待测试芯片的内部基础单元修调测试成功。
主控装置通过SPI接口与外部SPI FLASH进行数据交换。SPI FLASH为外部存储FLASH，最大容量可达1Gb以上，并可进行容量扩展，用于存放DFT测试所需要的pattern（模式）数据。主控装置可将pattern数据发送至目标MCU并接收待测芯片测试返回的数据并依次进行比较判断，并记录判断结果。
主控装置的GPIO口用于发送以及接收测试修调的控制信息以及接收目标MCU的状态、判断结果等信息。
主控装置可通过USB接口接收上位机软件处理过的pattern文件并存储在SPIFLASH中，用于DFT测试所需的数据。同时，主控装置可将测试修调过程中的测试结果以及测试数据通过USB反馈到上位机软件中，进行数据统计分析。
具体地，所述根据上位机的测试开始指令对待测试芯片进行修调测试还包括：
对待测试芯片进行功能扩展修调测试，得到功能扩展修调测试结果。
可以理解的是，所述功能扩展修调测试具体可以包括基准电压测试、功能模块测试等等，具体可以根据需要增加，此处不做限定。
作为本发明的另一实施例，提供一种片上系统芯片的测试系统，其中，包括：主控装置和上位机，所述主控装置和所述上位机通信连接，所述主控装置包括存储器和处理器，所述存储器与所述处理器通信连接，所述存储器用于存储计算机指令，所述处理器用于加载并执行所述计算机指令以实现前文所述的片上系统芯片的测试方法。
本发明实施例提供的片上系统芯片的测试系统，能够根据上位机的测试开始指令对待测试芯片进行修调测试，并将测试结果反馈至上位机，这种片上系统芯片的测试系统不仅可以在待测试芯片的量产测试阶段关键参数的测试修调，还可以在待测试芯片的设计阶段，实现对其在FPGA（现场可编程门阵列，一种用于实现芯片代码设计的器件）的功能验证，从而确保芯片测试模式以及DFT等测试项功能的设计正确无误。
优选地，所述主控装置包括MCU。
优选地，所述MCU还包括模数转换模块、时钟模块、SPI接口和GPIO口。
优选地，所述主控装置与所述上位机通过USB接口通信连接。
关于本发明实施例的片上系统芯片的测试系统的具体工作过程还可以参照前文的片上系统芯片的测试方法的描述，此处不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种片上系统芯片的测试方法，其特征在于，包括：
接收上位机的测试开始指令；
根据上位机的测试开始指令对待测试芯片进行修调测试；
记录所述待测试芯片的修调测试结果；
将所述修调测试结果反馈至所述上位机；
接收所述上位机的测试结束指令。
2.根据权利要求1所述的片上系统芯片的测试方法，其特征在于，所述根据上位机的测试开始指令对待测试芯片进行修调测试，包括：
对待测试芯片的内核电压进行修调测试，得到内核电压修调测试结果；
对待测试芯片的时钟频率进行修调测试，得到时钟频率修调测试结果；
对待测试芯片的内部基础单元进行修调测试，得到内部基础单元修调测试结果。
3.根据权利要求2所述的片上系统芯片的测试方法，其特征在于，所述对待测试芯片的内核电压进行修调测试，得到内核电压修调测试结果，包括：
配置标准内核电压；
向待测试芯片输入测试电压；
采集所述待测试芯片的输出电压；
将所述输出电压与所述标准内核电压进行比较；
若所述电压与所述标准内核电压的差值在误差阈值范围内，则判定所述待测试芯片的内核电压修调测试成功。
4.根据权利要求2所述的片上系统芯片的测试方法，其特征在于，所述对待测试芯片的时钟频率进行修调测试，得到时钟频率修调测试结果，包括：
配置标准时钟频率；
采集并计算待测试芯片的时钟修调频率；
将所述时钟修调频率与所述标准时钟频率进行比较；
若所述时钟修调频率与所述标准时钟频率的差值在误差阈值范围内，则判定所述待测试芯片的时钟频率修调测试成功。
5.根据权利要求2所述的片上系统芯片的测试方法，其特征在于，所述对待测试芯片的内部基础单元进行修调测试，得到内部基础单元修调测试结果，包括：
配置内部基础单元测试标准；
将测试模式数据发送至待测试芯片；
接收所述待测试芯片反馈的测试数据；
将所述测试数据与所述内部基础单元测试标准进行比较；
若所述测试数据与所述内部基础单元测试标准的差值在误差阈值范围内，则判定所述待测试芯片的内部基础单元修调测试成功。
6.根据权利要求2所述的片上系统芯片的测试方法，其特征在于，所述根据上位机的测试开始指令对待测试芯片进行修调测试还包括：
对待测试芯片进行功能扩展修调测试，得到功能扩展修调测试结果。
7.一种片上系统芯片的测试系统，其特征在于，包括：主控装置和上位机，所述主控装置和所述上位机通信连接，所述主控装置包括存储器和处理器，所述存储器与所述处理器通信连接，所述存储器用于存储计算机指令，所述处理器用于加载并执行所述计算机指令以实现权利要求1至6中任意一项所述的片上系统芯片的测试方法。
8.根据权利要求7所述的片上系统芯片的测试系统，其特征在于，所述主控装置包括MCU。
9.根据权利要求8所述的片上系统芯片的测试系统，其特征在于，所述MCU还包括模数转换模块、时钟模块、SPI接口和GPIO口。
10.根据权利要求7所述的片上系统芯片的测试系统，其特征在于，所述主控装置与所述上位机通过USB接口通信连接。
CN202010462607.7A 2020-05-27 2020-05-27 一种片上系统芯片的测试方法及系统 Pending CN111475364A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010462607.7A CN111475364A (zh) 2020-05-27 2020-05-27 一种片上系统芯片的测试方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010462607.7A CN111475364A (zh) 2020-05-27 2020-05-27 一种片上系统芯片的测试方法及系统

Publications (1)

Publication Number Publication Date
CN111475364A true CN111475364A (zh) 2020-07-31

Family

ID=71764933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010462607.7A Pending CN111475364A (zh) 2020-05-27 2020-05-27 一种片上系统芯片的测试方法及系统

Country Status (1)

Country Link
CN (1) CN111475364A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112182586A (zh) * 2020-09-29 2021-01-05 中电海康无锡科技有限公司 一种mcu读写保护的测试方法、装置及系统
CN112345923A (zh) * 2020-10-26 2021-02-09 无锡靖芯科技有限公司 一种精确修调芯片电参数的方法
CN112557875A (zh) * 2020-12-08 2021-03-26 苏州英嘉通半导体有限公司 一种通过ad转换结果进行选择的测试开发方法和装置
CN112650639A (zh) * 2020-12-18 2021-04-13 中国电子科技集团公司第四十七研究所 一种可以实现传感器自动修调的修调系统
CN113160875A (zh) * 2021-03-25 2021-07-23 南京英锐创电子科技有限公司 芯片测试系统和测试方法
CN113190386A (zh) * 2021-04-06 2021-07-30 深圳市紫光同创电子有限公司 芯片及其使用方法
CN114880180A (zh) * 2022-07-01 2022-08-09 无锡麟聚半导体科技有限公司 一种mcu内部定时模块的测试系统及其测试方法
CN117033112A (zh) * 2023-08-07 2023-11-10 西安微电子技术研究所 一种系统级dft实现方法、系统、设备及介质
WO2024051457A1 (zh) * 2022-09-09 2024-03-14 北京比特大陆科技有限公司 计算设备的测试方法及装置、电子设备、存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154135A (zh) * 2015-04-10 2016-11-23 上海贝岭股份有限公司 一种内封晶振芯片的校准测试装置及方法
CN111025129A (zh) * 2019-12-25 2020-04-17 中电海康无锡科技有限公司 基于fpga的soc芯片自动化测试工具和测试方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154135A (zh) * 2015-04-10 2016-11-23 上海贝岭股份有限公司 一种内封晶振芯片的校准测试装置及方法
CN111025129A (zh) * 2019-12-25 2020-04-17 中电海康无锡科技有限公司 基于fpga的soc芯片自动化测试工具和测试方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112182586A (zh) * 2020-09-29 2021-01-05 中电海康无锡科技有限公司 一种mcu读写保护的测试方法、装置及系统
CN112182586B (zh) * 2020-09-29 2024-02-13 中电海康无锡科技有限公司 一种mcu读写保护的测试方法、装置及系统
CN112345923A (zh) * 2020-10-26 2021-02-09 无锡靖芯科技有限公司 一种精确修调芯片电参数的方法
CN112557875A (zh) * 2020-12-08 2021-03-26 苏州英嘉通半导体有限公司 一种通过ad转换结果进行选择的测试开发方法和装置
CN112557875B (zh) * 2020-12-08 2023-02-17 苏州英嘉通半导体有限公司 一种通过ad转换结果进行选择的测试开发方法和装置
CN112650639A (zh) * 2020-12-18 2021-04-13 中国电子科技集团公司第四十七研究所 一种可以实现传感器自动修调的修调系统
CN113160875A (zh) * 2021-03-25 2021-07-23 南京英锐创电子科技有限公司 芯片测试系统和测试方法
CN113190386A (zh) * 2021-04-06 2021-07-30 深圳市紫光同创电子有限公司 芯片及其使用方法
CN114880180A (zh) * 2022-07-01 2022-08-09 无锡麟聚半导体科技有限公司 一种mcu内部定时模块的测试系统及其测试方法
CN114880180B (zh) * 2022-07-01 2022-10-04 无锡麟聚半导体科技有限公司 一种mcu内部定时模块的测试系统及其测试方法
WO2024051457A1 (zh) * 2022-09-09 2024-03-14 北京比特大陆科技有限公司 计算设备的测试方法及装置、电子设备、存储介质
CN117033112A (zh) * 2023-08-07 2023-11-10 西安微电子技术研究所 一种系统级dft实现方法、系统、设备及介质

Similar Documents

Publication Publication Date Title
CN111475364A (zh) 一种片上系统芯片的测试方法及系统
CN106771982B (zh) 芯片自动测试方法及系统
CA1065062A (en) Non-logic printed wiring board test system
CN112526319B (zh) 芯片测试方法、装置、处理器芯片及服务器
CN111145826B (zh) 一种存储器内建自测试方法、电路及计算机存储介质
CN103309693A (zh) 复杂可编程逻辑器件更新方法及系统
MX2007005250A (es) Programador flash que programa nand flash y nor/nand flash combinados.
CN111579959A (zh) 芯片验证方法、装置及存储介质
CN109656756B (zh) 多核cpu板卡调试方法及装置、移动存储介质
US20140149815A1 (en) System and method for programming chips on circuit board through boundary scan technology
CN101071647A (zh) 用于对nand闪存及nor/nand组合闪存编程的闪存编程器
CN112067978A (zh) 一种基于fpga的fpga筛选测试系统及方法
CN111090039A (zh) Fpga功能测试方法及装置
CN114441934A (zh) 一种针对芯片级的测试验证系统及芯片检测的方法
CN110941520A (zh) 基于二取二安全控制单元的硬件功能测试系统及方法
US20170277613A1 (en) Multiple mode testing in a vector memory restricted test environment
CN102478623B (zh) 待测单元的测试方法
CN112034330A (zh) 一种soc芯片自动化qc方法及装置
CN115602242B (zh) 一种存储装置及其测试方法
CN110956998B (zh) 一种存储器测试装置与系统
US20170082687A1 (en) De-bugging environment with smart card
CN113128156B (zh) 一种qdr sram应用验证系统及其验证方法
CN116107879A (zh) 一种软ac性能测试方法及系统
US20180136273A1 (en) Method and Apparatus for Offline Supported Adaptive Testing
CN113160875A (zh) 芯片测试系统和测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination