CN103309693A

CN103309693A - 复杂可编程逻辑器件更新方法及系统

Info

Publication number: CN103309693A
Application number: CN 201210066152
Authority: CN
Inventors: 黄嘉庆
Original assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Current assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Priority date: 2012-03-14
Filing date: 2012-03-14
Publication date: 2013-09-18
Also published as: TW201337756A

Abstract

一种复杂可编程逻辑器件更新方法，包括：从BMC中获取复杂可编程逻辑器件CPLD芯片的更新状态；判断CPLD芯片的更新状态是否为更新开始，当不为更新开始时，在将CPLD芯片的JTAG接口设置为读模式后，读取CPLD芯片的版本信息；获取BMC中存储的要更新到CPLD芯片的代码文件的版本信息；判断要更新到CPLD芯片的代码文件的版本信息是否大于CPLD芯片的版本信息，当大于或为更新开始时，在将CPLD芯片的JTAG接口设置为写模式后，将要更新到CPLD芯片的代码文件写入CPLD芯片。本发明还提供一种复杂可编程逻辑器件更新系统。利用本发明可以在不借助其他辅助硬件的情况下，实现复杂可编程逻辑器件的更新。

Description

复杂可编程逻辑器件更新方法及系统

技术领域

本发明涉及一种复杂可编程逻辑器件更新方法及系统，尤其涉及一种计算机中的复杂可编程逻辑器件更新方法及系统。

背景技术

复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)作为一种成熟的数字集成设计技术，得到了非常广泛的应用。传统的CPLD更新方法是通过下载线缆将CPLD代码文件下载到CPLD芯片中去，最常用的是通过标准的联合测试行动小组(Joint Test Action Group，JTAG)接口来执行更新动作。

传统的CPLD更新方法，需要借助一个编程器作为辅助硬件，并通过该编程器将要更新的CPLD代码文件下载至CPLD芯片。辅助硬件的加入，在缺乏该编程器时，会带来CPLD芯片升级的不便利。同时，传统的CPLD更新方法，在借助编程器的情况下，可读取CPLD芯片中的CPLD代码文件，给逆向工程带来便利，降低了CPLD芯片的安全性。

发明内容

鉴于以上内容，有必要提供一种复杂可编程逻辑器件更新方法，可在不借助其他辅助硬件的情况下，实现CPLD芯片的自动更新。

鉴于以上内容，还有必要提供一种复杂可编程逻辑器件更新系统，可在不借助其他辅助硬件的情况下，实现CPLD芯片的自动更新。

所述复杂可编程逻辑器件更新方法，该方法包括以下步骤：获取步骤一：在BMC启动成功后，从BMC中获取复杂可编程逻辑器件CPLD芯片的更新状态，所述CPLD芯片的更新状态包括更新完成和更新开始；判断步骤一：判断CPLD芯片的更新状态是否为更新开始，当该更新状态为更新开始时，执行更新步骤，否则，执行读取步骤；读取步骤：在将CPLD芯片的JTAG接口设置为读模式后，读取CPLD芯片的版本信息；获取步骤二：获取BMC中存储的要更新到CPLD芯片的代码文件的版本信息；判断步骤二：判断要更新到CPLD芯片的代码文件的版本信息是否大于CPLD芯片的版本信息，当要更新到CPLD芯片的代码文件的版本信息大于CPLD芯片的版本信息时，执行更新步骤，否则，直接结束流程；更新步骤：在将CPLD芯片的JTAG接口设置为写模式后，将要更新到CPLD芯片的代码文件写入CPLD芯片；判断步骤三：判断更新过程是否完成，当更新过程完成时，记录一条关于CPLD芯片更新的日志，否则继续进行更新。

所述复杂可编程逻辑器件更新系统，该系统包括：获取模块，用于在BMC启动成功后，从BMC中获取复杂可编程逻辑器件CPLD芯片的更新状态，所述CPLD芯片的更新状态包括更新完成和更新开始；判断模块，用于判断CPLD芯片的更新状态是否为更新开始；设置模块，用于当CPLD芯片的更新状态为更新完成时，将CPLD芯片的JTAG接口设置为读模式；所述获取模块，还用于从CPLD芯片中获取该CPLD芯片的版本信息及获取BMC中存储的要更新到CPLD芯片的代码文件的版本信息；所述判断模块，还用于判断要更新到CPLD芯片的代码文件的版本信息是否大于CPLD芯片的版本信息；所述设置模块，还用于当CPLD芯片的更新状态为更新开始时，或者要更新到CPLD芯片的代码文件的版本信息大于CPLD芯片的版本信息时，将CPLD芯片的JTAG接口设置为写模式；更新模块，用于将要更新到CPLD芯片的代码文件写入CPLD芯片；记录模块，用于当更新过程完成时，记录一条关于CPLD芯片更新的日志。

相较于现有技术，所述的复杂可编程逻辑器件更新方法及系统，在不借助其他辅助硬件的情况下，将要更新的CPLD代码文件存储于基板管理控制器(Baseboard Management Controller，BMC)中，并通过BMC的通用输入/输出(General Purpose Input Output，GPIO)接口将要更新的CPLD代码文件发送至CPLD芯片，从而实现CPLD芯片的自动更新，同时可保证无法通过辅助硬件来读取CPLD芯片中的CPLD代码文件，从而提高了CPLD芯片的安全性。

附图说明

图1是本发明复杂可编程逻辑器件更新系统较佳实施例的架构图。

图2是本发明复杂可编程逻辑器件更新系统较佳实施例的功能模块图。

图3是本发明复杂可编程逻辑器件更新方法较佳实施例的流程图。

主要元件符号说明

计算机	1
		复杂可编程逻辑器件更新系统	10
BMC	20
		CPLD芯片	30
获取模块	100
		判断模块	101
更新模块	102
		记录模块	103
重启模块	104
		重置模块	105
设置模块	106

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

如图1所示，是本发明复杂可编程逻辑器件更新系统较佳实施例的架构图。

所述计算机1中包括BMC20、CPLD芯片30。所述BMC20通过四个GPIO接口与CPLD芯片30的JTAG接口的四个管脚连接。所述复杂可编程逻辑器件更新系统10运行于BMC20中。

所述JTAG接口是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试和实现在线编程。标准的JTAG接口有4个管脚，管脚定义如下表：

管脚	用于
		TDI	数据输入
TDO	数据输出
		TCK	时钟信号
TMS	模式选择

因为每个管脚均只有一条数据线，各管脚的通信协议采用序列传输。时钟由TCK管脚输入，模式选择是由TMS管脚一次操作一位来实现的，所述模式选择中包括两种模式：读模式和写模式。每一位数据在每个TCK时钟脉冲下分别由TDI管脚和TDO管脚传入或传出。JTAG接口的工作模式为：当TMS管脚选择写模式时，在TCK管脚的控制下，通过TDI管脚写入数据至CPLD芯片30；当TMS管脚选择读模式时，在TCK管脚的控制下，通过TDO管脚从CPLD芯片30中读取数据。

如图2所示，是本发明复杂可编程逻辑器件更新系统较佳实施例的功能模块图。

所述复杂可编程逻辑器件更新系统10包括获取模块100、判断模块101、更新模块102、记录模块103、重启模块104、重置模块105及设置模块106。各模块的功能将结合图3的流程图进行详细介绍。

如图3所示，是本发明复杂可编程逻辑器件更新方法较佳实施例的流程图。

步骤S10，在计算机1的启动过程中，BMC20启动成功后，所述获取模块100从BMC20中获取CPLD芯片30的更新状态。所述CPLD芯片30的更新状态包括：更新完成和更新开始。

在该步骤S10前，所述重置模块105设置一个状态变量，用来标志CPLD芯片30更新成功与否，可以避免BMC20更新CPLD芯片30过程中断电导致更新失败从而导致下次开机不了的现象发生。当CPLD芯片30的更新状态为更新完成时，表明CPLD芯片30更新成功；反之，当CPLD芯片30的更新状态为更新开始时，表明CPLD芯片30更新失败。

当CPLD芯片30更新完成时，重置模块105将该状态变量设置为一个值，例如为false。当CPLD芯片30更新开始时，重置模块105将该状态变量设置为另外一个值，例如为true。该状态变量的初始值(default)设为更新完成的状态所对应的值false。

重置模块105设置的状态变量的值保存于BMC20中。在计算机1开机过程中，获取模块100能在BMC20的保存位置获取该状态变量的值。

步骤S12，所述判断模块101判断CPLD芯片30的更新状态是否为更新开始，当该更新状态为更新开始时，执行步骤S20，否则，执行步骤S14。

判断模块101判断CPLD芯片30的更新状态是否为更新开始，即判断获取模块100所获取的状态变量的值是否为true，当该状态变量的值为true时，说明状态变量在上次CPLD芯片30开始更新时被重置模块105设置为true，CPLD芯片30在上次更新的过程中断电而没有更新成功；当该状态变量为false时，说明CPLD芯片30上次更新完成。

步骤S14，所述设置模块106通过与TMS管脚连接的GPIO接口设置该TMS管脚为读模式后，所述获取模块100读取CPLD芯片30的版本信息V1，并将该版本信息V1保存于计算机1的寄存器中。

所述CPLD芯片30中包括一个更新前的CPLD代码文件，该CPLD代码文件中包括一个版本信息V1，获取模块100可从该更新前的CPLD代码文件中读取CPLD芯片30的版本信息V1。

在设置模块106将TMS管脚设置为读模式后，获取模块100通过与TCK管脚连接的GPIO接口控制该TCK管脚的时钟脉冲，并在该时钟脉冲的控制下通过TDO管脚从CPLD芯片30中读取CPLD芯片30的版本信息V1，该版本信息V1经与该TDO管脚连接的GPIO接口传回BMC20中。

步骤S16，所述获取模块100再获取BMC20中存储的要更新到CPLD芯片30的代码文件的版本信息V2。所述要更新到CPLD芯片30的代码文件存储于BMC20中。

步骤S18，所述判断模块101判断要更新到CPLD芯片30的代码文件的版本信息V2是否大于CPLD芯片30的版本信息V1。当要更新到CPLD芯片30的代码文件的版本信息V2大于CPLD芯片30的版本信息V1时，执行步骤S20，否则，直接结束流程。

步骤S20，所述设置模块106通过与TMS管脚连接的GPIO接口设置该TMS管脚为写模式，所述更新模块102将要更新到CPLD芯片30的代码文件写入CPLD芯片30，同时重置模块105将状态变量设置为true。

在设置模块106将TMS管脚设置为写模式后，更新模块102通过与TCK管脚连接的GPIO接口控制该TCK管脚的时钟脉冲，并在该时钟脉冲的控制下通过TDI管脚将要更新到CPLD芯片30的代码文件写入CPLD芯片30。

在更新模块102开始写入时，重置模块105将状态变量设置为更新开始的状态所对应的值true。当计算机1在更新过程中突然断电而导致更新失败时，该状态变量的值仍为true，表示更新没有完成。在计算机1断电后，流程结束，步骤S22至步骤S26均不再执行。

步骤S22，所述判断模块101判断该更新过程是否完成。当更新过程完成时，执行步骤S24，否则，返回步骤S20。

判断模块101判断更新模块102是否仍在通过TDI管脚将要更新到CPLD芯片30的代码文件写入CPLD芯片30。如果是仍在写入时，判断模块101判定该更新过程没有完成，否则，判定该更新过程完成。

步骤S24，重置模块105设置状态变量的置为false，所述记录模块103记录一条关于CPLD芯片30更新的日志。

所述更新的日志包括以下内容：更新前CPLD芯片30的版本信息、更新后的CPLD芯片30的版本信息、更新前CPLD芯片30的更新状态等。

步骤S26，所述重启模块104重启BMC20。在BMC20的启动过程中，CPLD芯片30被加载，则更新后的CPLD芯片30的版本生效。

以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims

1.一种复杂可编程逻辑器件更新方法，其特征在于，该方法包括以下步骤：

获取步骤一：在BMC启动成功后，从BMC中获取复杂可编程逻辑器件CPLD芯片的更新状态，所述CPLD芯片的更新状态包括更新完成和更新开始；

判断步骤一：判断CPLD芯片的更新状态是否为更新开始，当该更新状态为更新开始时，执行更新步骤，否则，执行读取步骤；

读取步骤：在将CPLD芯片的JTAG接口设置为读模式后，读取CPLD芯片的版本信息；

获取步骤二：获取BMC中存储的要更新到CPLD芯片的代码文件的版本信息；

判断步骤二：判断要更新到CPLD芯片的代码文件的版本信息是否大于CPLD芯片的版本信息，当要更新到CPLD芯片的代码文件的版本信息大于CPLD芯片的版本信息时，执行更新步骤，否则，直接结束流程；

更新步骤：在将CPLD芯片的JTAG接口设置为写模式后，将要更新到CPLD芯片的代码文件写入CPLD芯片；

判断步骤三：判断更新过程是否完成，当更新过程完成时，记录一条关于CPLD芯片更新的日志，否则继续进行更新。

2.如权利要求1所述的复杂可编程逻辑器件更新方法，其特征在于，在获取步骤一前还包括：

重置步骤：设置一个状态变量，用来标志CPLD芯片更新成功与否；当CPLD芯片更新成功时，该状态变量为更新完成时所对应的值；当CPLD芯片更新失败时，该状态变量为更新开始时所对应的值。

3.如权利要求2所述的复杂可编程逻辑器件更新方法，其特征在于，该方法还包括步骤：

当更新开始时，重置所述状态变量的值为更新开始所对应的值；及

当更新成功时，重置所述状态变量的值为更新完成所对应的值。

4.如权利要求1所述的复杂可编程逻辑器件更新方法，其特征在于，所述读取步骤包括：

通过与TMS管脚连接的GPIO接口设置该TMS管脚为读模式后，通过与TCK管脚连接的GPIO接口控制该TCK管脚的时钟脉冲，所述JTAG接口包括TMS管脚、TCK管脚、TDO管脚和TDI管脚；

在该时钟脉冲的控制下通过TDO管脚从CPLD芯片中读取CPLD芯片的版本信息；

该版本信息经与该TDO管脚连接的GPIO接口传回BMC中。

5.如权利要求1所述的复杂可编程逻辑器件更新方法，其特征在于，所述更新步骤包括：

通过与TMS管脚连接的GPIO接口设置该TMS管脚为写模式后，通过与TCK管脚连接的GPIO接口控制该TCK管脚的时钟脉冲；

在该时钟脉冲的控制下通过TDI管脚将要更新到CPLD芯片的代码文件写入CPLD芯片。

6.一种复杂可编程逻辑器件更新系统，其特征在于，该系统包括：

获取模块，用于在BMC启动成功后，从BMC中获取复杂可编程逻辑器件CPLD芯片的更新状态，所述CPLD芯片的更新状态包括更新完成和更新开始；

判断模块，用于判断CPLD芯片的更新状态是否为更新开始；

设置模块，用于当CPLD芯片的更新状态为更新完成时，将CPLD芯片的JTAG接口设置为读模式；

所述获取模块，还用于从CPLD芯片中获取该CPLD芯片的版本信息及获取BMC中存储的要更新到CPLD芯片的代码文件的版本信息；

所述判断模块，还用于判断要更新到CPLD芯片的代码文件的版本信息是否大于CPLD芯片的版本信息；

所述设置模块，还用于当CPLD芯片的更新状态为更新开始时，或者要更新到CPLD芯片的代码文件的版本信息大于CPLD芯片的版本信息时，将CPLD芯片的JTAG接口设置为写模式；

更新模块，用于将要更新到CPLD芯片的代码文件写入CPLD芯片；

记录模块，用于当更新过程完成时，记录一条关于CPLD芯片更新的日志。

7.如权利要求6所述的复杂可编程逻辑器件更新系统，其特征在于，该系统还包括：

重置模块，用于设置一个状态变量，当CPLD芯片更新开始时，重置该状态变量的值为更新开始所对应的值；当CPLD芯片更新成功时，重置该状态变量的值为更新完成所对应的值。

8.如权利要求6所述的复杂可编程逻辑器件更新系统，其特征在于，所述获取模块通过以下步骤读取CPLD芯片的版本信息：

通过与TMS管脚连接的GPIO接口设置该TMS管脚为读模式后，通过与TCK管脚连接的GPIO接口控制该TCK管脚的时钟脉冲，所述JTAG接口包括TMS管脚、TCK管脚和TDO管脚；

该版本信息经与该TDO管脚连接的GPIO接口传回BMC中。

9.如权利要求6所述的复杂可编程逻辑器件更新系统，其特征在于，所述更新模块通过以下步骤将要更新的CPLD代码文件写入CPLD芯片：

10.如权利要求6所述的复杂可编程逻辑器件更新系统，其特征在于，该系统还包括：

重启模块，用于在更新成功后重启BMC。