CN111579959A - 芯片验证方法、装置及存储介质 - Google Patents

Abstract

本发明提供一种芯片验证方法、装置及存储介质。上位机根据测量配置请求下发对待检测芯片的测试指令，待检测芯片根据测试指令对多个测试模块进行测试，并将多个测试模块对应的输出信号发送至通用验证平台，通用验证平台对多个输出信号进行信号分析得到待检测芯片的多个验证分析结果，上位机根据多个验证分析结果自动生成待检测芯片的测试报告，最终将测试报告发送至网络侧。上述方法实现对待检测芯片测试结果的自动化统计以及网络共享，同时，提高了芯片的验证效率。

Description

芯片验证方法、装置及存储介质

技术领域

本发明实施例涉及集成电路验证技术领域，特别涉及一种芯片验证方法、装置及存储介质。

背景技术

SoC(System-on-a-Chip)芯片是一种集成电路的芯片，可以有效地降低电子或信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。SoC芯片在生产过程中需要对SoC芯片进行测试，随着SoC芯片的规模越来越大以及外设接口的复杂性，SoC芯片的验证也越来越复杂和耗时。

目前的SoC芯片软件验证方法通常是由C、C++等软件语言编码后经过编译器编译链接生成可执行程序，手动操作通过下载接口将可执行程序存放到SoC芯片的程序存储器中，SoC芯片复位后中央处理器从程序存储器中读取指令并执行，外设则需要配合外部的信号激励和信号分析，最终以完成对芯片所设计功能的验证。

随着SoC芯片功能越来越复杂以及外设的多样性，软件测试代码生成的可执行程序的执行空间需求会增大，在不增加SoC芯片程序存储器空间的情况下，需要将可执行程序拆分成多个分别下载执行；同时芯片外设如USB、SPI、UART等IP测试请求会增多，通常的做法是用信号发生器去做激励，用示波器去做信号分析，很多地方都需要人为去操作。传统的软件验证方法在这两者的基础上需要的验证时间将大大增加。

发明内容

本发明实施例提供一种芯片验证方法、装置及存储介质，以提高芯片的验证效率。

为达到上述目的，本发明提供如下技术方案：

本发明的第一方面提供一种芯片验证方法，包括：

接收通用验证平台发送的待检测芯片的多个验证分析结果；

判断所述待检测芯片的测试用例是否执行完毕，若执行完毕，则根据所述多个验证分析结果生成所述待检测芯片的测试报告；

将所述测试报告发送至网络侧。

在一种可能的实现方式中，所述接收通用验证平台发送的待检测芯片的多个验证分析结果之前，所述方法还包括：

获取所述待检测芯片的测试配置请求，所述测试配置请求包括所述待检测芯片的型号、测试模块以及测试用例序列号；

根据所述测试配置请求向所述待检测芯片发送多个测试指令。

在一种可能的实现方式中，所述获取所述待检测芯片的测试配置请求之后，所述方法还包括：

根据测量配置请求向所述通用验证平台发送所述待检测芯片对应的验证分析指令。

在一种可能的实现方式中，所述测试模块包括内部模块和/或外设模块；所述测试指令用于指示对所述内部模块和/或所述外设模块进行测试。

在一种可能的实现方式中，若所述待检测芯片的数量为多个，所述测试配置请求还包括多个待检测芯片的测试的执行顺序。

本发明的第二方面提供一种芯片验证方法，包括：

接收待检测芯片发送的多个输出信号；所述多个输出信号通过多线程通道并行输出；

根据所述多个输出信号生成所述待检测芯片的多个验证分析结果，将所述多个验证分析结果发送至上位机。

在一种可能的实现方式中，所述接收待检测芯片发送的多个输出信号之前，所述方法还包括：

获取所述上位机发送的所述待检测芯片对应的验证分析指令；

所述根据所述多个输出信号生成所述待检测芯片的多个验证分析结果，将所述多个验证分析结果发送至上位机，包括：

根据所述多个输出信号和所述验证分析指令生成所述待检测芯片的多个验证分析结果，将所述多个验证分析结果发送至所述上位机。

在一种可能的实现方式中，所述待检测芯片的测试模块包括内部模块和/或外设模块；若对所述待检测芯片的测试包括对所述外设模块的测试，所述方法还包括；

向所述待检测芯片的所述外设模块发送激励信号。

本发明的第三方面提供一种上位机，包括：

接收模块，用于接收通用验证平台发送的待检测芯片的多个验证分析结果；

判断模块，用于判断所述待检测芯片的测试用例是否执行完毕，若执行完毕，则生成模块，用于根据所述多个验证分析结果生成所述待检测芯片的测试报告；

发送模块，用于将所述测试报告发送至网络侧。

本发明的第四方面提供一种通用验证平台，包括：

接收模块，用于接收待检测芯片发送的多个输出信号；所述多个输出信号通过多线程通道并行输出；

生成模块，用于根据所述多个输出信号生成所述待检测芯片的多个验证分析结果，发送模块，用于将所述多个验证分析结果发送至上位机。

本发明的第五方面提供一种上位机，包括：

存储器；

处理器；以及

计算机程序；

其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如本发明第一方面任一项所述的芯片验证方法。

本发明的第六方面提供一种通用验证平台，包括：

存储器；

处理器；以及

计算机程序；

其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如本发明第二方面任一项所述的芯片验证方法。

本发明的第七方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行以实现如本发明第一方面任一项或本发明第二方面任一项所述的芯片验证方法。

本发明实施例提供一种芯片验证方法、装置及存储介质。上位机根据测量配置请求下发对待检测芯片的测试指令，待检测芯片根据测试指令对多个测试模块进行测试，并将多个测试模块对应的输出信号发送至通用验证平台，通用验证平台对多个输出信号进行信号分析得到待检测芯片的多个验证分析结果，上位机根据多个验证分析结果自动生成待检测芯片的测试报告，最终将测试报告发送至网络侧。本实施例提供的方法实现对待检测芯片的测试结果的自动化统计以及网络共享，同时，提高了芯片的验证效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是示例性的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的芯片验证系统的连接示意图；

图2为本发明一实施例提供的芯片验证方法的流程示意图；

图3为本发明另一实施例提供的芯片验证方法的流程示意图；

图4为本发明又一实施例提供的芯片验证方法的流程示意图；

图5为本发明再一实施例提供的芯片验证方法的流程示意图；

图6为本发明一实施例提供的芯片验证方法的交互示意图；

图7为本发明实施例提供的上位机的结构示意图一；

图8为本发明实施例提供的上位机的结构示意图二；

图9为本发明实施例提供的通用验证平台的结构示意图一；

图10为本发明实施例提供的通用验证平台的结构示意图二；

图11为本发明实施例提供的芯片的结构示意图；

图12为本发明实施例提供的上位机的硬件结构示意图；

图13为本发明实施例提供的通用验证平台的硬件结构示意图；

图14为本发明实施例提供的芯片的硬件结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

本发明的说明书和权利要求书中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明的说明书中通篇提到的“一实施例”或“另一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一些实施例中”或“在本实施例中”未必一定指相同的实施例。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

本实施例提供的芯片验证方法应用于芯片验证系统中，本实施例提供的芯片验证系统包括上位机、至少一个待检测芯片以及通用验证平台。其中上位机、至少一个待检测芯片以及通用验证平台依次连接。

图1为本发明一实施例提供的芯片验证系统的连接示意图，图1以3颗待检测芯片为例，待检测芯片1、2、3分别与上位机连接，待检测芯片1、2、3的多个外设模块分别与通用验证平台的外设模块连接，通用验证平台与上位机连接。

测试人员在上位机可视化界面上选择具体型号待检测芯片的单项或者多项测试，亦可以同时配置多颗相同或者不同型号的待检测芯片的测试选项，实现对单个或者多个待检测芯片的测试配置。上位机根据测试人员的测试配置分别向待检测芯片以及通用验证平台下发对应的指令，以使待检测芯片根据对应的指令执行相应的测试项，通用验证平台根据对应的指令执行对待检测芯片输出信号的验证分析。同时，上位机独立开启一个线程用于接收通用验证平台发送的对待检测芯片输出信号的验证分析结果。当某单个待检测芯片执行完测试配置的所有测试项时，上位机生成对应的测试报告，并将测试报告发送至网络侧，以供测试人员随时查看。

需要指出的是，本实施例的通用验证平台包括自身的中央处理器和丰富的外设模块等，通过执行上位机下发的对应的指令，以多线程的方式接收至少一个待检测芯片的多个测试请求，根据待检测芯片发送的测试请求在每个线程中做出对应的信号激励和信号分析，并将信号分析的结果反馈给上位机。

基于上述芯片验证系统，下面以具体的实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图2为本发明一实施例提供的芯片验证方法的流程示意图，本实施例提供的芯片验证方法的执行主体为上位机，如图2所示，本实施例提供的方法包括如下步骤：

S201、接收通用验证平台发送的待检测芯片的多个验证分析结果；

本实施例中，上位机通过结果接收线程接收通用验证平台发送的待检测芯片的多个验证分析结果，其中，结果接收线程是上位机独立开启的一个线程。

一种可能的实现方式中，上位机通过结果接收线程依次接收待检测芯片的多个验证分析结果，换句话说，即通用验证平台将同一时间确定的待检测芯片的多个测试模块的验证分析结果依次发送至上位机。另一种可能的实现方式中，上位机通过结果接收线程同时接收待检测芯片的多个验证分析结果，换句话说，即通用验证平台将同一时间确定的待检测芯片的多个测试模块的验证分析结果打包后发送至上位机。

待检测芯片的多个验证分析结果用于指示待检测芯片的各测试模块的性能的好坏，待检测芯片的测试模块包括内部模块和/或外设模块。

S202、判断待检测芯片的测试用例是否执行完毕，若执行完毕，则根据多个验证分析结果生成待检测芯片的测试报告；

由于上位机预存有测试人员配置好的不同类型待检测芯片的测试选项，因此本实施例的上位机知晓不同类型待检测芯片的所有测试选项。在上位机接收到通用验证平台发送的待检测芯片的多个验证分析结果之后，判断待检测芯片的所有测试选项是否执行完毕，若执行完毕，则生成该待检测芯片的测试报告；若未执行完毕，则继续等待，直至接收到待检测芯片的所有测试模块的验证分析结果。其中，测试报告用于汇总待检测芯片的各测试模块的验证分析结果，具体可以通过表格、文本或者其他显示方式来呈现。

S203、将测试报告发送至网络侧。

本实施例中，上位机将汇总有待检测芯片的各测试模块验证分析结果的测试报告发送至网络侧平台，以供测试人员登陆平台进行查看。除此之外，上位机还可以通过邮件、微信、短信、网页等方式发送至指定测试人员的终端设备，以供测试人员随时查看。

本发明实施例提供的芯片验证方法，上位机接收通用验证平台发送的待检测芯片的多个验证分析结果，判断待检测芯片的测试用例是否执行完毕，若执行完毕则根据多个验证分析结果生成待检测芯片的测试报告，将测试报告发送至网络侧。上述方法实现对待检测芯片的测试结果的自动化统计以及网络共享，测试人员可以随时随地查看芯片验证系统中的测试结果。

在上述实施例的基础上，本实施例示出了上位机接收通用验证平台发送的待检测芯片的多个验证分析结果之前，上位机与待检测芯片之间的交互过程。

图3为本发明另一实施例提供的芯片验证方法的流程示意图，如图3所示，上位机在接收通用验证平台发送的待检测芯片的多个验证分析结果之前，本实施例提供的方法还包括如下步骤：

S301、获取所述待检测芯片的测试配置请求，测试配置请求包括待检测芯片的型号、测试模块以及测试用例序列号；

如上述实施例所述，待检测芯片的测试模块包括内部模块和/或外设模块。

测试人员通过上位机进行待检测芯片的测试配置，测试配置包括具体型号待检测芯片的单项或者多项测试选项，测试人员可以同时配置多个同一型号的待检测芯片或者多个不同类型的待检测芯片的测试选项。由此可见，上位机获取的测试配置请求可以是对单个待检测芯片的测试配置请求，也可以是对多个待检测芯片的测试配置请求。

具体的，针对单个待检测芯片的测试选项大致分为以下三种：一种是对单个或者多个内部模块的测试；另一种是对单个或者多个外设模块的测试；再一种是同时对单个或者多个内部模块以及单个或者多个外设模块的测试。

需要指出的是，不同型号的待检测芯片的测试模块可能相同也可能不同，不同测试模块对应的测试用例不同，因此，测试人员在进行待检测芯片的测试配置时，测试配置还包括测试模块对应的测试用例序列号，以使上位机根据测试用例序列号在自身存储空间中查找到该序列号对应的测试用例。

S302、根据测试配置请求向待检测芯片发送多个测试指令。

若测试配置请求是对单个待检测芯片的测试配置请求，则上位机在获取到测试配置请求后，根据测试配置请求确定待检测芯片的各测试模块对应的测试用例，向待检测芯片发送多个测试指令，测试指令用于指示待检测芯片对各测试模块进行测试，包括对内部模块和/或外设模块进行测试。

其中，待检测芯片可以通过自身程序存储器获取各测试模块的测试用例，也可以通过上位机获取各测试模块的测试用例，如上位机发送的多个测试指令中包括待检测芯片的各测试模块的测试用例。

若测试配置请求是对多个待检测芯片的测试配置请求，则测试人员在进行多个待检测芯片的测试配置时，测试配置还包括对多个待检测芯片的测试的执行顺序。其中执行顺序可以是顺序执行或者并行执行。

以图1为例，若执行顺序为顺序执行，假设测试人员配置按照如下顺序执行芯片测试：待检测芯片1→待检测芯片2→待检测芯片3，则上位机依次向待检测芯片1发送待检测芯片1对应的多个测试指令，在判断待检测芯片1执行完所有测试选项后，上位机再向待检测芯片2发送待检测芯片2对应的多个测试指令，以此类推，直至执行完所有的待检测芯片。

若执行顺序为并行执行，则上位机直接根据测试配置请求同时向待检测芯片1、2、3发送各待检测芯片对应的多个测试指令，以使各待检测芯片并行执行各自的测试选项，提高芯片验证的测试效率。

在上述实施例的基础上，可选的，在上位机获取待检测芯片的测试配置请求之后，上位机根据测量配置请求向通用验证平台发送待检测芯片对应的验证分析指令，其中，验证分析指令用于指示通用验证平台对待检测芯片的各测试模块进行测试验证。

需要指出的是，本实施例的上位机在自身存储空间中预存有不同型号待检测芯片的各测试模块对应的验证分析程序。

可选的，上位机向通用验证平台发送的待检测芯片对应的验证分析指令中包括待检测芯片的各测试模块对应的验证分析程序，该方式可释放通用验证平台的存储空间，提高验证分析的速率。

图4为本发明又一实施例提供的芯片验证方法的流程示意图，本实施例提供的芯片验证方法的执行主体为通用验证平台，如图4所示，本实施例提供的方法包括步骤：

S401、接收待检测芯片发送的多个输出信号，多个输出信号通过多线程通道并行输出；

通用验证平台在接收待检测芯片发送的多个输出信号之前，获取上位机发送的待检测芯片对应的验证分析指令，验证分析指令用于指示通用验证平台对待检测芯片的各测试模块进行测试验证。

一种可能的实现方式中，通用验证平台在自身存储空间内预存有不同型号的待检测芯片的各测试模块对应的验证分析程序。

另一种可能的实现方式中，通用验证平台通过上位机获取待检测芯片的各测试模块对应的验证分析程序。具体的，获取上位机发送的待检测芯片对应的验证分析指令，验证分析指令中包括待检测芯片的各测试模块对应的验证分析程序。

本实施例的通用验证平台通过多线程通道在同一时间获取待检测芯片的多个输出信号，并行分析各线程的输出信号。其中，输出信号是指待检测芯片执行多个测试模块对应的测试用例后输出的测试结果信号。待检测芯片的测试模块包括内部模块和/或外设模块。

需要指出的是，待检测芯片在执行对外设模块对应的测试用例时，待检测芯片通过测试请求通道向通用验证平台发送对外设模块的测试请求，通用验证平台根据测试请求向待检测芯片的外设模块发送激励信号，并根据待检测芯片的外设模块反馈的输出信号进行信号分析。

S402、根据多个输出信号生成待检测芯片的多个验证分析结果；

S403、将多个验证分析结果发送至上位机。

通用验证平台根据多个输出信号和上位机发送的验证分析指令，生成待检测芯片的多个验证分析结果，将多个验证分析结果发送至上位机。

本实施例提供的芯片验证方法，通用验证平台接收待检测芯片的多个输出信号，多个输出信号通过多线程通道并行输出，根据多个输出信号生成待检测芯片的多个验证分析结果，将多个验证分析结果发送至上位机。上述方法实现对待检测芯片的多个输出信号的并行信号分析，提高了芯片验证的效率。

图5为本发明再一实施例提供的芯片验证方法的流程示意图，本实施例提供的芯片验证方法的执行主体为待检测芯片，如图5所示，本实施例提供的方法包括步骤：

S501、接收待检测芯片的多个测试指令；

待检测芯片接收上位机发送的待检测芯片的多个测试指令，测试指令用于指示待检测芯片对测试模块进行测试，包括对内部模块和/或外设模块进行测试。

可选的，待检测芯片接收的多个测试指令中包括待检测芯片的多个测试用例，不同的测试用例用于验证待检测芯片中不同的测试模块。

S502、根据多个测试指令对待检测芯片的多个测试模块进行测试；

待检测芯片根据接收到的多个测试指令对待检测芯片的多个测试模块进行并行测试。具体的，

一种可能的实现方式中，待检测芯片通过多个测试指令中的多个测试用例对待检测芯片的多个测试模块进行并行测试。该方式下，待检测芯片无需预存各测试模块对应的测试用例，直接根据当前上位机发送的测试指令中的测试用例进行芯片验证，该方式尤其适用于具有小容量程序存储器的芯片。

另一种可能的实现方式中，待检测芯片根据多个测试指令从待检测芯片的程序存储器中获取待检测芯片的多个测试用例，通过多个测试用例对待检测芯片的多个测试模块进行并行测试。该方式下，待检测芯片预存有该芯片的各测试模块对应的测试用例，待检测芯片直接根据多个测试指令调取程序存储器中的对应测试用例，完成芯片测试。

上述两种实现方式均采用并行测试，提高了芯片验证的效率。

S503、将多个测试指令对应的多个输出信号发送至通用验证平台。

待检测芯片在执行多个测试指令的多个测试用例之后，将对应的多个输出信号发送至通用验证平台，以使通用验证平台对多个输出信号进行信号分析，生成待检测芯片的验证分析结果。

可选的，在上述实施例的基础上，若测试指令指示对外设模块进行测试，则待检测芯片将测试指令对应的输出信号发送至通用验证平台之前，待检测芯片向通用验证平台发送测试请求，测试请求包括待检测芯片的外设模块编号，以使通用验证平台根据外设模块编号向待检测芯片的外设模块发送对应的激励信号。也就是说，待检测芯片的外设模块的激励信号是由通用验证平台提供。

本实施例提供的芯片验证方法，待检测芯片接收上位机发送的待检测芯片的多个测试指令，根据多个测试指令对待检测芯片的多个测试模块进行测试，将多个测试指令对应的多个输出信号发送至通用验证平台，以使通用验证平台对多个输出信号进行信号分析。上述方法实现对待检测芯片的多个测试模块的并行测试，提高了芯片验证的效率。

图6为本发明一实施例提供的芯片验证方法的交互示意图，如图6所示，本实施例提供的方法包括：

S601、获取待检测芯片的测试配置请求；

其中，测试配置请求包括待检测芯片的型号、测试模块以及测试用例序列号；测试模块包括待检测芯片的内部模块和/或外设模块。

S602、根据测试配置请求向待检测芯片发送多个测试指令；

S603、根据多个测试指令对待检测芯片的多个测试模块进行测试；

S604、将多个测试指令对应多个输出信号发送至通用验证平台；

S605、根据多个输出信号生成待检测芯片的多个验证分析结果；

S606、将多个验证分析结果发送至上位机；

S607、判断待检测芯片的测试用例是否执行完毕，若执行完毕，则根据多个验证分析结果生成待检测芯片的测试报告；

S608、将测试报告发送至网络侧。

本实施例中各步骤同上述各实施例，具体实现方式和技术效果可参见上述各实施例，此处不再赘述。

本实施例提供的芯片验证方法应用于芯片验证系统，芯片验证系统包括上位机、待检测芯片和通用验证平台。其中上位机能够实现一键下发待检测芯片的测试指令，根据从通用验证平台接收到的待检测芯片的多个验证分析结果自动生成对应的测试报告，将测试报告共享至网络侧；通用验证平台可编程且支持多线程，能够根据芯片型号提供对应的信号激励和信号分析，能够同时处理一个或者多个型号待检测芯片的多种测试请求；待检测芯片根据上位机下发的测试指令对待检测芯片的多个测试模块进行并行测试。本实施例提供的方法解决了现有技术中对小容量程序存储器芯片测试时需要手动装载测试用例的问题，避免了人为操作带来的不确定性，能够满足不同型号芯片的测试请求，同时并行测试和多线程验证提高了芯片验证的整体效率。

本发明实施例还提供一种上位机，参见图7所示，本发明实施例仅以图7为例进行说明，并不表示本发明仅限于此。图7为本发明实施例提供的上位机的结构示意图一，如图7所示，本实施例提供的上位机700包括：

接收模块701，用于接收通用验证平台发送的待检测芯片的多个验证分析结果；

判断模块702，用于判断所述待检测芯片的测试用例是否执行完毕，若执行完毕，则生成模块703，用于根据所述多个验证分析结果生成所述待检测芯片的测试报告；

发送模块704，用于将所述测试报告发送至网络侧。

本实施例提供的上位机，可用于执行如图2所示的芯片验证方法，其实现原理和技术效果类似，此处不再赘述。

图8为本发明实施例提供的上位机的结构示意图二，在图7所示实施例的基础上，如图8所示，本实施例的上位机，还可以包括：获取模块705。

可选的，所述获取模块705，用于在所述接收通用验证平台发送的待检测芯片的多个验证分析结果之前，获取所述待检测芯片的测试配置请求，所述测试配置请求包括所述待检测芯片的型号、测试模块以及测试用例序列号；

所述发送模块704，还用于根据所述测试配置请求向所述待检测芯片发送多个测试指令。

可选的，所述发送模块704，还用于在所述获取所述待检测芯片的测试配置请求之后，根据测量配置请求向所述通用验证平台发送所述待检测芯片对应的验证分析指令。

可选的，所述测试模块包括内部模块和/或外设模块；所述测试指令用于指示对所述内部模块和/或所述外设模块进行测试。

可选的，若所述待检测芯片的数量为多个，所述测试配置请求还包括多个待检测芯片的测试的执行顺序。

本实施例提供的上位机，可用于执行上述任一方法实施例中的上位机侧的芯片验证方法，其实现原理和技术效果类似，此处不作赘述。

本发明实施例还提供一种通用验证平台，参见图9所示，本发明实施例仅以图9为例进行说明，并不表示本发明仅限于此。图9为本发明实施例提供的通用验证平台的结构示意图一，如图9所示，本实施例提供的通用验证平台800包括：

接收模块801，用于接收待检测芯片发送的多个输出信号；所述多个输出信号通过多线程通道并行输出；

生成模块802，用于根据所述多个输出信号生成所述待检测芯片的多个验证分析结果；

发送模块803，用于将所述多个验证分析结果发送至上位机。

本实施例提供的通用验证平台，可用于执行如图4所示的芯片验证方法，其实现原理和技术效果类似，此处不再赘述。

图10为本发明实施例提供的通用验证平台的结构示意图二，在图9所示实施例的基础上，如图10所示，本实施例的通用验证平台，还可以包括：获取模块804。

所述获取模块804，用于在所述接收待检测芯片发送的多个输出信号之前，获取所述上位机发送的所述待检测芯片对应的验证分析指令；

所述生成模块802，具体用于根据所述多个输出信号和所述验证分析指令生成所述待检测芯片的多个验证分析结果，所述发送模块803，用于将所述多个验证分析结果发送至所述上位机。

可选的，所述待检测芯片的测试模块包括内部模块和/或外设模块；若对所述待检测芯片的测试包括对所述外设模块的测试，所述方发送模块803，还用于；

向所述待检测芯片的所述外设模块发送激励信号。

本实施例提供的通用验证平台，可用于执行上述任一方法实施例中的通用验证平台侧的芯片验证方法，其实现原理和技术效果类似，此处不作赘述。

本发明实施例还提供一种芯片，参见图11所示，本发明实施例仅以图11为例进行说明，并不表示本发明仅限于此。图11为本发明实施例提供的芯片的结构示意图，如图11所示，本实施例提供的芯片900包括：

接收模块901，用于接收待检测芯片的多个测试指令；

执行模块902，用于根据所述多个测试指令对所述待检测芯片的多个测试模块进行测试；

发送模块903，用于将所述多个测试指令对应的多个输出信号发送至通用验证平台。

本实施例提供的芯片，可用于执行如图5所示的芯片验证方法，其实现原理和技术效果类似，此处不再赘述。

可选的，所述多个测试指令中包括所述待检测芯片的多个测试用例；所述执行模块902，具体用于：

通过所述多个测试指令中的多个测试用例对所述待检测芯片的多个测试模块进行测试。

可选的，所述执行模块902，具体用于：

根据所述多个测试指令从所述待检测芯片的程序存储器中获取所述待检测芯片的多个测试用例；

通过所述多个测试用例对所述待检测芯片的多个测试模块进行测试。

可选的，所述待检测芯片的测试模块包括内部模块和/或外设模块；所述测试指令用于指示对所述内部模块和/或所述外设模块进行测试。

可选的，若所述测试指令指示对所述外设模块进行测试，所述接收模块901，还用于：

接收所述通用验证平台发送的所述外设模块对应的激励信号。

本实施例提供的芯片，可用于执行上述任一方法实施例中的待检测芯片侧的芯片验证方法，其实现原理和技术效果类似，此处不作赘述。

图12为本发明实施例提供的上位机的硬件结构示意图，如图12所示，本实施例提供的上位机1100，包括：

存储器1101；

处理器1102；以及

计算机程序；

其中，计算机程序存储在存储器1101中，并被配置为由处理器1102执行以实现如前述任一项方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

可选的，存储器1101既可以是独立的，也可以跟处理器1102集成在一起。

当存储器1101是独立于处理器1102之外的器件时，上位机1100还包括：总线1103，用于连接存储器1101和处理器1102。

本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器1102执行以实现如上方法实施例中上位机1100所执行的各个步骤。

图13为本发明实施例提供的通用验证平台的硬件结构示意图，如图13所示，本实施例提供的通用验证平台1200，包括：

存储器1201；

处理器1202；以及

计算机程序；

其中，计算机程序存储在存储器1201中，并被配置为由处理器1202执行以实现如前述任一项方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

可选的，存储器1201既可以是独立的，也可以跟处理器1202集成在一起。

当存储器1201是独立于处理器1202之外的器件时，通用验证平台1200还包括：总线1203，用于连接存储器1201和处理器1202。

本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器1202执行以实现如上方法实施例中通用验证平台1200所执行的各个步骤。

图14为本发明实施例提供的芯片的硬件结构示意图，如图14所示，本实施例提供的芯片1300，包括：

存储器1301；

处理器1302；以及

计算机程序；

其中，计算机程序存储在存储器1301中，并被配置为由处理器1302执行以实现如前述任一项方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

可选的，存储器1301既可以是独立的，也可以跟处理器1302集成在一起。

当存储器1301是独立于处理器1302之外的器件时，芯片1300还包括：总线1303，用于连接存储器1301和处理器1302。

本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器1302执行以实现如上方法实施例中芯片1300所执行的各个步骤。

应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。

总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。

上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。

一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于专用集成电路(Application Specific Integrated Circuits，简称：ASIC)中。当然，处理器和存储介质也可以作为分立组件存在于电子设备或主控设备中。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种芯片验证方法，其特征在于，包括：

接收通用验证平台发送的待检测芯片的多个验证分析结果；

判断所述待检测芯片的测试用例是否执行完毕，若执行完毕，则根据所述多个验证分析结果生成所述待检测芯片的测试报告；

将所述测试报告发送至网络侧。

2.根据权利要求1所述的方法，其特征在于，所述接收通用验证平台发送的待检测芯片的多个验证分析结果之前，所述方法还包括：

获取所述待检测芯片的测试配置请求，所述测试配置请求包括所述待检测芯片的型号、测试模块以及测试用例序列号；

根据所述测试配置请求向所述待检测芯片发送多个测试指令。

3.根据权利要求2所述的方法，其特征在于，所述获取所述待检测芯片的测试配置请求之后，所述方法还包括：

根据测量配置请求向所述通用验证平台发送所述待检测芯片对应的验证分析指令。

4.根据权利要求2所述的方法，其特征在于，所述测试模块包括内部模块和/或外设模块；所述测试指令用于指示对所述内部模块和/或所述外设模块进行测试。

5.根据权利要求2至4任一项所述的方法，其特征在于，若所述待检测芯片的数量为多个，所述测试配置请求还包括多个待检测芯片的测试的执行顺序。

6.一种芯片验证方法，其特征在于，包括：

接收待检测芯片发送的多个输出信号；所述多个输出信号通过多线程通道并行输出；

根据所述多个输出信号生成所述待检测芯片的多个验证分析结果，将多个所述验证分析结果发送至上位机。

7.根据权利要求6所述的方法，其特征在于，所述接收待检测芯片发送的多个输出信号之前，所述方法还包括：

获取所述上位机发送的所述待检测芯片对应的验证分析指令；

所述根据所述多个输出信号生成所述待检测芯片的多个验证分析结果，将所述多个验证分析结果发送至上位机，包括：

根据所述多个输出信号和所述验证分析指令生成所述待检测芯片的多个验证分析结果，将所述多个验证分析结果发送至所述上位机。

8.根据权利要求6所述的方法，其特征在于，所述待检测芯片的测试模块包括内部模块和/或外设模块；若对所述待检测芯片的测试包括对所述外设模块的测试，所述方法还包括；

向所述待检测芯片的所述外设模块发送激励信号。

9.一种上位机，其特征在于，包括：

接收模块，用于接收通用验证平台发送的待检测芯片的多个验证分析结果；

判断模块，用于判断所述待检测芯片的测试用例是否执行完毕，若执行完毕，则生成模块，用于根据所述多个验证分析结果生成所述待检测芯片的测试报告；

发送模块，用于将所述测试报告发送至网络侧。

10.一种通用验证平台，其特征在于，包括：

接收模块，用于接收待检测芯片发送的多个输出信号；所述多个输出信号通过多线程通道并行输出；

生成模块，用于根据所述多个输出信号生成所述待检测芯片的多个验证分析结果，发送模块，用于将所述多个验证分析结果发送至上位机。

Images