CN111475355A - 高速链路信号完整性评估方法、系统、终端及存储介质 - Google Patents
高速链路信号完整性评估方法、系统、终端及存储介质 Download PDFInfo
- Publication number
- CN111475355A CN111475355A CN202010203412.0A CN202010203412A CN111475355A CN 111475355 A CN111475355 A CN 111475355A CN 202010203412 A CN202010203412 A CN 202010203412A CN 111475355 A CN111475355 A CN 111475355A
- Authority
- CN
- China
- Prior art keywords
- standard
- value
- loss
- link
- doe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011156 evaluation Methods 0.000 title claims description 11
- 238000004088 simulation Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000003780 insertion Methods 0.000 claims abstract description 21
- 230000037431 insertion Effects 0.000 claims abstract description 21
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 3
- 238000012937 correction Methods 0.000 claims description 3
- 238000012216 screening Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012502 risk assessment Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明提供一种高速链路信号完整性评估方法、系统、终端及存储介质，包括：设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；计算所述标准损耗值与规范损耗值的损耗差值；根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。本发明通过标准拓扑得到总插入损耗值与工业规范无源指标对比得到DOE仿真基础值。以主板走线长度为变量，通过更改步长进行DOE仿真寻找风险极值，能够评估出更加准确的风险极值。
Description
技术领域
本发明涉及服务器技术领域，具体涉及一种高速链路信号完整性评估方法、系统、终端及存储介质。
背景技术
在传统数字系统中，信号传输速率较小，互连对信号来说是透明的，互连对系统和信号造成的影响可以忽略不计，不会有信号完整性的问题。随着计算机以及大数据等技术的发展，现在到了一个数据大爆炸的时代，对传输和处理数据的要求越来越高。这就要求我们整个数据处理系统要有更高的带宽和更快的信号传输速率。这对我们的系统设计提出了巨大的挑战，随着信号数率的提高，就会带来信号完整性的问题。信号完整性问题往往决定着整个硬件系统设计成功的关键。
在服务器系统硬件开发设计过程中，信号完整性评估是项目开发前期发现和避免高速链路问题的系统问题的关键。信号完整性评估越早的发现和避免高速信号问题，越能为整个系统开发争取更多的时间。同时风险评估的准确性直接影响的整个项目的进度和成本。这给前期信号完整性的评估的准确性和实效性提供了更高的要求。
现在的高速信号完整性评估一般是通过经验数据将整条链路的插入损耗进行统计相加得到总的插入损耗，然后与规范中类似标准拓扑进行比较，进而判断链路风险。在与类似标准拓扑进行对比时，如链路整条的裕量较大时，这种方法可以快速准确的判断链路风险。但是当整条链路裕量较小时或者稍超出标准值(即算出的总损耗与标准拓扑较接近时)的情况下，就无法对链路风险做出判断。或者在评估链路风险时基于最差情况进行仿真，在选择变量时较为困难，部分因素很难用精确模型表示，且仿真时间较长。
发明内容
针对现有技术的上述不足，本发明提供一种高速链路信号完整性评估方法、系统、终端及存储介质，以解决上述技术问题。
第一方面，本发明提供一种高速链路信号完整性评估方法，包括：
设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；
计算所述标准损耗值与规范损耗值的损耗差值；
根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；
将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。
进一步的，所述设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值，包括：
根据标准拓扑链路的走线长度、单位损耗、过孔数量、标准连接器、标准Cable的损耗值计算标准拓扑链路的插入损耗值；
采集准拓扑链路的发送端包和接收端包，并根据发送端包和接收端包以及插入损耗值计算标准拓扑链路的标准损耗值。
进一步的，所述将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值，包括：
将损耗差值最小的主板走线长度取值作为DOE仿真基础值，得到标准拓扑链路的过孔数量变量和标准连接器变量的眼宽、眼高的拟合曲线；
根据所述拟合曲线生成多个眼宽、眼高，选取并记录损耗值最小的变量取值；
以预设长度为步长增大主板走线长度并进行DOE仿真，获取最小损耗值。
第二方面，本发明提供一种高速链路信号完整性评估系统，包括：
标准设置单元，配置用于设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；
差值计算单元，配置用于计算所述标准损耗值与规范损耗值的损耗差值；
长度修正单元，配置用于根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；
仿真计算单元，配置用于将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。
进一步的，所述标准设置单元包括：
第一计算模块，配置用于根据标准拓扑链路的走线长度、单位损耗、过孔数量、标准连接器、标准Cable的损耗值计算标准拓扑链路的插入损耗值；
第二计算模块，配置用于采集准拓扑链路的发送端包和接收端包，并根据发送端包和接收端包以及插入损耗值计算标准拓扑链路的标准损耗值。
进一步的，所述仿真计算单元包括：
初始拟合模块，配置用于将损耗差值最小的主板走线长度取值作为DOE仿真基础值，得到标准拓扑链路的过孔数量变量和标准连接器变量的眼宽、眼高的拟合曲线；
极限筛选模块，配置用于根据所述拟合曲线生成多个眼宽、眼高，选取并记录损耗值最小的变量取值；
动态拟合模块，配置用于以预设长度为步长增大主板走线长度并进行DOE仿真，获取最小损耗值。
第三方面，提供一种终端，包括：
处理器、存储器，其中，
该存储器用于存储计算机程序，
该处理器用于从存储器中调用并运行该计算机程序，使得终端执行上述的终端的方法。
第四方面，提供了一种计算机存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本发明的有益效果在于，
本发明提供的高速链路信号完整性评估方法、系统、终端及存储介质，通过工业规范数据和DOE仿真方法，找到标准拓扑中的极值，优化标准拓扑数值，提高风险判断的准确性和范围。本发明通过标准拓扑得到总插入损耗值与工业规范无源指标对比得到DOE仿真基础值。以主板走线长度为变量，通过更改步长进行DOE仿真寻找风险极值，能够评估出更加准确的风险极值。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明一个实施例的系统的示意性框图。
图3为本发明实施例提供的一种终端的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
图1是本发明一个实施例的方法的示意性流程图。其中，图1执行主体可以为一种高速链路信号完整性评估系统。
如图1所示，该方法100包括：
步骤110，设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；
步骤120，计算所述标准损耗值与规范损耗值的损耗差值；
步骤130，根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；
步骤140，将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。
为了便于对本发明的理解，下面以本发明高速链路信号完整性评估方法的原理，结合实施例中对高速链路进行信号完整性评估的过程，对本发明提供的高速链路信号完整性评估方法做进一步的描述。
具体的，所述高速链路信号完整性评估方法包括：
S1、设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值。
本实施例设置一个标准拓扑链路，为PCIe4.0带3个连接器标准拓扑，其中主板控制器通过两个连接器连接第一接口，第一接口连接第二接口，第二接口通过一个连接器连接SSD硬盘。根据标准拓扑链路的各个部件的损耗值计算出该标准拓扑链路的插入损耗值为18.81db。
插入损耗值为18.81db加上链路发送端和接受端的package，得到整条链路的损耗值为26.81db(两端package为9db)。
S2、计算所述标准损耗值与规范损耗值的损耗差值。
PCIe4.0的工业规范损耗值为28db，得到差值1.19db。
S3、根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度。
将此差值折算到主板走线的损耗值，并除以单位长度走线损耗，得到修正后的主板走线长度。
S4、将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。
以优化后的主板长度为基础搭建仿真模型进行DOE仿真分析，得到各变量与眼宽、眼高的拟合曲线。根据拟合曲线生成100万个CASE眼宽和眼高，根据工业规范判断链路是否低风险。
以1inch长度为步长改变主板走线长度，得到DOE仿真结果。如果仿真结果通过则继续增加长度寻找。如果仿真不通过，则按0.5inch长度进行仿真，寻找极限值。
以此方法可实现精度在0.5inch链路损耗内风险评估。根据最终仿真通过的链路长和各个模型的插损值来计算整条链路的插损，以此插损值作为类似拓扑风险评估判断的标准。
如图2示，该系统200包括：
标准设置单元210，配置用于设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；
差值计算单元220，配置用于计算所述标准损耗值与规范损耗值的损耗差值；
长度修正单元230，配置用于根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；
仿真计算单元240，配置用于将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。
可选地，作为本发明一个实施例，所述标准设置单元包括：
第一计算模块，配置用于根据标准拓扑链路的走线长度、单位损耗、过孔数量、标准连接器、标准Cable的损耗值计算标准拓扑链路的插入损耗值；
第二计算模块，配置用于采集准拓扑链路的发送端包和接收端包，并根据发送端包和接收端包以及插入损耗值计算标准拓扑链路的标准损耗值。
可选地，作为本发明一个实施例，所述仿真计算单元包括：
初始拟合模块，配置用于将损耗差值最小的主板走线长度取值作为DOE仿真基础值，得到标准拓扑链路的过孔数量变量和标准连接器变量的眼宽、眼高的拟合曲线；
极限筛选模块，配置用于根据所述拟合曲线生成多个眼宽、眼高，选取并记录损耗值最小的变量取值；
动态拟合模块，配置用于以预设长度为步长增大主板走线长度并进行DOE仿真，获取最小损耗值。
图3为本发明实施例提供的一种终端系统300的结构示意图，该终端系统300可以用于执行本发明实施例提供的高速链路信号完整性评估方法。
其中，该终端系统300可以包括：处理器310、存储器320及通信单元330。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的服务器的结构并不构成对本发明的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
其中，该存储器320可以用于存储处理器310的执行指令，存储器320可以由任何类型的易失性或非易失性存储终端或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。当存储器320中的执行指令由处理器310执行时，使得终端300能够执行以下上述方法实施例中的部分或全部步骤。
处理器310为存储终端的控制中心，利用各种接口和线路连接整个电子终端的各个部分，通过运行或执行存储在存储器320内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit，简称IC)组成，例如可以由单颗封装的IC所组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处理器310可以仅包括中央处理器(Central Processing Unit，简称CPU)。在本发明实施方式中，CPU可以是单运算核心，也可以包括多运算核心。
通信单元330，用于建立通信信道，从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
本发明还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时可包括本发明提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文：read-only memory，简称：ROM)或随机存储记忆体(英文：random access memory，简称：RAM)等。
因此，本发明通过工业规范数据和DOE仿真方法，找到标准拓扑中的极值，优化标准拓扑数值，提高风险判断的准确性和范围。本发明通过标准拓扑得到总插入损耗值与工业规范无源指标对比得到DOE仿真基础值。以主板走线长度为变量，通过更改步长进行DOE仿真寻找风险极值，能够评估出更加准确的风险极值，本实施例所能达到的技术效果可以参见上文中的描述，此处不再赘述。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质，包括若干指令用以使得一台计算机终端(可以是个人计算机，服务器，或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于终端实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，系统或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (8)
1.一种高速链路信号完整性评估方法，其特征在于，包括：
设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；
计算所述标准损耗值与规范损耗值的损耗差值；
根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；
将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。
2.根据权利要求1所述的方法，其特征在于，所述设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值，包括：
根据标准拓扑链路的走线长度、单位损耗、过孔数量、标准连接器、标准Cable的损耗值计算标准拓扑链路的插入损耗值；
采集准拓扑链路的发送端包和接收端包，并根据发送端包和接收端包以及插入损耗值计算标准拓扑链路的标准损耗值。
3.根据权利要求1所述的方法，其特征在于，所述将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值，包括：
将损耗差值最小的主板走线长度取值作为DOE仿真基础值，得到标准拓扑链路的过孔数量变量和标准连接器变量的眼宽、眼高的拟合曲线；
根据所述拟合曲线生成多个眼宽、眼高，选取并记录损耗值最小的变量取值；
以预设长度为步长增大主板走线长度并进行DOE仿真，获取最小损耗值。
4.一种高速链路信号完整性评估系统，其特征在于，包括：
标准设置单元，配置用于设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；
差值计算单元，配置用于计算所述标准损耗值与规范损耗值的损耗差值；
长度修正单元，配置用于根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；
仿真计算单元，配置用于将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。
5.根据权利要求4所述的系统，其特征在于，所述标准设置单元包括：
第一计算模块，配置用于根据标准拓扑链路的走线长度、单位损耗、过孔数量、标准连接器、标准Cable的损耗值计算标准拓扑链路的插入损耗值；
第二计算模块，配置用于采集准拓扑链路的发送端包和接收端包，并根据发送端包和接收端包以及插入损耗值计算标准拓扑链路的标准损耗值。
6.根据权利要求4所述的系统，其特征在于，所述仿真计算单元包括：
初始拟合模块，配置用于将损耗差值最小的主板走线长度取值作为DOE仿真基础值，得到标准拓扑链路的过孔数量变量和标准连接器变量的眼宽、眼高的拟合曲线；
极限筛选模块，配置用于根据所述拟合曲线生成多个眼宽、眼高，选取并记录损耗值最小的变量取值；
动态拟合模块，配置用于以预设长度为步长增大主板走线长度并进行DOE仿真，获取最小损耗值。
7.一种终端，其特征在于，包括：
处理器；
用于存储处理器的执行指令的存储器；
其中，所述处理器被配置为执行权利要求1-3任一项所述的方法。
8.一种存储有计算机程序的计算机可读存储介质，其特征在于，该程序被处理器执行时实现如权利要求1-3中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010203412.0A CN111475355B (zh) | 2020-03-20 | 2020-03-20 | 高速链路信号完整性评估方法、系统、终端及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010203412.0A CN111475355B (zh) | 2020-03-20 | 2020-03-20 | 高速链路信号完整性评估方法、系统、终端及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111475355A true CN111475355A (zh) | 2020-07-31 |
| CN111475355B CN111475355B (zh) | 2022-05-31 |
Family
ID=71749116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010203412.0A Active CN111475355B (zh) | 2020-03-20 | 2020-03-20 | 高速链路信号完整性评估方法、系统、终端及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111475355B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113626824A (zh) * | 2021-06-30 | 2021-11-09 | 苏州浪潮智能科技有限公司 | 一种整机系统链路风险评估方法、装置、设备及可读介质 |
| CN113743048A (zh) * | 2021-08-13 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种链路风险评估方法、装置、设备及可读存储介质 |
| CN114417781A (zh) * | 2022-03-31 | 2022-04-29 | 苏州浪潮智能科技有限公司 | Pcb走线串扰评估方法、系统、装置、设备及存储介质 |
| CN114706718A (zh) * | 2022-03-31 | 2022-07-05 | 浪潮(山东)计算机科技有限公司 | 一种PCIe信号完整性验证方法、装置、设备及介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103455691A (zh) * | 2013-09-25 | 2013-12-18 | 浪潮电子信息产业股份有限公司 | 一种简化的cct前仿真方法 |
| CN107944112A (zh) * | 2017-11-16 | 2018-04-20 | 郑州云海信息技术有限公司 | 一种快速评估系统高速链路风险点的方法及系统 |
| CN108763717A (zh) * | 2018-05-22 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种高速链路信号完整性快速评估方法与系统 |
-
2020
- 2020-03-20 CN CN202010203412.0A patent/CN111475355B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103455691A (zh) * | 2013-09-25 | 2013-12-18 | 浪潮电子信息产业股份有限公司 | 一种简化的cct前仿真方法 |
| CN107944112A (zh) * | 2017-11-16 | 2018-04-20 | 郑州云海信息技术有限公司 | 一种快速评估系统高速链路风险点的方法及系统 |
| CN108763717A (zh) * | 2018-05-22 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种高速链路信号完整性快速评估方法与系统 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113626824A (zh) * | 2021-06-30 | 2021-11-09 | 苏州浪潮智能科技有限公司 | 一种整机系统链路风险评估方法、装置、设备及可读介质 |
| CN113626824B (zh) * | 2021-06-30 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 一种整机系统链路风险评估方法、装置、设备及可读介质 |
| CN113743048A (zh) * | 2021-08-13 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种链路风险评估方法、装置、设备及可读存储介质 |
| CN113743048B (zh) * | 2021-08-13 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 一种链路风险评估方法、装置、设备及可读存储介质 |
| CN114417781A (zh) * | 2022-03-31 | 2022-04-29 | 苏州浪潮智能科技有限公司 | Pcb走线串扰评估方法、系统、装置、设备及存储介质 |
| CN114417781B (zh) * | 2022-03-31 | 2022-06-17 | 苏州浪潮智能科技有限公司 | Pcb走线串扰评估方法、系统、装置、设备及存储介质 |
| CN114706718A (zh) * | 2022-03-31 | 2022-07-05 | 浪潮(山东)计算机科技有限公司 | 一种PCIe信号完整性验证方法、装置、设备及介质 |
| CN114706718B (zh) * | 2022-03-31 | 2023-12-08 | 浪潮(山东)计算机科技有限公司 | 一种PCIe信号完整性验证方法、装置、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111475355B (zh) | 2022-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111475355B (zh) | 高速链路信号完整性评估方法、系统、终端及存储介质 | |
| CN108388509B (zh) | 一种软件测试方法、计算机可读存储介质及终端设备 | |
| CN111475494A (zh) | 一种海量数据处理方法、系统、终端及存储介质 | |
| US8327196B2 (en) | Identifying an optimized test bit pattern for analyzing electrical communications channel topologies | |
| CN115563773A (zh) | 接口信号的调整方法、装置、设备及存储介质 | |
| CN115587057A (zh) | 一种服务器系统中高速信号等长设计方法及系统 | |
| CN115129566A (zh) | 硬盘背板带宽性能的验证方法、系统、设备及存储介质 | |
| CN115062312A (zh) | 智能合约漏洞检测方法、装置、设备和存储介质 | |
| CN114116337A (zh) | 基于pcie链路配置的硬盘测试方法、系统、终端及存储介质 | |
| CN114363205B (zh) | 高速链路阻抗突变分析方法、系统、终端及存储介质 | |
| CN117709255B (zh) | 间接访问寄存器的测试方法、装置、设备及介质 | |
| CN115293096B (zh) | 线路生成方法、装置、电子设备及存储介质 | |
| CN113946466B (zh) | 基于qt的软件错误溯源方法及装置 | |
| CN109344369B (zh) | 基于原值校验的凭证制作方法及终端设备 | |
| CN117609064A (zh) | 单元测试方法、装置、电子设备及存储介质 | |
| CN114417717A (zh) | 印刷电路板的仿真方法及装置 | |
| CN116702667A (zh) | 一种芯片的回归测试方法、装置、设备及介质 | |
| CN117271303A (zh) | 一种测试用例管理方法、装置、设备及介质 | |
| CN113077120A (zh) | 一种服务器装配质量评分方法、系统、终端及存储介质 | |
| CN117312168A (zh) | 接口测试用例生成方法、装置、设备及存储介质 | |
| CN117609234A (zh) | 数据处理方法及装置 | |
| CN112632883A (zh) | 器件模型的仿真结果的测试方法、装置、设备和介质 | |
| CN116319454A (zh) | 应用程序网络耗时检测方法、装置、设备及存储介质 | |
| CN112737831A (zh) | 一种固件升级包处理方法、装置、电子设备和存储介质 | |
| CN114596750A (zh) | 一种对pcb的底板材料的确定方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |