CN111460757B - 一种PCB设计中Layout的检查方法及系统 - Google Patents
一种PCB设计中Layout的检查方法及系统 Download PDFInfo
- Publication number
- CN111460757B CN111460757B CN202010174773.7A CN202010174773A CN111460757B CN 111460757 B CN111460757 B CN 111460757B CN 202010174773 A CN202010174773 A CN 202010174773A CN 111460757 B CN111460757 B CN 111460757B
- Authority
- CN
- China
- Prior art keywords
- pin
- smd
- option
- layout
- pastmask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000007689 inspection Methods 0.000 claims abstract description 27
- 238000001914 filtration Methods 0.000 claims description 11
- 229910000831 Steel Inorganic materials 0.000 description 6
- 239000010959 steel Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- RVCKCEDKBVEEHL-UHFFFAOYSA-N 2,3,4,5,6-pentachlorobenzyl alcohol Chemical compound OCC1=C(Cl)C(Cl)=C(Cl)C(Cl)=C1Cl RVCKCEDKBVEEHL-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及PCB设计技术领域，提供一种PCB设计中Layout的检查方法及系统，方法包括：接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标，从而实现对遗漏的SMD PIN器件的PASTEMASK的查找，减少Layout重工时间，提高PCB布线工程师效率。
Description
技术领域
本发明PCB设计属于技术领域，尤其涉及一种PCB设计中Layout的检查方法及系统。
背景技术
在PCB设计中，Layout设计需要在多个阶段进行check，如在BGA SMD器件更新时，或者在RD线路设计变更时,导致部分BGA SMD PIN器件变更，布线工程师则需重复进行检查检测，其存在如下缺陷：
(1)项目设计参考CRB(公版)时,可能会共享器件,布线工程师有投板正确性风险发生,漏开PASTEMASK(钢板)在PCBA上件时,有机会产生掉件风险,批量生产报废增加研发费用；
(2)需要PCB布线工程师手动逐一搜寻比对所有BGA SMD PIN器件PASTEMASK(钢板)，耗费时间；
3、需要PCB布线工程师使用Allegro底片层面逐一检查BGA SMD PIN器件PASTEMASK(钢板)，无法确保是否有遗漏。
发明内容
针对现有技术中的缺陷，本发明提供了一种PCB设计中Layout的检查方法，旨在解决现有技术中通过人工逐个检查BGA SMD PIN器件的PASTEMASK(SMD钢网层)是否投板错误，工作效率低，而且容易出错的问题。
本发明所提供的技术方案是：一种PCB设计中Layout的检查方法，所述方法包括下述步骤：
接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；
将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标。
作为一种改进的方案，所述接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数的步骤具体包括下述步骤：
当接收到输入的布局检查指令时，控制调用并显示预先配置的布局检查选项配置窗口；
接收在所述布局检查选项配置窗口上输入的PIN type选择指令以及操作选项命令，其中，所述PIN type包括DIP PIN和SMD PIN，所述操作选项包括Load选项、Delete选项、Report选项和Exit选项；
接收在所述布局检查选项配置窗口上输入的PIN size。
作为一种改进的方案，所述将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面的步骤具体包括下述步骤：
根据输入的所述PIN size参数，过滤所有板内符合参数值设定的SMD PIN；
获取过滤得到的所有SMD PIN的坐标；
检查获取到的SMD PIN的坐标是否存在PASTEMASK；
当检查到存在SMD PIN的坐标没有对应的PASTEMASK时，将SMD PIN中心点作为基准，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
统计所有绘制Package Geometry/PASTEMASK层面的SMD PIN的坐标。
作为一种改进的方案，当在所述布局检查选项配置窗口上选择所述Report选项时，所述方法还包括下述步骤：
将统计得到的所有绘制在Package Geometry/PASTEMASK层面的SMD PIN的坐标以列表的方式显示输出。
作为一种改进的方案，所述方法还包括下述步骤：
当接收到在所述列表上对对应的坐标的点击指令时，控制点亮与点击的坐标相对应的SMD PIN。
本发明的另一目的在于提供一种PCB设计中Layout的检查系统，所述系统包括：
选项参数输入模块，用于接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；
层面绘制模块，用于将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
坐标获取模块，用于获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标。
作为一种改进的方案，所述选项参数输入模块具体包括：
布局检查选项配置窗口调用模块，用于当接收到输入的布局检查指令时，控制调用并显示预先配置的布局检查选项配置窗口；
命令接收模块，用于接收在所述布局检查选项配置窗口上输入的PIN type选择指令以及操作选项命令，其中，所述PIN type包括DIP PIN和SMD PIN，所述操作选项包括Load选项、Delete选项、Report选项和Exit选项；
尺寸接收模块，用于接收在所述布局检查选项配置窗口上输入的PIN size。
作为一种改进的方案，所述层面绘制模块具体包括：
过滤模块，用于根据输入的所述PIN size参数，过滤所有板内符合参数值设定的SMD PIN；
所有坐标获取模块，用于获取过滤得到的所有SMD PIN的坐标；
检查模块，用于检查获取到的SMD PIN的坐标是否存在PASTEMASK；
绘制模块，用于当检查到存在SMD PIN的坐标没有对应的PASTEMASK时，将SMD PIN中心点作为基准，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
坐标统计模块，用于统计所有绘制Package Geometry/PASTEMASK层面的SMD PIN的坐标。
作为一种改进的方案，当在所述布局检查选项配置窗口上选择所述Report选项时，所述系统还包括：
列表显示模块，用于将统计得到的所有绘制在Package Geometry/PASTEMASK层面的SMD PIN的坐标以列表的方式显示输出。
作为一种改进的方案，所述系统还包括：
坐标对应点亮控制模块，用于当接收到在所述列表上对对应的坐标的点击指令时，控制点亮与点击的坐标相对应的SMD PIN。
在本发明实施例中，接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标，从而实现对遗漏的SMD PIN器件的PASTEMASK的查找，减少Layout重工时间，提高PCB布线工程师效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1是本发明提供的PCB设计中Layout的检查方法的实现流程图；
图2是本发明提供的布局检查选项配置窗口的示意图；
图3是本发明提供的接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数的实现流程图；
图4是本发明提供的将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面的实现流程图；
图5是本发明提供的PCB设计中Layout的检查系统的结构框图；
图6是本发明提供的选项参数输入模块的结构框图；
图7是本发明提供的层面绘制模块的结构框图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的、技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
图1是本发明提供的PCB设计中Layout的检查方法的实现流程图，其具体包括下述步骤：
在步骤S101中，接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；
在步骤S102中，将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMDPIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
在步骤S103中，获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标。
在该实施例中，执行上述步骤S101之前需要预先配置该布局检查选项配置窗口，如图2所示，在该布局检查选项配置窗口中包括PIN type选择以及操作选项内容；
其中，PIN type包括DIP PIN和SMD PIN，而PIN size有圆形和椭圆形，当椭圆形时，其尺寸表达为17X20 mil，当是圆形时表达为17mil，在此不再赘述。
在本发明实施例中，如图3所示，接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数的步骤具体包括下述步骤：
在步骤S201中，当接收到输入的布局检查指令时，控制调用并显示预先配置的布局检查选项配置窗口；
在步骤S202中，接收在所述布局检查选项配置窗口上输入的PIN type选择指令以及操作选项命令，其中，所述PIN type包括DIP PIN和SMD PIN，所述操作选项包括Load选项、Delete选项、Report选项和Exit选项；
在步骤S203中，接收在所述布局检查选项配置窗口上输入的PIN size。
在该实施例中，布局检查工程师可以根据需要在该操作选项中进行相应的勾选操作，在此不再赘述。
如图4所示，将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMDPIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面的步骤具体包括下述步骤：
在步骤S301中，根据输入的所述PIN size参数，过滤所有板内符合参数值设定的SMD PIN；
在步骤S302中，获取过滤得到的所有SMD PIN的坐标；
在步骤S303中，检查获取到的SMD PIN的坐标是否存在PASTEMASK；
在步骤S304中，当检查到存在SMD PIN的坐标没有对应的PASTEMASK时，将SMD PIN中心点作为基准，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
在步骤S305中，统计所有绘制Package Geometry/PASTEMASK层面的SMD PIN的坐标。
在该实施例中，SMD PIN器件如果原本就带有PASTEMASK(钢板),就不会额外自动绘制Package Geometry/Pastemask层面,相反之,自动绘制Package Geometry/Pastemask层面的SMD PIN即是遗漏PASTEMASK(钢板)。
在该实施例中，将统计得到的所有绘制在Package Geometry/PASTEMASK层面的SMD PIN的坐标以列表的方式显示输出；
其中，该处为excel列表的方式，当然也可以采用allegro格式，在此不再赘述。
在本发明实施例中，当接收到在所述列表上对对应的坐标的点击指令时，控制点亮与点击的坐标相对应的SMD PIN，即：
布局工程师直接点击坐标，以便可快速搜寻到错误，并修正。
图5示出了本发明提供的PCB设计中Layout的检查系统的结构框图，为了便于说明，图中仅给出了与本发明实施例相关的部分。
PCB设计中Layout的检查系统包括：
选项参数输入模块11，用于接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；
层面绘制模块12，用于将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
坐标获取模块13，用于获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标。
其中，如图6所示，选项参数输入模块11具体包括：
布局检查选项配置窗口调用模块14，用于当接收到输入的布局检查指令时，控制调用并显示预先配置的布局检查选项配置窗口；
命令接收模块15，用于接收在所述布局检查选项配置窗口上输入的PIN type选择指令以及操作选项命令，其中，所述PIN type包括DIP PIN和SMD PIN，所述操作选项包括Load选项、Delete选项、Report选项和Exit选项；
尺寸接收模块16，用于接收在所述布局检查选项配置窗口上输入的PIN size。
在本发明实施例中，如图7所示，层面绘制模块12具体包括：
过滤模块17，用于根据输入的所述PIN size参数，过滤所有板内符合参数值设定的SMD PIN；
所有坐标获取模块18，用于获取过滤得到的所有SMD PIN的坐标；
检查模块19，用于检查获取到的SMD PIN的坐标是否存在PASTEMASK；
绘制模块20，用于当检查到存在SMD PIN的坐标没有对应的PASTEMASK时，将SMDPIN中心点作为基准，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
坐标统计模块21，用于统计所有绘制Package Geometry/PASTEMASK层面的SMDPIN的坐标。
在本发明实施例中，参考图5所示，当在所述布局检查选项配置窗口上选择所述Report选项时，所述系统还包括：
列表显示模块22，用于将统计得到的所有绘制在Package Geometry/PASTEMASK层面的SMD PIN的坐标以列表的方式显示输出；
坐标对应点亮控制模块23，用于当接收到在所述列表上对对应的坐标的点击指令时，控制点亮与点击的坐标相对应的SMD PIN。
在本发明实施例中，接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标，从而实现对遗漏的SMD PIN器件的PASTEMASK的查找，减少Layout重工时间，提高PCB布线工程师效率。
以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
Claims (8)
1.一种PCB设计中Layout的检查方法，其特征在于，所述方法包括下述步骤：
接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；
将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标；
所述将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面的步骤具体包括下述步骤：
根据输入的所述PIN size参数，过滤所有板内符合参数值设定的SMD PIN；
获取过滤得到的所有SMD PIN的坐标；
检查获取到的SMD PIN的坐标是否存在PASTEMASK；
当检查到存在SMD PIN的坐标没有对应的PASTEMASK时，将SMD PIN中心点作为基准，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
统计所有绘制Package Geometry/PASTEMASK层面的SMD PIN的坐标。
2.根据权利要求1所述的PCB设计中Layout的检查方法，其特征在于，所述接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数的步骤具体包括下述步骤：
当接收到输入的布局检查指令时，控制调用并显示预先配置的布局检查选项配置窗口；
接收在所述布局检查选项配置窗口上输入的PIN type选择指令以及操作选项命令，其中，所述PIN type包括DIP PIN和SMD PIN，所述操作选项包括Load选项、Delete选项、Report选项和Exit选项；
接收在所述布局检查选项配置窗口上输入的PIN size。
3.根据权利要求2所述的PCB设计中Layout的检查方法，其特征在于，当在所述布局检查选项配置窗口上选择所述Report选项时，所述方法还包括下述步骤：
将统计得到的所有绘制在Package Geometry/PASTEMASK层面的SMD PIN的坐标以列表的方式显示输出。
4.根据权利要求3所述的PCB设计中Layout的检查方法，其特征在于，所述方法还包括下述步骤：
当接收到在所述列表上对对应的坐标的点击指令时，控制点亮与点击的坐标相对应的SMD PIN。
5.一种PCB设计中Layout的检查系统，其特征在于，所述系统包括：
选项参数输入模块，用于接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；
层面绘制模块，用于将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMDPIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
坐标获取模块，用于获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标；
所述层面绘制模块具体包括：
过滤模块，用于根据输入的所述PIN size参数，过滤所有板内符合参数值设定的SMDPIN；
所有坐标获取模块，用于获取过滤得到的所有SMD PIN的坐标；
检查模块，用于检查获取到的SMD PIN的坐标是否存在PASTEMASK；
绘制模块，用于当检查到存在SMD PIN的坐标没有对应的PASTEMASK时，将SMD PIN中心点作为基准，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；
坐标统计模块，用于统计所有绘制Package Geometry/PASTEMASK层面的SMD PIN的坐标。
6.根据权利要求5所述的PCB设计中Layout的检查系统，其特征在于，所述选项参数输入模块具体包括：
布局检查选项配置窗口调用模块，用于当接收到输入的布局检查指令时，控制调用并显示预先配置的布局检查选项配置窗口；
命令接收模块，用于接收在所述布局检查选项配置窗口上输入的PIN type选择指令以及操作选项命令，其中，所述PIN type包括DIP PIN和SMD PIN，所述操作选项包括Load选项、Delete选项、Report选项和Exit选项；
尺寸接收模块，用于接收在所述布局检查选项配置窗口上输入的PIN size。
7.根据权利要求6所述的PCB设计中Layout的检查系统，其特征在于，当在所述布局检查选项配置窗口上选择所述Report选项时，所述系统还包括：
列表显示模块，用于将统计得到的所有绘制在Package Geometry/PASTEMASK层面的SMD PIN的坐标以列表的方式显示输出。
8.根据权利要求7所述的PCB设计中Layout的检查系统，其特征在于，所述系统还包括：
坐标对应点亮控制模块，用于当接收到在所述列表上对对应的坐标的点击指令时，控制点亮与点击的坐标相对应的SMD PIN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010174773.7A CN111460757B (zh) | 2020-03-13 | 2020-03-13 | 一种PCB设计中Layout的检查方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010174773.7A CN111460757B (zh) | 2020-03-13 | 2020-03-13 | 一种PCB设计中Layout的检查方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111460757A CN111460757A (zh) | 2020-07-28 |
| CN111460757B true CN111460757B (zh) | 2023-01-06 |
Family
ID=71684460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010174773.7A Active CN111460757B (zh) | 2020-03-13 | 2020-03-13 | 一种PCB设计中Layout的检查方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111460757B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113705151B (zh) * | 2021-07-29 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 基于双列式封装的零件导通面积检查方法及系统 |
| TWI795127B (zh) * | 2021-12-16 | 2023-03-01 | 技嘉科技股份有限公司 | 電路板工程圖錫點標示方法及其裝置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203536378U (zh) * | 2013-10-23 | 2014-04-09 | 青岛歌尔声学科技有限公司 | 贴装有bga芯片的pcb |
-
2020
- 2020-03-13 CN CN202010174773.7A patent/CN111460757B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203536378U (zh) * | 2013-10-23 | 2014-04-09 | 青岛歌尔声学科技有限公司 | 贴装有bga芯片的pcb |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111460757A (zh) | 2020-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111460757B (zh) | 一种PCB设计中Layout的检查方法及系统 | |
| CN102521109B (zh) | 服务器状态监测方法 | |
| US8413097B2 (en) | Computing device and method for checking design of printed circuit board layout file | |
| CN114970888B (zh) | 基于电力电气控制的元件故障分析系统 | |
| CN113872811A (zh) | 操作变更方法、广域网控制系统、电子设备及存储介质 | |
| CN103176090A (zh) | 影像量测机的硬件诊断系统及方法 | |
| CN111915601B (zh) | 智能终端的异常测试方法、装置以及系统 | |
| CN103760486A (zh) | 电路板上特殊芯片的功能测试装置 | |
| CN102736019B (zh) | 电路板柔性检测系统及检测方法 | |
| CN112272968B (zh) | 检查方法、检查系统及记录介质 | |
| CN109478054A (zh) | 基板生产管理装置及基板生产管理方法 | |
| US8370790B2 (en) | Computer aided design system for checking dimensions of patterns and method | |
| JP5574530B2 (ja) | 実装基板検査装置及び実装基板検査方法 | |
| CN110377477B (zh) | 一种电子设备、功能模组、电子设备的主板、检测方法 | |
| CN114113855A (zh) | 静电放电检测处理方法及装置、终端设备 | |
| CN108622756B (zh) | 一种提升装置的检测方法及系统 | |
| CN114118003A (zh) | 一种波峰焊零件上锡检测方法及装置 | |
| CN112235925A (zh) | 目视助航设备状态预警方法及相关装置 | |
| CN116564841A (zh) | Pcb基板检测方法、装置、计算机可读介质及显示器 | |
| CN104111883A (zh) | 电子装置主板跳帽测试方法及系统 | |
| CN114945247B (zh) | 一种pcb板外元素查询方法、装置、设备和存储介质 | |
| CN111988916B (zh) | 塞孔添加方法和装置 | |
| CN104952764A (zh) | 半导体工艺配方的配置方法及系统 | |
| EP3772677A1 (en) | Alarm management apparatus, alarm management system, and alarm management method | |
| US20230400843A1 (en) | Line Designing Device and Line Designing Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |