CN111459844A - 数据储存装置及用于存取逻辑至物理地址映射表的方法 - Google Patents

数据储存装置及用于存取逻辑至物理地址映射表的方法 Download PDF

Info

Publication number
CN111459844A
CN111459844A CN201910445631.7A CN201910445631A CN111459844A CN 111459844 A CN111459844 A CN 111459844A CN 201910445631 A CN201910445631 A CN 201910445631A CN 111459844 A CN111459844 A CN 111459844A
Authority
CN
China
Prior art keywords
access
mapping table
group mapping
logical
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910445631.7A
Other languages
English (en)
Other versions
CN111459844B (zh
Inventor
孙健玮
林圣勋
颜瑞霖
柯建兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN111459844A publication Critical patent/CN111459844A/zh
Application granted granted Critical
Publication of CN111459844B publication Critical patent/CN111459844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种数据储存装置及用于存取逻辑至物理地址映射表的方法。其中该数据储存装置包括：一快闪存储器、一动态随机存取存储器(DRAM)及一控制器。该快闪存储器储存一逻辑至物理地址映射(L2P)表，其划分为多个群组映射表。DRAM储存第一部分的群组映射表。控制器接收来自主机的存取指令，包括一或多个逻辑地址。控制器依据一预定置换机制将逻辑地址相应的一第二部分的群组映射表读取至DRAM以置换第一部分的群组映射表，且第二部分的各群组映射表在一存取资讯表中具有一相应栏位，包括一旗标及一存取次数。响应于第二部分的群组映射表的一特定群组映射表在存取资讯表的相应栏位不为0，控制器系将特定群组映射表排除在预定置换机制之外。

Description

数据储存装置及用于存取逻辑至物理地址映射表的方法
技术领域
本发明有关于一种数据储存装置，特别是有关于一种数据储存装置及用于存取逻辑至物理地址映射表的方法。
背景技术
快闪存储器装置通常分为NOR快闪装置与NAND快闪装置。NOR快闪装置为随机存取装置，而可于地址脚位上提供任何的地址，用以存取NOR快闪装置的主装置(host)，并及时地由NOR快闪装置的数据脚位上获得储存于该地址上的数据。相反地，NAND快闪装置并非随机存取，而是序列存取。NAND快闪装置无法像NOR快闪装置一样，可以存取任何随机地址，主装置反而需要写入序列的字节(bytes)的值到NAND快闪装置中，用以定义请求命令(command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址可指向一个页面(在快闪存储器中的一个写入作业的最小数据块)或一个区块(在快闪存储器中的一个抹除作业的最小数据块)。实际上，NAND快闪装置通常从存储器单元(memory cells)上读取或写入完整的数页数据。当一整页的数据从阵列读取到装置中的缓存器(buffer)后，藉由使用提取信号(strobe signal)顺序地敲出(clock out)内容，让主单元可逐字节或字组(words)存取数据。
然而，随着NAND快闪存储器的容量增加，若在控制器端的动态随机存取存储器要完整记录NAND快闪存储器的整个逻辑至物理地址映射表，动态随机存取存储器的容量需求也相当大，这会造成成本增加。若采用容量较小的动态随机存取存储器，则需要动态地置换在动态随机存取存储器中的群组映射表。传统的置换机制可能会将新读取的逻辑至物理地址映射表以置换尚未写入快闪存储器的群组映射表，除了会造成映射关系错误之外，控制器也还要重新由快闪存储器读取相应的群组映射表，这亦会造成效能的损失。
因此，需要一种数据储存装置及用于存取逻辑至物理地址映射表的方法以解决上述问题。
发明内容
本发明提供一种数据储存装置，包括：一快闪存储器，包括多个区块，用以储存数据及一逻辑至物理地址映射表，其中该逻辑至物理地址映射表划分为多个群组映射表；一动态随机存取存储器，用以储存一第一部分的这些群组映射表；以及一控制器，用以接收来自一主机的一存取指令，其中该存取指令包括一或多个逻辑地址；其中该控制器还依据一预定置换机制将该存取指令中的该一或多个逻辑地址相应的一第二部分的这些群组映射表读取至该动态随机存取存储器以置换该第一部分的这些群组映射表之至少一者，且该第二部分的各群组映射表在一存取资讯表中具有一相应栏位，且该相应栏位包括一旗标及一存取次数，其中响应于该第二部分的这些群组映射表的一特定群组映射表在该存取资讯表中的该相应栏位的该旗标或该存取次数不为0，该控制器系将该特定群组映射表排除在该预定置换机制之外。
本发明还提供一种用于存取逻辑至物理地址映射表的方法，用于一数据储存装置，其中该数据储存装置包括一快闪存储器及一动态随机存取存储器，该快闪存储器包括多个区块，用以储存数据及一逻辑至物理地址映射表，其中该逻辑至物理地址映射表划分为多个群组映射表，且该动态随机存取存储器储存一第一部分的这些群组映射表。该方法包括：接收来自一主机的一存取指令，其中该存取指令包括一或多个逻辑地址；依据一预定置换机制将该存取指令中的该一或多个逻辑地址相应的一第二部分的这些群组映射表读取至该动态随机存取存储器以置换该第一部分的这些群组映射表之至少一者，其中该第二部分的各群组映射表在一存取资讯表中具有一相应栏位，且该相应栏位包括一旗标及一存取次数；以及响应于该第二部分的这些群组映射表的一特定群组映射表在该存取资讯表中的该相应栏位的该旗标或该存取次数不为0，该控制器系将该特定群组映射表排除在该预定置换机制之外。
附图说明
图1是显示依据本发明一实施例中的电子系统的方块图。
图2为依据本发明一实施例的存取接口与储存单元的方块图。
图3为依据本发明一实施例的一个存取子接口与多个储存子单元的连接示意图。
图4为依据本发明一实施例中的存取资讯表及逻辑至物理地址映射表的示意图。
图5A-5B是显示依据本发明一实施例中的用于存取逻辑至物理地址映射表的方法的流程图。
符号说明
100～电子系统；
120～主机；
140～数据储存装置；
150～存取接口；
160～存储器控制器；
162～处理单元；
163～储存单元；
164～固件；
166～静态随机存取存储器；
170～存取接口；
180～快闪存储器；
181～快闪转译层；
190～动态随机存取存储器；
170_0－170_j～存取子接口；
180_0_0－180_j_i～储存子单元；
320_0_0－320_0_i～芯片致能控制信号；
400～逻辑至物理地址映射表；
401～群组映射表；
410～存取资讯表；
411～栏位；
412～旗标；
413～存取次数；
420～第一预定空间；
430～第二预定空间；
S510－S530～步骤。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
图1是显示依据本发明一实施例中的电子系统的方块图。电子系统100例如可为个人电脑、数据伺服器、网络附加储存装置(Network-Attached Storage，NAS)，可携式电子装置(Portable Electronic Device)等等，但本发明并不限于此。可携式电子装置例如可为笔记型电脑、手持移动电话、智慧型手机、平板电脑、个人数位助理(Personal DigitalAssistant，PDA)、数位相机、数位摄影机、可携式多媒体播放器、个人导航装置、手持游戏主机、电子书(e-book)等等，但本发明并不限于此。
电子装置100包括主机(host)120以及数据储存装置140。数据储存装置140包括存储器控制器160、快闪存储器180以及动态随机存取存储器190。存储器控制器160包括处理单元162、储存单元163、静态随机存取存储器(Static Random Access Memory，SRAM)166。处理单元162可使用多种方式实施，例如专用硬件电路或通用硬件实现(例如，单一处理器、具平行处理能力的多处理器或其他具运算能力的处理器)、上述实现方式例如可为通用处理器(general-purpose processor)、或微控制器(microcontroller)，但本发明并不限于此。动态随机存取存储器190为非必要元件，并且可被主机存储器缓存(Host MemoryBuffer，HMB)所替代。动态随机存取存储器190的数据储存空间大于静态随机存取存储器166。
存储器控制器160中的处理单元162可根据主机120所下达的命令操作，例如透过存取接口170写入数据到快闪存储器180中的指定地址、或是由快闪存储器180中的指定地址读取页面数据。
处理单元162与快闪存储器180间的数据与命令传递透过数个电子信号进行协调，上述电子信号包括数据线(data line)、时脉信号(clock signal)与控制信号(controlsignal)。数据线可用以传递命令、地址、读出及写入的数据；控制信号线可用以传递芯片致能(chip enable,CE)、地址提取致能(address latch enable,ALE)、命令提取致能(command latch enable,CLE)、写入致能(write enable,WE)等控制信号。
存取接口170可采用双倍数据率(double data rate,DDR)通讯协定与快闪存储器180沟通，例如，开放NAND快闪(open NAND flash interface,ONFI)、双倍数据率开关(DDRtoggle)或其他接口。处理单元162另可使用存取接口150透过指定通讯协定与主机120进行沟通，例如，通用串行总线(universal serial bus,USB)、先进技术附着(advancedtechnology attachment,ATA)、序列先进技术附着(serial advanced technologyattachment,SATA)、快速周边元件互联(peripheral component interconnect express,PCI-E)、非挥发性存储器的传输规范(Non-Volatile Memory Express，NVMe)或其他接口。
储存单元163可为非挥发性存储器，例如为只读存储器(read-only memory，ROM)、可擦除式可程序化只读存储器(erasable programmable read-only memory，EPROM)、电子可擦除式可程序化只读存储器(electrically erasable programmable read-onlymemory，EEPROM)或电子熔丝(E-Fuse)。储存单元163是储存一启动程序164，其包括启动码(Boot Code)或启动程序(Bootloader)，且可由处理单元162执行，存储器控制器160基于启动程序164而完成开机，并开始控制该快闪存储器180的运作，例如，读取线上烧录(InSystem Programming，ISP)码。
快闪存储器180例如为NAND快闪存储器，且快闪存储器180可包含多个储存子单元，每一个储存子单元实施于一个晶粒(die)上，各自使用关联的存取子接口与处理单元162进行沟通。
图2为依据本发明实施例的存取接口与储存单元的方块图。数据储存装置140可包含j+1个存取子接口170_0至170_j，存取子接口又可称为通道(channel)，每一个存取子接口连接i+1个储存子单元。换句话说，i+1个储存子单元共享一个存取子接口。例如，当数据储存装置140包含4个通道(j＝3)且每一个通道连接4个储存单元(i＝3)时，快闪存储器180一共拥有16个储存子单元180_0_0至180_j_i。处理单元162可驱动存取子接口170_0至170_j中之一者，从指定的储存子单元读取数据。每个储存子单元拥有独立的芯片致能(CE)控制信号。
换句话说，当欲对指定的储存子单元进行数据读取时，需要驱动关联的存取子接口致能此储存子单元的芯片致能控制信号。图3为依据本发明实施例的一个存取子接口与多个储存子单元的连接示意图。处理单元162可透过存取子接口170_0使用独立的芯片致能控制信号320_0_0至320_0_i来从连接的储存子单元180_0_0至180_0_i中选择出其中一者，接着，透过共享的数据线310_0从选择出的储存子单元的指定位置读取数据。
在一实施例中，数据储存装置140运作时，存储器控制器160建立并更新逻辑至物理地址映射表(L2P表)，L2P表是标示逻辑地址至物理空间的映射资讯，且储存于数据储存装置140中的快闪存储器180。此外，因为动态随机存取存储器190的容量有限，或是数据储存装置140并未配置有动态随机存取存储器190而使用主机存储器缓存(Host MemoryBuffer，HMB)，因此，无法将整个L2P表载入动态随机存取存储器190或主机存储器缓存。在此条件下，存储器控制器160仅将部分L2P表载入动态随机存取存储器190或主机存储器缓存。
在一些实施例中，逻辑至物理地址映射表的一实施方法是以超级页面(SuperPage)为映射单位，例如各逻辑端的索引(例如可称为全域主机页编号Global HostPage，GHP)会映射到快闪存储器180中的一超级页面，且一超级页面可包括多个物理页面(physical page)。在另一些实施例中，逻辑至物理地址映射表的一实施方法是以页面或区段(Sector)为映射单位，其中逻辑地址例如为逻辑区块地址(Logical Block Address，LBA)。
图4为依据本发明一实施例中的存取资讯表及逻辑至物理地址映射表的示意图。
在一实施例中，逻辑至物理地址映射表400例如可均等划分为多个群组(Group)映射表401，例如：1024个群组映射表401。群组映射表401的大小例如为4K字节，假设群组映射表401的每一栏位(Entry)大小为4字节，则群组映射表401可记录1024笔映射资讯。各群组映射表401的大小亦可视实际设计的需求所决定，本发明并不限于此。存储器控制器160例如可将逻辑至物理地址映射表400中的部分的群组映射表401储存至动态随机存取存储器190中的第一预定空间420，例如，16个群组映射表401，如第4图所示。
存储器控制器160包括存取资讯表410，且各群组映射表401在存取资讯表410中均有对应栏位411(例如为16比特，即2字节)，各栏位411是记录相应的各群组映射表401的存取次数413及旗标412。在一实施例中，存储器控制器160是将存取资讯表410储存于动态随机存取存储器190中的第二预定空间430。在另一实施例中，存储器控制器160是将存取资讯表410储存于静态随机存取存储器166，但本发明并不限于此。
举例来说，在各栏位411中的最高比特(Most Significant Bit，MSB)即为上述旗标412，用以表示此栏位对应的群组映射表401是否有被来自主机120的写入指令以写入数据。此外，在各栏位411中的次高比特至最低比特是用以记录此栏位对应的群组映射表的存取次数413。
当电子装置100开机时，存储器控制器160是重置存取资讯表410的所有栏位411，例如重置为0x0000。接着，存储器控制器160是由主机120接收存取指令以存取储存于快闪存储器180中的数据，上述存取指令例如可为写入指令、读取指令、修剪(Trim)指令等等。举例来说，上述存取指令可带有一或多个逻辑地址，视写入或读取数据的型态而定(例如为随机写入/读取、连续写入/读取)。其中上述逻辑地址例如可为逻辑区块地址或全域主机页编号等等。此外，为了最佳化使用快闪存储器180，快闪存储器180的储存空间系动态配置对应主机120所识别的逻辑地址。
在一实施例中，假定存储器控制器160所接收来自主机120的存取指令为读取指令，存储器控制器160会先判断上述存取指令的各逻辑地址相应的群组映射表401是否已储存于动态随机存取存储器190中。若存取指令的一部分或全部的逻辑地址相应的群组映射表401尚未储存于动态随机存取存储器190中，则存储器控制器160会从快闪存储器180读取相应的群组映射表401至动态随机存取存储器190中，例如采用预定置换机制以将所读取的一或多个群组映射表401置换原本储存于动态随机存取存储器190中之一或多个群组映射表401。其中，上述预定置换机制例如可为最近最少使用(least recently used，LRU)演算法、最近最不常用(least frequently used，LFU)演算法、先进先出(first-in-first-out，FIFO)演算法、二次机会演算法、等等，但本发明并不限于此。
若上述存取指令的各逻辑地址相应的群组映射表401已储存于动态随机存取存储器190中，则存储器控制器160会将存取指令中的逻辑地址相应的群组映射表401在存取资讯表410中的栏位411的存取次数413加1。
需注意的是，当栏位411中存取次数413的值不为0，即表示存储器控制器160仍然需要该栏位411相应的群组映射表401以进行操作，所以存储器控制器160会将该栏位411相应的群组映射表401排除在上述的预定置换机制之外，直到栏位411中存取次数413的值等于0。
在第一情境中，在动态随机存取存储器190中的一特定群组映射表401仅对应至存取指令中的逻辑地址，且此特定群组映射表401在存取资讯表410中的对应栏位411的初始值为0x0000。由于处理存取指令需存取此特定群组映射表401，所以存储器控制器160在执行此存取指令前会将此特定群组映射表401在存取资讯表410的对应栏位411的数值变更(或增加)为0x0001。
当存储器控制器160完成上述存取指令的处理后，存储器控制器160是将上述存取指令中的逻辑地址相应的群组映射表401在存取资讯表410的对应栏位411的存取次数由0x0001变更(或减少)为0x0000。
若上述存取指令为写入指令，于存取指令完成执行之后，存储器控制器160还将上述存取指令中的逻辑地址相应的群组映射表401在存取资讯表410中的栏位411的旗标412设定为1，此时，上述栏位411的数值例如变更为0x8000。若上述存取指令为读取指令，则存储器控制器160不会更动此栏位411的旗标412的数值(意即维持在0)，例如此栏位411的数值为0x0000。
在第二情境中，在动态随机存取存储器190中的一特定群组映射表401可对应至存取指令(可为写入指令或读取指令)中的多个逻辑地址(例如为N个)，且此特定群组映射表401在存取资讯表410中的对应栏位411的初始值为0x0000，意即存储器控制器160在执行此存取指令前会将此栏位411的存取次数413加N。举例来说，若此栏位的初始值为0x0000，且在同一个存取指令中的3个逻辑地址(例如分别为逻辑地址#100、#102、#105)对应至同一个群组映射表401，则存储器控制器160在执行此写入指令前会将上述群组映射表401在存取次数表410中的对应栏位的数值变更(或增加)为0x0003。
当存储器控制器160在进行上述存取指令的操作时，若在同一个存取指令中的不同逻辑地址均对应至上述特定群组映射表401，则存储器控制器160在每次使用(例如查找)上述特定群组映射表401后，会将上述特定群组映射表401在存取资讯表410中的相应栏位411的存取次数413减1。因为有3个逻辑地址对应至上述特定群组映射表401，所以存储器控制器160在进行上述存取指令的操作时，上述特定群组映射表401最多会被使用3次。当存储器控制器160完成上述存取指令的操作后，上述特定群组映射表401会被使用3次，且其在存取资讯表410中的相应栏位411中的存取次数413会递减至0。
在第二情境中，若上述存取指令为写入指令，于存取指令完成执行之后，存储器控制器160还将上述特定群组映射表401在存取资讯表410中的相应栏位411的旗标设定为1，意即此时此相应栏位411的数值变更为0x8000。若上述存取指令为读取指令，则存储器控制器160不会更动此栏位411的旗标412的数值(意即维持在0)，意即此时此相应栏位411的数值为0x0000。
需注意的是，当主机120发送一存取指令至存储器控制器160时，在上述存取指令中可能有第一部分的逻辑地址是各个逻辑地址对应至单一个群组映射表401(即第一情境)，且有第二部分的逻辑地址是多个逻辑地址对应至另一个群组映射表401(即第二情境)，意即对存取资讯表410的操作可能包括第一情境及/或第二情境。
详细而言，因为来自主机120的存取指令(例如为写入指令)已对快闪存储器180写入数据，所以上述存取指令之一或多个逻辑地址在动态随机存取存储器190中相应的一或多个群组映射表401中的映射关系会被存储器控制器160更新。因此，存储器控制器160亦需在适当时间(例如需满足一预定条件)将更新后的一或多个群组映射表401写入快闪存储器180。接着，存储器控制器160判断是否已符合预定条件以将上述更新后的群组映射表401写入快闪存储器180。当符合上述预定条件，存储器控制器160将上述更新后的群组映射表401写入快闪存储器180。
在一些实施例中，存储器控制器160可单独将已更新的一个群组映射表401(例如为4K字节)写入快闪存储器180。在此情况下，存储器控制器160可直接判断上述预定条件成立，并将上述更新后的群组映射表401写入快闪存储器180。
在一些实施例中，为了增进数据储存装置140的效能，存储器控制器160以超级页面(superpage)作为数据写入单位，即存储器控制器160累积数个页面数据后才将页面数据写入至超级页面。举例来说，若快闪存储器180是采用1路4通道的架构，例如图2的快闪存储器180之架构为i＝0及j＝3，则一个超级页面包括4个页面，此时一个超级页面可储存4个页面数据。若快闪存储器180是采用4路2通道的架构，例如图2的快闪存储器180的架构为i＝3及j＝1，则一个超级页面包括8个页面，此时一个超级页面可储存8个页面数据，依此类推。
在此情况下，上述预定条件即表示存储器控制器160需累积预定数量的已更新的群组映射表401。因此，当存储器控制器160累积预定数量的已更新的群组映射表401后，再将预定数量的已更新的群组映射表401写入至其中一个超级页面。若目前存取指令的流程中无法累积至预定数量的已更新的群组映射表401，则存储器控制器160可将目前存取指令有关的已更新的群组映射表401先保留在动态随机存取存储器190，并由主机120接收下一个存取指令。此外，上述已更新的群组映射表401在存取资讯表410的相应栏位411的旗标412仍然会维持在1。因此，上述已更新的群组映射表401在此时会被存储器控制器160的预定置换机制所排除。
需注意的是，动态随机存取存储器190的空间并无法容纳在逻辑至物理地址映射表400中的全部群组映射表401，而仅能容纳预定数量的群组映射表401。当主机120持续透过存储器控制器160对快闪存储器180进行数据存取，存储器控制器160会持续对动态随机存取存储器190中的各群组映射表401进行置换的动作，意即存储器控制器160可依据上述预定置换机制将从快闪存储器180新读出的群组映射表401置换原本储存于动态随机存取存储器190中之一或多个群组映射表401。
然而，在存储器控制器160写入更新后的一或多个群组映射表401至快闪存储器180之前，存储器控制器160不会利用从快闪存储器180读取的其他群组映射表401以置换上述更新后的一或多个群组映射表401。意即，当特定群组映射表401在存取资讯表410中的相应栏位的旗标412或存取次数413不为0，则此特定群组映射表401不会被存储器控制器160放到预定置换机制中可被置换的候选群组映射表的列表中。
当上述更新后的一或多个群组映射表401在存取资讯表410中的相应栏位411的数值被重置为0x0000后，表示目前存储器控制器160或主机120并没有其他功能会使用到此一或多个群组映射表401，故此一或多个群组映射表401可被存储器控制器160的预定置换机制列入动态随机存取存储器190可被置换的候选群组映射表401的列表中。
图5A－5B是显示依据本发明实施例中的用于存取逻辑至物理地址映射表的方法的流程图。
请同时参考图1及图5，在步骤S510，存储器控制器160从主机120接收对快闪存储器180的存取指令，其中该存取指令具有一或多个逻辑地址。举例来说，上述逻辑地址例如可为逻辑区块地址(LBA)、全域主机页编号(GHP)、主机区块、主机页等等。此外，为了最佳化使用快闪存储器180，快闪存储器180的储存空间是动态配置对应主机120所识别的逻辑地址。
在步骤S512，判断在存取指令中的各逻辑地址相应的群组映射表401是否已储存在动态随机存取存储器190中。若在存取指令中的各逻辑地址相应的群组映射表401已储存在动态随机存取存储器190中，执行步骤S516。若在存取指令中的各逻辑地址相应的群组映射表401尚未储存在动态随机存取存储器190中，执行步骤S514。
在步骤S514，将在存取指令中的各逻辑地址相应的群组映射表401从快闪存储器180读取至动态随机存取存储器190。
在步骤S516，将在存取指令中的各逻辑地址相应的群组映射表401在存取资讯表410中的相应栏位411的存取次数CNT(即存取次数413)加1。举例来说，在前述实施例中已揭示存取指令中之一或多个逻辑地址对应至群组映射表401的情况可包括第一情境及/或第二情境，然而，对于存储器控制器160来说，无论逻辑地址与群组映射表401是一对一的情况或是多对一的情况，存储器控制器160均可依序处理存取指令中的各逻辑地址，意即将各逻辑地址相应的群组映射表401在一存取资讯表410中的相应栏位411的存取次数CNT加1。若逻辑地址与群组映射表401是一对一的对应情况，则群组映射表401在存取资讯表410中的相应栏位411的存取次数加1。若逻辑地址与群组映射表401是多对一的对应情况(例如N个逻辑地址对应至一个群组映射表401)，则群组映射表401在存取资讯表410中的相应栏位411的存取次数CNT加N。
在步骤S518，执行存取指令的操作。举例来说，存储器控制器160是依据存取指令对快闪存储器180进行存取操作，例如当存取指令为写入指令，则存储器控制器160是写入数据至快闪存储器180。当存取指令为读取指令，存储器控制器160是由快闪存储器180读取数据。
在步骤S520，将在存取指令中的已执行过的各逻辑地址相应的群组映射表401在存取资讯表410中的相应栏位的存取次数CNT减1。在一些实施例中，步骤S518及S520可整合为同一步骤。举例来说，因为存取指令具有一或多个逻辑地址，在执行存取指令的操作的过程中，若以超级页面为单位进行存取，存储器控制器160会分别依据在存取指令中的各个逻辑地址对快闪存储器180中的不同的储存子单元进行存取，并在存取操作后对各个逻辑地址相应的群组映射表401在存取资讯表410中的相应栏位411的存取次数减1。
在步骤S522，判断存取指令是否为写入指令。若存取指令为写入指令，则执行步骤S524。若存取指令不是写入指令，则此流程结束。举例来说，因为存储器控制器160执行写入指令时，除了对快闪存储器180写入数据之外，还会更新在动态随机存取存储器190中的一或多个群组映射表401，藉以更新写入快闪存储器的数据的逻辑至物理地址的映射关系。需注意的是，在执行步骤S522时，更新后的群组映射表401尚未写入快闪存储器180。
在步骤S524，将更新后的群组映射表401在存取资讯表410中的相应栏位的旗标设定为1。举例来说，各群组映射表401在存取资讯表410中的相应栏位411的旗标412可视为修改比特。当此旗标412为1时，表示此群组映射表401已被修改(例如写入指令)。当此旗标412为0时，表示此群组映射表401未被修改(例如读取指令)。
在另一实施例中，步骤S522以及步骤S524可整合至步骤S516中，即先判断存取指令是否为写入指令，如果是则直接将存取资讯表410中的相应栏位411的旗标412设定为1，再对群组映射表401在存取资讯表410中的相应栏位411的存取次数CNT加1。
在步骤S526，判断是否满足预定条件。若满足预定条件，则执行步骤S528。若不满足预定条件，则回到步骤S510。举例来说，为了增进数据储存装置140的效能，存储器控制器160以超级页面(superpage)作为数据写入单位，在此情况下，上述预定条件即表示存储器控制器160需累积预定数量的已更新的群组映射表401。
因此，在步骤S528，存储器控制器160是将预定数量的已更新的这些群组映射表401以超级页面写入快闪存储器180。若目前存取指令的流程中无法累积至预定数量的已更新的群组映射表401，则存储器控制器160可将目前存取指令有关的已更新的群组映射表401先保留在动态随机存取存储器190，并由主机120接收下一个存取指令。上述已更新的群组映射表401在存取资讯表410的相应栏位411的旗标412仍然会维持在1。因此，上述已更新的群组映射表401在此时会被存储器控制器160的预定置换机制所排除。
在步骤S530，将写入至快闪存储器180中的已更新的群组映射表401在存取资讯表410的相应栏位重置。举例来说，当存储器控制器160将已更新的群组映射表401写入至快闪存储器180的其中之一超级页面后，即可将写入至快闪存储器180中的已更新的群组映射表401在存取资讯表410的相应栏位411重置，例如旗标412及存取次数413均重置为0。意即，此时在动态随机存取存储器190中的此群组映射表401已可被预定置换机制所选择，会列入可被置换的候选群组映射表的列表中。
综上所述，本发明提供一种数据储存装置及用于存取逻辑至物理地址映射表的方法，其可在数据储存装置的控制器的动态随机存取存储器的空间不足以存放整张逻辑至物理地址映射表的情况下提供一管理机制，使得控制器可暂时锁定在动态随机存取存储器中已更新的群组映射表，以避免上述已更新的群组映射表在使用前或写回快闪存储器的前就被置换出动态随机存取存储器。此外，控制器亦可采用超级页面的方式将已更新的群组映射表累积至预定数量后再一并写入快闪存储器。因此，控制器可避免由快闪存储器中重复读取群组映射表，且可提升数据储存装置更新逻辑至物理地址映射表的操作效能。
本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当由权利要求书界定为准。

Claims (18)

1.一种数据储存装置，包括：
一快闪存储器，包括多个区块，用以储存数据及一逻辑至物理地址映射表，其中该逻辑至物理地址映射表系划分为多个群组映射表；
一动态随机存取存储器，用以储存一第一部分的这些群组映射表；以及
一控制器，用以接收来自一主机的一存取指令，其中该存取指令包括一或多个逻辑地址；
其中该控制器还依据一预定置换机制将该存取指令中的该一或多个逻辑地址相应的一第二部分的这些群组映射表读取至该动态随机存取存储器以置换该第一部分的这些群组映射表之至少一者，且该第二部分的各群组映射表在一存取资讯表中具有一相应栏位，且该相应栏位包括一旗标及一存取次数，
其中响应于该第二部分的这些群组映射表的一特定群组映射表在该存取资讯表中的该相应栏位的该旗标或该存取次数不为0，该控制器系将该特定群组映射表排除在该预定置换机制之外。
2.如权利要求1所述的数据储存装置，其特征在于，在该控制器依据该预定置换机制将各逻辑地址相应的该第二部分的这些群组映射表读取至该动态随机存取存储器后，该控制器依序增加各逻辑地址相应的该第二部分的各群组映射表在该存取资讯表中的该相应栏位的该存取次数。
3.如权利要求2所述的数据储存装置，其特征在于，响应于该控制器完成该存取指令的操作，该控制器还依序减少各逻辑地址相应的该第二部分的各群组映射表在一存取资讯表中的一相应栏位的该存取次数。
4.如权利要求3所述的数据储存装置，其特征在于：
该控制器还判断该存取指令是否为一写入指令，
响应于该存取指令为该写入指令，该控制器更新该存取指令中的各逻辑地址相应的各群组映射表的映射关系，并将该存取指令中的各逻辑地址相应的各群组映射表在该存取资讯表中的该相应栏位的该旗标设定为1。
5.如权利要求4所述的数据储存装置，其特征在于：
在该控制器将该存取指令中的各逻辑地址相应的该第二部分的各群组映射表在该存取资讯表中的该相应栏位的该旗标设定为1后，该控制器更判断是否满足一预定条件，
其中该预定条件为已更新的该第二部分的这些群组映射表的数量达到一预定数量。
6.如权利要求5所述的数据储存装置，其特征在于：
响应于该控制器判断满足该预定条件，该控制器将该预定数量的该第二部分的这些群组映射表组成一超级页面，并将该超级页面写入该快闪存储器。
7.如权利要求5所述的数据储存装置，其特征在于，该控制器还将写入至该快闪存储器中的更新后的各群组映射表在该存取资讯表的该相应栏位重置。
8.如权利要求5所述的数据储存装置，其特征在于：响应于该控制器判断不满足该预定条件，该控制器是由该主机接收另一存取指令。
9.如权利要求7所述的数据储存装置，其特征在于：
响应于控制器将写入至该快闪存储器中的更新后的各群组映射表在该存取资讯表的该相应栏位重置，该控制器是将写入至该快闪存储器中的更新后的各群组映射表列入该预定置换机制中可被置换的候选群组映射表的列表。
10.一种用于存取逻辑至物理地址映射表的方法，用于一数据储存装置，其中该数据储存装置包括一快闪存储器及一动态随机存取存储器，该快闪存储器包括多个区块，用以储存数据及一逻辑至物理地址映射表，其中该逻辑至物理地址映射表划分为多个群组映射表，且该动态随机存取存储器储存一第一部分的这些群组映射表，该方法包括：
接收来自一主机的一存取指令，其中该存取指令包括一或多个逻辑地址；
依据一预定置换机制将该存取指令中的该一或多个逻辑地址相应的一第二部分的这些群组映射表读取至该动态随机存取存储器以置换该第一部分的这些群组映射表之至少一者，其中该第二部分的各群组映射表在一存取资讯表中具有一相应栏位，且该相应栏位包括一旗标及一存取次数；以及
响应于该第二部分的这些群组映射表的一特定群组映射表在该存取资讯表中的该相应栏位的该旗标或该存取次数不为0，将该特定群组映射表排除在该预定置换机制之外。
11.如权利要求10所述的用于存取逻辑至物理地址映射表的方法，其特征在于，还包括：
在依据该预定置换机制将各逻辑地址相应的该第二部分的这些群组映射表读取至该动态随机存取存储器后，依序增加各逻辑地址相应的该第二部分的各群组映射表在该存取资讯表中的该相应栏位的该存取次数。
12.如权利要求11所述的用于存取逻辑至物理地址映射表的方法，其特征在于，还包括：
响应于完成该存取指令的操作，依序减少各逻辑地址相应的该第二部分的各群组映射表在一存取资讯表中的一相应栏位的该存取次数。
13.如权利要求12所述的用于存取逻辑至物理地址映射表的方法，其特征在于，还包括：
判断该存取指令是否为一写入指令；以及
响应于该存取指令为该写入指令，更新该存取指令中的各逻辑地址相应的各群组映射表的映射关系，并将该存取指令中的各逻辑地址相应的各群组映射表在该存取资讯表中的该相应栏位的该旗标设定为1。
14.如权利要求13所述的用于存取逻辑至物理地址映射表的方法，其特征在于，还包括：
在将该存取指令中的各逻辑地址相应的该第二部分的各群组映射表在该存取资讯表中的该相应栏位的该旗标设定为1后，判断是否满足一预定条件，
其中该预定条件为已更新的该第二部分的这些群组映射表的数量达到一预定数量。
15.如权利要求14所述的用于存取逻辑至物理地址映射表的方法，其特征在于中，还包括：
响应于满足该预定条件，将该预定数量的该第二部分的这些群组映射表组成一超级页面；以及
将该超级页面写入该快闪存储器。
16.如权利要求14所述的用于存取逻辑至物理地址映射表的方法，其特征在于，还包括：
将写入至该快闪存储器中的更新后的各群组映射表在该存取资讯表的该相应栏位重置。
17.如权利要求14所述的用于存取逻辑至物理地址映射表的方法，其特征在于，还包括：
响应于不满足该预定条件，由该主机接收另一存取指令。
18.如权利要求16所述的用于存取逻辑至物理地址映射表的方法，其特征在于，还包括：
响应于将写入至该快闪存储器中的更新后的各群组映射表在该存取资讯表的该相应栏位重置，将写入至该快闪存储器中的更新后的各群组映射表列入该预定置换机制中可被置换的候选群组映射表的列表。
CN201910445631.7A 2019-01-21 2019-05-27 数据储存装置及用于存取逻辑至物理地址映射表的方法 Active CN111459844B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108102295 2019-01-21
TW108102295A TWI709854B (zh) 2019-01-21 2019-01-21 資料儲存裝置及用於存取邏輯至物理位址映射表之方法

Publications (2)

Publication Number Publication Date
CN111459844A true CN111459844A (zh) 2020-07-28
CN111459844B CN111459844B (zh) 2022-11-11

Family

ID=71608959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910445631.7A Active CN111459844B (zh) 2019-01-21 2019-05-27 数据储存装置及用于存取逻辑至物理地址映射表的方法

Country Status (3)

Country Link
US (1) US20200233610A1 (zh)
CN (1) CN111459844B (zh)
TW (1) TWI709854B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112433957A (zh) * 2020-11-16 2021-03-02 合肥康芯威存储技术有限公司 一种数据存取方法、数据存取系统及可读存储设备
CN114328297A (zh) * 2021-12-29 2022-04-12 合肥兆芯电子有限公司 映射表管理方法、存储器控制电路单元与存储器存储装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10997080B1 (en) * 2020-02-11 2021-05-04 Western Digital Technologies, Inc. Method and system for address table cache management based on correlation metric of first logical address and second logical address, wherein the correlation metric is incremented and decremented based on receive order of the first logical address and the second logical address
US11734193B2 (en) * 2020-12-14 2023-08-22 Micron Technology, Inc. Exclusion regions for host-side memory address translation
TWI798680B (zh) * 2021-04-14 2023-04-11 群聯電子股份有限公司 主機記憶體緩衝區管理方法、記憶體儲存裝置與記憶體控制電路單元
CN112965670B (zh) * 2021-04-22 2023-08-01 群联电子股份有限公司 主机存储器缓冲区管理方法、存储装置与控制电路单元
CN114238158A (zh) * 2021-12-17 2022-03-25 合肥沛睿微电子股份有限公司 数据存储管理方法和存储装置
US20240192886A1 (en) * 2022-12-12 2024-06-13 Western Digital Technologies, Inc. Segregating large data blocks for data storage system
CN116540950B (zh) * 2023-07-05 2023-09-29 合肥康芯威存储技术有限公司 一种存储器件及其写入数据的控制方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030167A (zh) * 2007-01-17 2007-09-05 忆正存储技术(深圳)有限公司 闪存的区块管理方法
US20090113121A1 (en) * 2004-02-26 2009-04-30 Super Talent Electronics Inc. Swappable Sets of Partial-Mapping Tables in a Flash-Memory System With A Command Queue for Combining Flash Writes
TW201437807A (zh) * 2013-03-20 2014-10-01 Phison Electronics Corp 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
CN104281535A (zh) * 2014-09-24 2015-01-14 北京兆易创新科技股份有限公司 一种映射表在内存中的处理方法和装置
CN104750616A (zh) * 2013-12-26 2015-07-01 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法
US20170262173A1 (en) * 2016-03-10 2017-09-14 SK Hynix Inc. Data storage device and operating method thereof
CN107291405A (zh) * 2017-08-17 2017-10-24 北京中电华大电子设计有限责任公司 一种NorFlash的数据管理方法与装置
CN107566549A (zh) * 2017-09-30 2018-01-09 东软集团股份有限公司 一种网络地址转换映射表的处理方法、装置及设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8200922B2 (en) * 2008-12-17 2012-06-12 Netapp, Inc. Storage system snapshot assisted by SSD technology
TWI455135B (zh) * 2010-06-10 2014-10-01 Apacer Technology Inc 以快閃記憶體為基礎的儲存裝置及其資料寫入方法
KR20120134919A (ko) * 2011-06-03 2012-12-12 삼성전자주식회사 메모리 장치
TWI599880B (zh) * 2016-03-22 2017-09-21 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
US20170300422A1 (en) * 2016-04-14 2017-10-19 Micron Technology, Inc. Memory device with direct read access
TW201818248A (zh) * 2016-11-15 2018-05-16 慧榮科技股份有限公司 可應用於資料儲存裝置之記憶體管理方法
TWI664568B (zh) * 2016-11-15 2019-07-01 慧榮科技股份有限公司 資料儲存裝置之操作方法
KR102319189B1 (ko) * 2017-06-21 2021-10-28 삼성전자주식회사 스토리지 장치, 이를 포함하는 스토리지 시스템 및 스토리지 장치의 동작 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090113121A1 (en) * 2004-02-26 2009-04-30 Super Talent Electronics Inc. Swappable Sets of Partial-Mapping Tables in a Flash-Memory System With A Command Queue for Combining Flash Writes
CN101030167A (zh) * 2007-01-17 2007-09-05 忆正存储技术(深圳)有限公司 闪存的区块管理方法
TW201437807A (zh) * 2013-03-20 2014-10-01 Phison Electronics Corp 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
CN104750616A (zh) * 2013-12-26 2015-07-01 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法
CN104281535A (zh) * 2014-09-24 2015-01-14 北京兆易创新科技股份有限公司 一种映射表在内存中的处理方法和装置
US20170262173A1 (en) * 2016-03-10 2017-09-14 SK Hynix Inc. Data storage device and operating method thereof
CN107179996A (zh) * 2016-03-10 2017-09-19 爱思开海力士有限公司 数据存储装置和其操作方法
CN107291405A (zh) * 2017-08-17 2017-10-24 北京中电华大电子设计有限责任公司 一种NorFlash的数据管理方法与装置
CN107566549A (zh) * 2017-09-30 2018-01-09 东软集团股份有限公司 一种网络地址转换映射表的处理方法、装置及设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H．KWON: "An efficient mapping technique for flash memory using grouped blocks", 《2010 INTERNATIONAL CONFERENCE ON ELECTRONICS AND INFORMATION ENGINEERING》 *
林树宽: "LPCEP：基于HTF存储策略和实例映射表的长过程复杂事件处理模型", 《小型微型计算机系统》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112433957A (zh) * 2020-11-16 2021-03-02 合肥康芯威存储技术有限公司 一种数据存取方法、数据存取系统及可读存储设备
CN112433957B (zh) * 2020-11-16 2023-04-14 合肥康芯威存储技术有限公司 一种数据存取方法、数据存取系统及可读存储设备
CN114328297A (zh) * 2021-12-29 2022-04-12 合肥兆芯电子有限公司 映射表管理方法、存储器控制电路单元与存储器存储装置
CN114328297B (zh) * 2021-12-29 2024-08-06 合肥兆芯电子有限公司 映射表管理方法、存储器控制电路单元与存储器存储装置

Also Published As

Publication number Publication date
CN111459844B (zh) 2022-11-11
TWI709854B (zh) 2020-11-11
TW202028982A (zh) 2020-08-01
US20200233610A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
CN111459844B (zh) 数据储存装置及用于存取逻辑至物理地址映射表的方法
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
CN107179996B (zh) 数据存储装置和其操作方法
CN110781096B (zh) 用于通过预测需求时间来执行垃圾收集的设备和方法
KR102565895B1 (ko) 메모리 시스템 및 그것의 동작 방법
US9176865B2 (en) Data writing method, memory controller, and memory storage device
US9021218B2 (en) Data writing method for writing updated data into rewritable non-volatile memory module, and memory controller, and memory storage apparatus using the same
US20180095698A1 (en) Memory management method and storage controller using the same
US11210226B2 (en) Data storage device and method for first processing core to determine that second processing core has completed loading portion of logical-to-physical mapping table thereof
US9058256B2 (en) Data writing method, memory controller and memory storage apparatus
CN110908927A (zh) 数据储存装置及其删除命名空间的方法
TWI698749B (zh) 資料儲存裝置與資料處理方法
US10776280B1 (en) Data storage device and method for updating logical-to-physical mapping table
CN107943710B (zh) 存储器管理方法及使用所述方法的存储控制器
US10025706B2 (en) Control device, storage device, and storage control method
US10261714B2 (en) Memory controller and memory system including same
KR20220130526A (ko) 메모리 시스템 및 그 동작 방법
US10572382B2 (en) Method of operating data storage device and method of operating data processing system including the same
CN110879794B (zh) 存储器管理方法以及存储控制器
CN112540932B (zh) 存储控制器以及写入辅助方法
US8631187B2 (en) Dual-scope directory for a non-volatile memory storage system
CN110908592A (zh) 存储器管理方法以及存储控制器
CN116149572A (zh) 映射表更新方法、存储器存储装置及存储器控制电路单元
CN117573208A (zh) 指令信息分配方法及存储器存储装置
CN117093148A (zh) 数据存储方法、主机系统及数据存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant