CN111446364B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111446364B
CN111446364B CN201910045628.6A CN201910045628A CN111446364B CN 111446364 B CN111446364 B CN 111446364B CN 201910045628 A CN201910045628 A CN 201910045628A CN 111446364 B CN111446364 B CN 111446364B
Authority
CN
China
Prior art keywords
electrode layer
layer
reaction
forming
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910045628.6A
Other languages
English (en)
Other versions
CN111446364A (zh
Inventor
林静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910045628.6A priority Critical patent/CN111446364B/zh
Publication of CN111446364A publication Critical patent/CN111446364A/zh
Application granted granted Critical
Publication of CN111446364B publication Critical patent/CN111446364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成第一电极层；在第一电极层上形成第一反应层；对所述第一反应层和第一电极层进行第一处理，使所述第一反应层和部分厚度第一电极层的材料之间相互反应，将所述第一反应层和部分厚度的第一电极层转化为形成于剩余所述第一电极层上的第二电极层；在第二电极层上形成电容介质层；在电容介质层上形成第三电极层。本发明在第一处理的过程中，第一反应层和第一电极层的材料之间相互扩散并发生反应，当第一电极层表面形成有凹坑时，所形成的第二电极层材料还会填充至该凹坑中，使第二电极层的表面平坦度较高，从而改善尖端漏电的问题，进而改善包含有电容结构的半导体器件。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
电容元件常在集成电路（例如射频电路、混合信号电路等）中作为电子无源器件。常见的电容元件包括金属氧化物半导体（MOS）电容、PN结电容、多晶硅-绝缘体-多晶硅（PIP）电容以及金属-绝缘体-金属（MIM）电容等。
其中，MIM电容一般在后段 (back-end of line，BEOL)中形成于金属互连结构上，使得MIM电容与硅衬底之间的距离增加，从而减小了MIM电容与衬底之间的寄生电容，且MIM电容的性能受到频率和温度的影响较小，此外，MIM电容在金属互连制程中形成，MIM形成工艺与现有集成电路工艺相兼容。为此，MIM电容逐渐成为无源器件的主流电容类型。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高MIM电容的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一电极层；在所述第一电极层上形成第一反应层；对所述第一反应层和第一电极层进行第一处理，使所述第一反应层和部分厚度第一电极层的材料之间相互反应，将所述第一反应层和部分厚度的第一电极层转化为形成于剩余所述第一电极层上的第二电极层；在所述第二电极层上形成电容介质层；在所述电容介质层上形成第三电极层。
相应的，本发明实施例还提供一种半导体结构，包括：基底；第一电极层，位于所述基底上；第二电极层，位于所述第一电极层上，所述第二电极层的表面平坦度高于所述第一电极层的表面平坦度；电容介质层，位于所述第二电极层上；第三电极层，位于所述电容介质层上。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在第一电极层上形成第一反应层，并对第一反应层和第一电极层进行第一处理，使所述第一反应层和部分厚度第一电极层的材料之间相互反应，将所述第一反应层和部分厚度的第一电极层转化为形成于剩余所述第一电极层上的第二电极层；第一电极层通常通过沉积工艺所形成，所述第一电极层的表面粗糙度较高，表面容易形成有凹坑，在第一处理的过程中，所述第一反应层和部分厚度第一电极层的材料之间相互扩散并发生反应，所形成的第二电极层材料还会填充至该凹坑中，使所述第二电极层的表面具有较高的平坦度，这改善了因凹坑所引起的应力问题，并为后续形成电容介质层提供了良好的界面，相应降低了因电容介质层填入凹坑中而发生结晶的概率，从而改善尖端漏电（cuspidate leakage）的问题，进而提高MIM电容的性能，相应改善包含有MIM电容的半导体器件性能。
可选方案中，所述第一处理所采用的反应气体包括氮源气体，降低了反应过程中第一反应层发生氧化的概率，以提高第二电极层的性能；而且，使所形成的第二电极层为含氮电极材料层，相应降低了第二电极层的活性，使第二电极层起到防扩散的作用，有利于降低所述第一电极层中的易扩散金属离子向电容介质层内扩散的概率，从而进一步提高电容结构的性能。
可选方案中，形成第二电极层后，在第二电极层上形成第二反应层，随后对第二反应层和第二电极层进行第二处理，使所述第二反应层和部分厚度第二电极层的材料之间相互反应，将所述第二反应层和部分厚度的第二电极层转化为形成于剩余所述第二电极层上的第四电极层，且所述第四电极层材料的禁带宽度大于所述第二电极层材料的禁带宽度；材料的禁带宽度越大，其活性越弱，通过形成所述第四电极层，使所述第四电极层起到防扩散层的作用，有利于降低所述第一电极层和第二电极层中的易扩散金属离子向所述电容介质层内扩散的概率，而且，与采用沉积工艺形成第四电极层的方案相比，通过使第二反应层和第二电极层的材料之间相互反应的方式，以降低所述第四电极层表面形成凹坑的概率，从而降低出现尖端漏电问题的概率，进而提高电容结构的性能。
可选方案中，所述第二处理所采用的反应气体包括氮源气体，降低了反应过程中第二反应层发生氧化的概率，以提高第四电极层的性能；而且，使所形成的第四电极层为含氮电极材料层，相应降低了第四电极层的活性，保证第四电极层的防扩散作用，从而进一步降低所述第一电极层和第二电极层中的易扩散金属离子向电容介质层内扩散的概率。
附图说明
图1至图8是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
虽然MIM电容逐渐成为无源器件的主流电容类型，但是，MIM电容的形成，容易导致半导体器件的性能变差。
MIM电容结构主要包括第一电极层、位于所述第一电极层上的电容介质层以及位于所述电容介质层上的第二电极层，第一电极层通常采用沉积工艺所形成（例如：物理气相沉积工艺）。
通过沉积工艺所形成的第一电极层的表面粗糙度通常较高，其表面容易形成有凹坑，凹坑位置处的应力通常较大，而且，在所述第一电极层上形成电容介质层时，电容介质层的材料还会填入该凹坑中，而填入凹坑中的电容介质层材料易发生结晶，应力问题和结晶问题均会引起尖端漏电，从而导致半导体器件的性能变差。
为了解决所述技术问题，本发明实施例在第一电极层上形成第一反应层，并对第一反应层和第一电极层进行第一处理，使第一反应层和部分厚度第一电极层的材料之间相互反应，将所述第一反应层和部分厚度的第一电极层转化为形成于剩余所述第一电极层上的第二电极层；第一电极层通常通过沉积工艺所形成，所述第一电极层的表面粗糙度较高，表面容易形成有凹坑，在第一处理的过程中，所述第一反应层和部分厚度第一电极层的材料之间相互扩散并发生反应，所形成的第二电极层材料还会填充至该凹坑中，使所述第二电极层的表面具有较高的平坦度，这改善了因凹坑所引起的应力问题，并为后续形成电容介质层提供了良好的界面，显著降低了因电容介质层填入凹坑中而发生结晶的概率，从而改善尖端漏电的问题，进而提高MIM电容的性能，相应改善包含有MIM电容的半导体器件性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图8是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底100。
所述基底100用于为后续MIM电容的形成提供工艺平台。
本实施例中，为了便于图示，仅示意出电容区（未标示）的基底100，MIM电容相应形成于所述电容区的基底100上。
本实施例中，所述基底100包括衬底110，所述衬底110为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述基底100中还可以形成有其他结构，例如，MOS晶体管、电阻器、电感器、介质层、金属互连结构等。
本实施例中，MIM电容在后段制程中形成，因此，所述基底100还包括形成于所述衬底110上的金属层间介质（Inter Metal Dielectric，IMD）层120，且根据工艺情况，沿所述基底100表面法线方向上，所述金属层间介质层120内形成有一层或多层堆叠的金属层，例如：第一金属（即M1）层、第二金属（即M2）层等；当金属层为多层时，相邻两层金属层通过位于两者之间的通孔（Via）互连结构实现电连接。
参考图2，在所述基底100上形成第一电极层200。
所述第一电极层200用于作为MIM电容的第一极板的一部分。例如：所述第一电极层200为MIM电容中的下极板（bottom plate）。
为此，所述第一电极层200的材料为金属材料。
具体地，所述第一电极层200的材料为惰性氮化金属，使所述第一电极层200具有较高的稳定性，以改善金属离子扩散的问题。
本实施例中，所述第一电极层200的材料为TiN。在其他实施例中，所述第一电极层的材料还可以为TaN。
本实施例中，采用物理气相沉积工艺形成所述第一电极层200。在其他实施例中，也可以采用原子层沉积工艺形成所述第一电极层。
参考图3，在所述第一电极层200上形成第一反应层300。
所述第一反应层300和部分厚度第一电极层200的材料在后续制程中相互反应，以形成第二电极层。其中，当第一电极层200表面形成有凹坑时，由于两种材料在相互反应过程中会相互扩散，因此，所形成的第二电极层材料还会填充至该凹坑中，从而使第二电极层的表面平坦度较高。
因此，所述第一反应层300的材料设置为：所述第一反应层300和第一电极层200的材料之间能够实现反应；其次，所形成的第二电极层能够作为MIM电容中的电极板，以免影响MIM电容的正常工作性能。
本实施例中，所述第一电极层200的材料为TiN，所述第一反应层300的材料相应为Ta。在另一些实施例中，在所述第一电极层的材料为TiN的情况下，所述第一反应层的材料还可以为Si。在其他实施例中，当所述第一电极层的材料为TaN时，所述第一反应层的材料相应为Ti或Si。
需要说明的是，形成所述第一反应层300后，所述第一反应层300的厚度不宜过小，也不宜过大。如果所述第一反应层300的厚度过小，不仅容易降低其厚度均一性和质量均一性，且还会影响后续与第一电极层200之间的反应效果，从而影响所形成第二电极层的质量、厚度和性能，难以保障第二电极层的表面平坦度；如果所述第一反应层300的厚度过大，容易导致剩余第一电极层200的厚度过小，或者，为了防止出现剩余第一电极层200厚度过小的情况，在完成反应后，还会残留有未反应的第一反应层300材料，相应需要额外的步骤以去除未反应的第一反应层300材料，这不仅会造成成本和时间的浪费，且去除未反应的第一反应层300材料的步骤，还容易增加所形成第二电极层表面平坦度下降的概率。为此，本实施例中，所述第一反应层300的厚度为10Å至100Å，以保证后续第一反应层300能够完全消耗，所形成的第二电极层材料能够填充满第一电极层表面的凹坑中，第二电极层的表面平坦度较高，且最终所构成第一极板的总厚度能够满足工艺需求。
本实施例中，采用原子层沉积工艺形成所述第一反应层300。原子层沉积工艺包括进行多次的原子层沉积循环，从而形成所需厚度的第一反应层300。通过选用原子层沉积工艺，有利于提高第一反应层300的厚度均一性，使第一反应层300的厚度得到精确控制，从而保障所述第一反应层300与第一电极层200之间的反应效果，相应提高后续所形成第二电极层的表面平坦度。
参考图4，对所述第一反应层300（如图3所示）和第一电极层200进行第一处理，使所述第一反应层300和部分厚度第一电极层200的材料之间相互反应，将所述第一反应层300和部分厚度的第一电极层200转化为形成于剩余所述第一电极层200上的第二电极层210。
所述第二电极层210也用于作为MIM电容的第一极板的一部分，即MIM电容的第一极板为叠层结构。
其中，在所述第一处理251的过程中，所述第一反应层300和部分厚度第一电极层200的材料之间相互扩散并发生反应，因此，当所述第一电极层200表面形成有凹坑时，所形成的第二电极层210材料还会填充至该凹坑中，使得所述第二电极层210的表面平坦度较高，相应改善了因凹坑所引起的应力问题，而且，后续电容介质层形成于所述第二电极层210上，所述第二电极层210的表面平坦度较高，相应为后续形成电容介质层提供了良好的界面，显著降低因电容介质层填入凹坑中而发生结晶的概率，从而改善尖端漏电的问题，进而改善MIM电容的性能，相应改善包含有MIM电容的半导体器件性能。
而且，所述第二电极层210由所述第一反应层300和部分厚度的第一电极层200之间相互反应所形成，即形成所述第二电极层210后，所述第一反应层300被完全消耗，从而避免额外去除未反应的第一反应层300材料的步骤，相应避免该去除步骤对第二电极层210表面平坦度的影响，进而降低所形成第二电极层210表面平坦度下降的概率。
具体地，所述第一处理251所采用的反应气体包括氮源气体。
通过在含氮氛围下进行第一处理251，降低了反应过程中第一反应层300发生氧化的概率，以提高第二电极层210的性能；而且，使所形成的第二电极层210为含氮电极材料，相应降低了第二电极层210的活性（即金属性），使第二电极层210起到防扩散的作用，有利于降低所述第一电极层200中的易扩散金属离子向电容介质层内扩散的概率，从而进一步提高电容结构的性能。
在含氮氛围下进行所述第一处理251的过程中，所述第一处理251需提供反应所需的能量，从而使各原子相互扩散，并使氮原子参与该反应中，进而使所形成的第二电极层210为含氮电极材料。
本实施例中，所述氮源气体包括N2、N2O和NH3中的一种或多种。上述气体是半导体工艺中常用的氮源气体，工艺兼容性较高，且工艺风险较低。
本实施例中，所述第一处理251的工艺为含氮氛围下的退火工艺。
在所述退火工艺的高温环境下，各原子具有较高的能量以实现扩散，从而提高了材料间的反应充分性和反应速率；而且，通过选用退火工艺，有利于提高反应效果的均一性、提高氮的扩散深度可控性，从而提高第二电极层210的质量均一性和表面平坦度。
具体地，所述退火工艺可以为闪光激光退火（flash laser anneal，FLA）工艺、毫秒级退火（millisecond anneal）工艺或纳秒级退火（nanosecond anneal）工艺。上述退火工艺的工艺时间较短，有利于减小对所述基底100内已有掺杂区的掺杂离子分布和其他膜层结构产生的影响，从而降低对半导体器件性能造成不良影响的概率。在其他实施例中，该退火工艺还可以选用其他类似的工艺。
需要说明的是，在所述第一处理251的步骤中，所述退火工艺的工艺温度不宜过低，也不宜过高。如果工艺温度过低，相应会降低反应充分性和反应速率，难以保证所述第二电极层210的表面平坦度，从而导致改善尖端漏电的效果变差；如果工艺温度过高，则容易降低反应速率的均一性和稳定性，而且，还容易导致所述第一电极层200的消耗量过大，从而影响整个第一极板的导电性能，此外，还容易对所述基底100内已有掺杂区的掺杂离子分布和其他膜层结构造成影响。为此，本实施例中，为了在降低工艺风险的同时，保证所述第一处理251的工艺效果，所述退火工艺的工艺温度为700℃至1000℃。
在其他实施例中，采用氮源气体进行第一处理的步骤中，所述第一处理的工艺还可以为去耦等离子体氮化（decoupled plasma nitridation，DPN）工艺。DPN工艺采用电感性耦合产生氮等离子体，在等离子体轰击过程中，使高态氮(high level of nitrogen)参与该反应中，从而形成含氮电极材料。
本实施例中，所述第一电极层200的材料为TiN，所述第一反应层300的材料为Ta，所述第二电极层210的材料相应为TiTaN。所述第二电极层210和第一电极层200的材料中含有相同的金属元素，有利于提高所述第一电极层200和第二电极层210之间的兼容性。
在另一些实施例中，在所述第一电极层的材料为TiN的情况下，当所述第一反应层的材料为Si时，相对应的第二电极层的材料为TiSiN。
在其他实施例中，在所述第一电极层的材料为TaN的情况下，当所述第一反应层的材料相应为Ti或Si时，相对应的第二电极层的材料分别为TaTiN或TaSiN。
结合参考图5至图7，在所述第二电极层210上形成电容介质层230（如图7所示）。
所述电容介质层230用于作为MIM电容中的绝缘层。
本实施例中，所述电容介质层230的材料为高k介质材料；其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。通过选用高k介质材料，有利于提高MIM电容的电容值，相应提高电容密度。
具体地，所述电容介质层230为堆叠形成的高k介质层，即所述电容介质层230为高k复合介质层。高k介质层的形成厚度达到一定数值后，其形成质量容易变差，为此，通过采用高k复合介质层，使所述电容介质层230的厚度满足工艺需求的同时，具有较好的形成质量。
为此，所述高k介质材料可以为HfO2、HfSiO、TiO2、HfZrO、HfSiON、HfTaO、HfTiO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3、BaSrTiO中的任意多种。
本实施例中，所述电容介质层230为ZAZ层。其中，ZAZ层包括堆叠形成的第一ZrO2层、Al2O3层和第二ZrO2层。
在其他实施例中，根据工艺需求，所述电容介质层的材料也可以为氧化硅、氮氧化硅和氮化硅中的一种或多种。
本实施例中，采用原子层沉积工艺形成所述电容介质层230，从而提高电容介质层230的厚度均一性，使电容介质层230的厚度能够得到精确控制，进而使MIM的电容值满足应用需求。
在其他实施例中，还可以采用其他沉积工艺形成所述电容介质膜，例如：等离子体化学气相沉积工艺等。
如图5至图6所示，本实施例中，形成所述电容介质层230之前，还包括：在所述二电极层210上形成第二反应层310（如图5所示），并使所述第二反应层310和部分厚度第二电极层210的材料之间相互反应，将所述第二反应层310和部分厚度的第二电极层210转化为形成于剩余所述第二电极层210上的第四电极层220（如图6所示），所述第四电极层220材料的禁带宽度大于所述第二电极层210材料的禁带宽度。
材料的禁带宽度越大，其活性越弱，通过形成所述第四电极层220，使所述第四电极层220起到防扩散的作用，有利于降低所述第一电极层200和第二电极层210中的易扩散金属离子向所述电容介质层230（如图7所示）内扩散的概率。
而且，与采用沉积工艺形成第四电极层的方案相比，通过使材料相互反应的方式，能够降低所述第四电极层220表面形成凹坑的概率，从而降低出现尖端漏电问题的概率，进而提高电容结构的性能。
此外，所述第四电极层220由所述第二反应层310和部分厚度的第二电极层210之间相互反应所形成，即形成所述第四电极层220后，所述第二反应层310被完全消耗，从而避免额外去除未反应的第二反应层310材料的步骤，相应避免该去除步骤对第四电极层220表面平坦度的影响，进而降低所形成第四电极层220表面平坦度下降的概率。
再次，通过将所述第二反应层310和部分厚度的第二电极层210转化为形成于剩余所述第二电极层210上的第四电极层220，使MIM电容的第一极板包括所述第一电极层200、第二电极层210和第四电极层220，以保证所形成MIM电容中第一极板的整体导电性能满足性能需求。
具体地，形成所述第四电极层220的步骤包括：
参考图5，在所述第二电极层210上形成第二反应层310。
所述第二反应层310和部分厚度第二电极层210的材料在后续制程中相互反应，以形成第四电极层。其中，所述第四电极层也用于作为MIM电容的第一极板的一部分。
因此，所述第二反应层310的材料设置为：所述第二反应层310和第二电极层210的材料之间能够实现反应；而且，所形成的第四电极层能够作为MIM电容中的电极板，以免影响MIM电容的正常工作性能；此外，通过反应所形成第四电极层的禁带宽度大于第二电极层210材料的禁带宽度。
为此，本实施例中，所述第二反应层310的材料为Si。Si的禁带宽度较大，从而使后续所形成第四电极层的禁带宽度较大，而且Si的工艺兼容性较高。
需要说明的是，形成所述第二反应层310后，所述第二反应层310的厚度不宜过小，也不宜过大。如果第二反应层310的厚度过小，不仅容易降低其厚度均一性和质量均一性，且还会影响后续与第二电极层210之间的反应效果，从而影响所形成第四电极层的质量、厚度和性能，导致第四电极层的防扩散效果变差；如果第二反应层310的厚度过大，在完成反应后，还会残留有未反应的第二反应层310材料，相应需要额外的步骤以去除未反应的第二反应层310材料，这不仅会造成成本和时间的浪费，且去除未反应的第二反应层310材料的步骤，还容易增加所形成第四电极层表面平坦度下降的概率。为此，本实施例中，所述第二反应层310的厚度为10Å至100Å，以保证后续第二反应层310能够完全消耗，所形成的第四电极层具有较佳的防扩散作用，且最终所构成第一极板的总厚度能够满足工艺需求。
本实施例中，采用原子层沉积工艺形成所述第二反应层310，从而提高第二反应层310的厚度均一性，使第二反应层310的厚度得到精确控制，从而保障所述第二反应层310与第二电极层210之间的反应效果。
参考图6，对所述第二反应层310（如图5所示）和第二电极层210进行第二处理252，使所述第二反应层310和部分厚度第二电极层210的材料之间相互反应，将所述第二反应层310和部分厚度的第二电极层210转化为形成于剩余所述第二电极层210上的第四电极层220（如图6所示），所述第四电极层220材料的禁带宽度大于所述第二电极层210材料的禁带宽度。
所述第四电极层220也用于作为MIM电容的第一极板的一部分。
具体地，采用氮源气体进行所述第二处理252，从而降低反应过程中第二反应层310发生氧化的概率，并使得所形成的第四电极层220为含氮电极材料，以降低第四电极层220的活性，保证第四电极层220的防扩散作用。其中，所述氮源气体包括N2、N2O和NH3中的一种或多种。
本实施例中，所述第二处理252的工艺为含氮氛围下的退火工艺，所述退火工艺可以为闪光激光退火工艺、毫秒级退火工艺或纳秒级退火工艺。
对所述退火工艺的具体描述，可参考第一处理251（如图4所示）中退火工艺的相应描述，在此不再赘述。
需要说明的是，在所述第二处理252的步骤中，所述退火工艺的工艺温度不宜过低，也不宜过高。如果工艺温度过低，相应会降低反应充分性和反应速率，不仅容易降低所述第四电极层220的形成质量，其还容易导致所述第四电极层220的厚度过小，从而降低其对易扩散金属离子对阻挡效果；如果工艺温度过高，则容易降低反应速率的均一性和稳定性，还容易导致所述第二电极层210的消耗量过大，从而影响整个第一极板的导电性能，此外，还容易对所述基底100内已有掺杂区的掺杂离子分布和其他膜层结构（例如：在高温下会发生结晶的膜层）造成影响。为此，本实施例中，为了在降低工艺风险的同时，保证所述第二处理252的工艺效果，所述退火工艺的工艺温度为700℃至1000℃。
在其他实施例中，所述第二处理的工艺还可以为DPN工艺。
对所述第二处理252的具体描述，可参考前述对第一处理251的相关描述，在此不再赘述。
本实施例中，所述第二电极层210的材料为TiTaN，所述第二反应层310的材料为Si，所述第四电极层220的材料相应为TiSiN。所述第四电极层220和第二电极层210的材料中含有相同的金属元素，有利于提高所述第四电极层220和第二电极层210之间的兼容性。
在另一些实施例中，当所述第二电极层的材料为TaTiN时，所述第四电极层的材料相应为TaSiN。
在其他实施例中，也可以不进行第二反应层的形成步骤以及所述第二处理，例如，当所述第一反应层的材料为Si的情况下。其中，与所形成半导体结构中不含有所述第四电极层的情况相比，当所述半导体结构中含有所述第四电极层时，所述第二电极层的厚度相应更小。
相应的，如图7所示，本实施例中，形成所述电容介质层230的步骤中，所述电容介质层230形成于所述第四电极层220上。
参考图8，在所述电容介质层230上形成第三电极层240。
所述第三电极层240用于作为MIM电容的第二极板。例如：所述第三电极层240为MIM电容中的上极板（top plate）。
为此，所述第三电极层240的材料为金属材料。
具体地，所述第三电极层240的材料为惰性氮化金属。本实施例中，所述第三电极层240的材料为TiN。在其他实施例中，所述第三电极层的材料还可以为TaN。
对所述第三电极层240的具体描述，可参考前述对第一电极层200的相应描述，在此不再赘述。
本实施例中，采用物理气相沉积工艺形成所述第三电极层240。在其他实施例中，也可以采用原子层沉积工艺形成所述第三电极层。
相应的，本发明实施例还提供一种半导体结构。参考图8，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底100；第一电极层200，位于所述基底100上；第二电极层210，位于所述第一电极层200上，所述第二电极层210的表面平坦度高于所述第一电极200层的表面平坦度；电容介质层230，位于所述第二电极层210上；第三电极层240，位于所述电容介质层230上。
所述基底100用于为MIM电容的形成提供工艺平台。
本实施例中，为了便于图示，仅示意出电容区（未标示）的基底100，MIM电容相应位于所述电容区的基底100上。
本实施例中，所述基底100包括衬底110，所述衬底110为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述基底100中还可以形成有其他结构，例如，MOS晶体管、电阻器、电感器、介质层、金属互连结构等。
本实施例中，MIM电容在后段制程中形成，因此，所述基底100还包括位于所述衬底110上的金属层间介质层120，且根据工艺情况，沿所述基底100表面法线方向上，所述金属层间介质层120内形成有一层或多层堆叠的金属层，例如：第一金属层、第二金属层等；当金属层为多层时，相邻两层金属层通过位于两者之间的通孔互连结构实现电连接。
所述第一电极层200用于作为MIM电容的第一极板的一部分。例如：所述第一极板为下极板。
为此，所述第一电极层200的材料为金属材料。
具体地，所述第一电极层200的材料为惰性氮化金属，使所述第一电极层200具有较高的稳定性，以改善金属离子扩散的问题。
本实施例中，所述第一电极层200的材料为TiN。在其他实施例中，所述第一电极层的材料还可以为TaN。
所述第二电极层210也用于作为第一极板的一部分。
本实施例中，所述第二电极层210的表面平坦度高于所述第一电极200层的表面平坦度。
在半导体工艺中，所述第一电极层200通常通过沉积工艺所形成（例如：物理气相沉积工艺），通过沉积工艺所形成的第一电极层200的表面粗糙度通常较高，其表面容易形成有凹坑，本实施例通过在第一电极层200和电容介质层230之间加入表面平坦度更高的第二电极层210，改善了因凹坑所引起的应力问题，且为电容介质层230的形成提供了良好的界面，显著降低因电容介质层230填入凹坑中而发生结晶的概率，从而改善尖端漏电的问题，进而改善包含有电容结构的半导体器件性能。
本实施例中，所述第二电极层210由部分厚度的第一电极层200与第一反应层相互反应所形成，在反应过程中，生成的材料会填充至第一电极层200表面的凹坑中，使得第二电极层210的平坦度较高。因此，所述第二电极层210和第一电极层200的材料含有相同的金属元素。
本实施例中，所述第一电极层200的材料为TiN，所述第二电极层210的材料为相应为TiTaN。在另一些实施例中，所述第二电极层的材料还可以为TiSiN。
在其他实施例中，当第一电极层的材料为TaN时，所述第二电极层的材料可以为TaTiN或TaSiN。
需要说明的是，所述第二电极层210的厚度不宜过小，也不宜过大。如果所述第二电极层210的厚度过小，不仅容易降低其厚度均一性，还容易降低第二电极层210材料在凹坑中的填充效果，从而导致第二电极层210的表面平坦度变差；所述第二电极层210通过部分厚度的第一电极层200与第一反应层相互反应转化所形成，即所述第二电极层210的厚度越大，所述第一电极层200的厚度相应越小，因此，如果所述第二电极层210的厚度过大，相应会导致第一电极层200的厚度过小，从而影响整个第一极板的导电性能。为此，本实施例中，所述第二电极层210的厚度为10Å至110Å
所述电容介质层230用于作为MIM电容中的绝缘层。
本实施例中，所述电容介质层230的材料为高k介质材料；其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。通过选用高k介质材料，有利于提高MIM电容的电容值，相应提高电容密度。
具体地，所述电容介质层230为堆叠形成的高k介质层，即所述电容介质层230为高k复合介质层。高k介质层的形成厚度达到一定数值后，其形成质量容易变差，为此，通过采用高k复合介质层，使所述电容介质层230的厚度满足工艺需求的同时，具有较好的形成质量。
为此，所述高k介质材料可以为HfO2、HfSiO、TiO2、HfZrO、HfSiON、HfTaO、HfTiO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3、BaSrTiO中的任意多种。本实施例中，所述电容介质层230为ZAZ层。
在其他实施例中，根据工艺需求，所述电容介质层的材料也可以为氧化硅、氮氧化硅和氮化硅中的一种或多种。
需要说明的是，所述半导体结构还包括：第四电极层220，位于所述第二电极层210和电容介质层230之间，所述第四电极层220的表面平坦度高于所述第一电极层200的表面平坦度，且所述第四电极层220材料的禁带宽度大于所述第二电极层210材料的禁带宽度。
材料的禁带宽度越大，其活性越弱，通过在第二电极层210和电容介质层230之间设置材料禁带宽度更大的第四电极层220，使所述第四电极层220起到防扩散的作用，从而降低所述第一电极层200和第二电极层210中的易扩散金属离子向所述电容介质层230内扩散的概率。
本实施例中，所述第四电极层220由部分厚度的第二电极层210和第二反应层相互反应所形成，与采用沉积的方式相比，所述第四电极层220表面形成有凹坑的概率较低，以免恶化尖端漏电的问题，进而提高电容结构的性能。因此，所述第四电极层220和第二电极层210的材料含有相同的金属元素。
本实施例中，所述第二电极层210的材料为TiTaN，所述第四电极层220的材料相应为TiSiN。Si的禁带宽度较大，从而能够增大所述第四电极层220的禁带宽度，且Si的工艺兼容性较高。
在其他实施例中，当所述第二电极层的材料为TaTiN时，所述第四电极层的材料相应为TaSiN。
需要说明的是，所述第四电极层220的厚度不宜过小，也不宜过大。如果所述第四电极层220的厚度过小，不仅容易降低其厚度均一性，还容易降低其对易扩散金属离子对阻挡效果；所述第四电极层220通过所述第二电极层210与第二反应层相互反应转化所形成，即所述第四电极层220的厚度越大，所述第二电极层210的厚度相应越小，因此，如果所述第四电极层220的厚度过大，相应会导致第二电极层210的厚度过小，从而影响整个第一极板的导电性能。为此，本实施例中，所述第四电极层220的厚度为10Å至110Å。
还需要说明的是，在其他实施例中，当所述第二电极层的材料为TiSiN或TaSiN时，所述半导体结构中相应不含有所述第四电极层；此外，与不含有所述第四电极层的情况相比，当所述半导体结构含有所述第四电极层时，所述第二电极层的厚度相应更小。
所述第三电极层240用于作为MIM电容的第二极板。例如：所述第三电极层240为MIM电容中的上极板。
为此，所述第三电极层240的材料为金属材料。
具体地，所述第三电极层240的材料为惰性氮化金属。本实施例中，所述第三电极层240的材料为TiN。在其他实施例中，所述第三电极层的材料还可以为TaN。
对所述第三电极层240的具体描述，可参考前述对第一电极层200的相应描述，在此不再赘述。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成第一电极层；
在所述第一电极层上形成第一反应层；
对所述第一反应层和第一电极层进行第一处理，使所述第一反应层和部分厚度第一电极层的材料之间相互反应，将所述第一反应层和部分厚度的第一电极层转化为形成于剩余所述第一电极层上的第二电极层，所述第二电极层的表面平坦度高于所述第一电极层的表面平坦度；
在所述第二电极层上形成电容介质层；
在所述电容介质层上形成第三电极层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二电极层后，在所述第二电极层上形成电容介质层之前，还包括：在所述第二电极层上形成第二反应层；
对所述第二反应层和第二电极层进行第二处理，使所述第二反应层和部分厚度第二电极层的材料之间相互反应，将所述第二反应层和部分厚度的第二电极层转化为形成于剩余所述第二电极层上的第四电极层，所述第四电极层材料的禁带宽度大于所述第二电极层材料的禁带宽度。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一处理所采用的反应气体包括氮源气体。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二处理所采用的反应气体包括氮源气体。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一处理的工艺为含氮氛围下的退火工艺或去耦等离子体氮化工艺。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二处理的工艺为含氮氛围下的退火工艺或去耦等离子体氮化工艺。
7.如权利要求3或4所述的半导体结构的形成方法，其特征在于，所述氮源气体包括N2、N2O和NH3中的一种或多种。
8.如权利要求5或6所述的半导体结构的形成方法，其特征在于，所述退火工艺为闪光激光退火工艺、毫秒级退火工艺或纳秒级退火工艺。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述退火工艺的工艺温度为700℃至1000℃。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一电极层上形成第一反应层的步骤中，所述第一反应层的厚度为
Figure FDA0004172443230000021
至/>
Figure FDA0004172443230000022
11.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述第二电极层上形成第二反应层的步骤中，所述第二反应层的厚度为
Figure FDA0004172443230000023
至/>
Figure FDA0004172443230000024
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一电极层的材料为TiN，所述第一反应层的材料为Ta或Si；
或者，
所述第一电极层的材料为TaN，所述第一反应层的材料为Ti或Si。
13.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一反应层的材料为Ta或Ti，所述第二反应层的材料为Si。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一反应层的工艺为原子层沉积工艺。
15.一种半导体结构，其特征在于，包括：
基底；
第一电极层，位于所述基底上；
第二电极层，位于所述第一电极层上，所述第二电极层通过消耗部分厚度第一电极层的材料反应获得，所述第二电极层的表面平坦度高于所述第一电极层的表面平坦度；
电容介质层，位于所述第二电极层上；
第三电极层，位于所述电容介质层上。
16.如权利要求15所述的半导体结构，其特征在于，所述半导体结构还包括：第四电极层，位于所述第二电极层和电容介质层之间，所述第四电极层的表面平坦度高于所述第一电极层的表面平坦度，且所述第四电极层材料的禁带宽度大于所述第二电极层材料的禁带宽度。
17.如权利要求15所述的半导体结构，其特征在于，所述第一电极层的材料为TiN，所述第二电极层的材料为TiTaN或TiSiN；
或者，
所述第一电极层的材料为TaN，所述第二电极层的材料为TaTiN或TaSiN。
18.如权利要求16所述的半导体结构，其特征在于，所述第二电极层的材料为TaTiN，所述第四电极层的材料为TaSiN；
或者，
所述第二电极层的材料为TiTaN，所述第四电极层的材料为TiSiN。
19.如权利要求15所述的半导体结构，其特征在于，所述第二电极层的厚度为
Figure FDA0004172443230000031
至
Figure FDA0004172443230000032
20.如权利要求16所述的半导体结构，其特征在于，所述第四电极层的厚度为
Figure FDA0004172443230000033
至
Figure FDA0004172443230000034
CN201910045628.6A 2019-01-17 2019-01-17 半导体结构及其形成方法 Active CN111446364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910045628.6A CN111446364B (zh) 2019-01-17 2019-01-17 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910045628.6A CN111446364B (zh) 2019-01-17 2019-01-17 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111446364A CN111446364A (zh) 2020-07-24
CN111446364B true CN111446364B (zh) 2023-06-16

Family

ID=71648836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910045628.6A Active CN111446364B (zh) 2019-01-17 2019-01-17 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111446364B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW400601B (en) * 1997-01-31 2000-08-01 Texas Instruments Inc Method of forming integrated circuit capacitor, semiconductor structure and memory device and method for manufacturing capacitor structure of integrated semiconductor memory device as well as integrated circuit capacitor
JP2007305654A (ja) * 2006-05-09 2007-11-22 Nec Corp 半導体装置及びその製造方法
KR100780953B1 (ko) * 2006-07-18 2007-12-03 삼성전자주식회사 하부 전극의 제조방법 및 이를 포함하는 캐패시터의제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW400601B (en) * 1997-01-31 2000-08-01 Texas Instruments Inc Method of forming integrated circuit capacitor, semiconductor structure and memory device and method for manufacturing capacitor structure of integrated semiconductor memory device as well as integrated circuit capacitor
JP2007305654A (ja) * 2006-05-09 2007-11-22 Nec Corp 半導体装置及びその製造方法
KR100780953B1 (ko) * 2006-07-18 2007-12-03 삼성전자주식회사 하부 전극의 제조방법 및 이를 포함하는 캐패시터의제조방법

Also Published As

Publication number Publication date
CN111446364A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
CN102222610B (zh) 半导体装置的制造方法
US9768069B2 (en) Method of manufacturing semiconductor device
US6436787B1 (en) Method of forming crown-type MIM capacitor integrated with the CU damascene process
KR101986144B1 (ko) 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
US20220367607A1 (en) Diffusion barrier layer in top electrode to increase break down voltage
US8536627B2 (en) Carbon implant for workfunction adjustment in replacement gate transistor
KR20000026155A (ko) 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법
US20080296704A1 (en) Semiconductor device and manufacturing method thereof
JP2004253767A (ja) デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法
KR100604845B1 (ko) 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
US9735174B2 (en) FDSOI—capacitor
US20050124113A1 (en) Method for fabricating semiconductor device
US20050023640A1 (en) Metal-insulator-metal capacitors including transition metal silicide films on doped polysilicon contact plugs and methods of forming the same
US8710626B2 (en) Semiconductor device having trapezoidal shaped trenches
JP2001257327A (ja) 半導体装置およびその製造方法
JP2004119832A (ja) 半導体装置
US6479364B2 (en) Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer
CN111446364B (zh) 半导体结构及其形成方法
DE102015213530B4 (de) Verfahren zur Herstellung eines eingebetteten Kondensators
US20070236863A1 (en) Capacitors and methods of fabricating the same
KR100672935B1 (ko) 금속-절연막-금속 커패시터 및 그 제조방법
US20020163050A1 (en) Electronic circuit structure with improved dielectric properties
US20210305357A1 (en) Capacitor structure and method of making the same
KR100734289B1 (ko) 내부 표면상에 보호막을 갖는 스토리지 노드 전극을구비하는 반도체 소자 및 그 제조 방법
US10546915B2 (en) Buried MIM capacitor structure with landing pads

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant