CN111446260B - 阵列基板及其制备方法、显示装置 - Google Patents

Abstract

本发明公开了阵列基板及其制备方法、显示装置。该阵列基板包括：基板；薄膜晶体管；第一电极和第二电极，所述第一电极位于所述基板和所述薄膜晶体管之间，所述第二电极位于所述薄膜晶体管远离所述基板的一侧；薄膜晶体管远离基板的一侧具有平坦化层，平坦化层远离数据线的一侧具有数据线屏蔽层，平坦化层在与透光区相对应处具有开口，非透光区内具有第一连接过孔，第一连接过孔至少贯穿平坦化层并延伸至导电凸出部处，导电凸出部通过第一连接过孔处的连接电极，将第一电极与薄膜晶体管的源漏极相连。该阵列基板具有可窄化黑矩阵面积、数据线负载较小，可应用于大尺寸显示装置、制备过程所需要的掩膜版数量较少等优点。

Description

阵列基板及其制备方法、显示装置

技术领域

本发明涉及显示领域，具体地，涉及阵列基板及其制备方法、显示装置。

背景技术

相对于平面方向转换技术（In plane switching, IPS）的显示装置，高级超维场转换技术（Advanced Super Dimension Switch，ADS）具有像素结构开口率高、透光效率高、宽视角、超高清晰度等优点。基于ADS显示技术的显示基板中的公共电极和像素电极之间间隔有绝缘介质，以形成控制液晶分子偏转的电场。为了进一步提高基于ADS显示技术的显示面板的开口率，降低非透光区面积，需要减少黑矩阵（BM）面积。黑矩阵面积的降低可能会导致液晶分子在数据线处被公共信号影响而发生不受控偏转从而导致漏光。虽然该问题可通过在数据线处采用金属屏蔽结构（Shielding）对数据线信号进行屏蔽的方式得到一定程度的缓解，但该方式难以应用于大尺寸的显示产品中。

因此，目前的阵列基板及其制备方法、显示装置，特别是基于ADS显示技术的阵列基板仍有待改进。

发明内容

本发明是基于发明人对于以下事实和问题的发现和认识做出的：

如前所述，利用金属屏蔽结构屏蔽数据线信号而防止漏光的方案难以应用于大尺寸的显示产品中。发明人发现，这主要是由于在大尺寸显示产品中，金属屏蔽结构和数据线之间会形成较大的电容，导致数据线负载过大，进而导致数据线充电困难。虽然屏蔽结构和数据线之间电容过大的问题可以通过采用较厚的平坦化层得到一定程度的缓解，但平坦化层增厚之后会影响透光区的透过率，因此需要在透光区刻蚀平坦化层形成开口。而这一操作将增加制备阵列基板的工艺中刻蚀掩膜版的使用次数，从而增大生产成本并延长生产制程。因此，如果能够提出一种新的阵列基板结构可在不显著增加掩膜版使用次数的同时解决窄化黑矩阵之后带来的数据线处漏光，和大尺寸显示产品中金属屏蔽结构带来的数据线负载过大的问题，则将进一步提高基于ADS显示技术的显示基板的性能。

本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。

有鉴于此，在本发明的一个方面，本发明提出了一种阵列基板。该阵列基板包括：基板，所述基板上具有多个数据线，多个所述数据线之间分布有多个子像素区；薄膜晶体管，所述薄膜晶体管位于所述子像素区的非透光区内；第一电极和第二电极，所述第一电极位于所述基板和所述薄膜晶体管之间，所述第二电极位于所述薄膜晶体管远离所述基板的一侧； 所述薄膜晶体管远离所述基板的一侧具有平坦化层，所述平坦化层远离所述数据线的一侧具有数据线屏蔽层，所述平坦化层在与所述子像素区的透光区相对应处具有开口，所述非透光区内具有第一连接过孔，所述第一连接过孔至少贯穿所述平坦化层并延伸至导电凸出部处，所述导电凸出部与所述第一电极相连，且所述导电凸出部通过所述第一连接过孔处的连接电极，将所述第一电极与所述薄膜晶体管的源漏极相连。该阵列基板具有可窄化黑矩阵面积、数据线负载较小，可应用于大尺寸显示装置、制备过程所需要的掩膜版数量较少等优点。

根据本发明的实施例，所述导电凸出部和所述薄膜晶体管的栅极同层设置且材料相同。由此，一方面可节省工艺步骤，另一方面可进一步提高开口处的透光率。

根据本发明的实施例，所述平坦化层远离所述基板一侧的表面与所述数据线之间在垂直于所述基板的方向上的距离不小于1微米。由此，有利于进一步降低数据线屏蔽层和数据线之间的电容。

根据本发明的实施例，所述数据线屏蔽层和所述第二电极的材料相同且同层设置。由此，可简便地形成数据线屏蔽层。

根据本发明的实施例，所述第一电极自所述透光区延伸至所述非透光区，所述第一连接过孔在所述基板上的正投影位于所述第一电极在所述基板上的正投影所在区域内，所述导电凸出部位于所述第一电极远离所述基板的一侧。该结构可防止利用同一次构图工艺形成开口和薄膜晶体管的源漏极过孔时开口处发生过刻而导致的第一电极以及第二电极发生短路。

根据本发明的实施例，所述开口处的所述第二电极和所述第一电极之间至少间隔有所述栅绝缘层。由此，可在防止开口处第二电极和第一电极之间发生短路的前提下进一步简化制备工艺。

根据本发明的实施例，所述薄膜晶体管包括：栅极，所述栅极位于所述第一电极远离所述基板的一侧；栅绝缘层，所述栅绝缘层位于所述栅极远离所述基板的一侧；有源层，所述有源层位于所述栅绝缘层远离所述栅极的一侧；源漏极，所述源漏极位于所述有源层远离所述有源层的一侧；钝化层，所述钝化层位于所述源漏极远离所述有源层的一侧，所述平坦化层位于所述钝化层远离所述源漏极的一侧。由此，有利于进一步提高该阵列基板的性能。

根据本发明的实施例，形成所述平坦化层的材料包括硅-玻璃键合结构。由此，可简便地提供厚度较厚的平坦化层，进而有利于降低数据线屏蔽层和数据线之间的电容。

在本发明的另一方面，本发明提出了一种制备前面所述的阵列基板的方法。该方法包括：提供基板，所述基板上具有多个数据线，多个所述数据线之间分布有多个子像素区；形成薄膜晶体管，所述薄膜晶体管位于所述子像素区的非透光区内；形成第一电极和第二电极，所述第一电极位于所述基板和所述薄膜晶体管之间，所述第二电极位于所述薄膜晶体管远离所述基板的一侧； 在所述薄膜晶体管远离所述基板的一侧形成平坦化层，在所述平坦化层远离所述数据线的一侧形成数据线屏蔽层，在所述平坦化层在与所述子像素区的透光区相对应处形成开口，在所述非透光区内形成第一连接过孔，所述第一连接过孔至少贯穿所述平坦化层并延伸至导电凸出部处，所述导电凸出部与所述第一电极相连，且所述导电凸出部通过所述第一连接过孔处的连接电极，将所述第一电极与所述薄膜晶体管的源漏极相连。由此，可简便地形成前面所述的阵列基板。

根据本发明的实施例，所述形成薄膜晶体管、所述第一电极以及所述导电凸出部的步骤包括：在所述基板上依次形成透明导电材料以及栅极金属，并利用同一次构图工艺形成所述第一电极、所述薄膜晶体管的栅极以及所述导电凸出部。由此，可在形成栅极的同时形成第一电极和导电凸出部。

根据本发明的实施例，形成所述薄膜晶体管之后进一步包括：在所述薄膜晶体管远离所述基板的一侧依次形成钝化层以及平坦化层，并利用同一次构图工艺形成第二连接过孔、所述平坦化层的所述开口以及所述第一连接过孔，其中所述第一连接过孔贯穿所述钝化层、所述平坦化层和所述栅绝缘层并暴露所述导电凸出部，所述第二连接过孔贯穿所述钝化层和平坦化层并暴露所述薄膜晶体管的源漏极，所述开口至少贯穿部分所述平坦化层。由此，可利用一次构图工艺同时形成开口、第二连接过孔（源漏极过孔）以及第一连接过孔。

根据本发明的实施例，形成所述第二连接过孔、所述开口以及所述第一连接过孔时，控制所述平坦化层的刻蚀速率为所述钝化层和/或栅绝缘层的刻蚀速率的1~2倍。由此，可简便地同步形成开口、第二连接过孔以及第一连接过孔。

根据本发明的实施例，形成所述数据线屏蔽层、所述连接电极以及所述第二电极的步骤包括：在所述平坦化层远离所述基板的一侧形成透明导电材料层，并采用同一次构图工艺形成所述数据线屏蔽层、所述连接电极以及所述第二电极。由此，可进一步简化该方法的操作。

在本发明的另一方面，本发明提出了一种显示装置。该显示装置包括前面所述的阵列基板；以及彩膜基板，所述彩膜基板和所述阵列基板队对盒设置，所述彩膜基板和所述阵列基板之间密封有液晶分子。由此，该显示装置具有前面描述的阵列基板所具有的全部特征以及优点，在此不再赘述。总的来说，该显示装置具有成本低廉、可窄化BM、可用于大尺寸显示等优点的至少之一。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1显示了根据本发明一个实施例的阵列基板的结构示意图；

图2显示了根据本发明一个实施例的阵列基板的部分结构示意图；

图3显示了根据本发明一个实施例的制备阵列基板的方法的流程示意图；

图4显示了根据本发明一个实施例的制备阵列基板的部分方法的流程示意图；

图5显示了根据本发明一个实施例的制备阵列基板的方法的流程示意图；

图6显示了根据本发明一个实施例的阵列基板的部分结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的一个方面，本发明提出了一种阵列基板。参考图1（沿图2中A-A’方向的截面结构示意图）以及图2，该阵列基板包括：基板100，基板100上具有多个数据线500，多个数据线之间分布有多个子像素区。例如，参考图2，该阵列基板上可具有多个沿第一方向延伸的数据线500，以及沿第二方向延伸的多个栅线700。栅线700和数据线500相互交错限定出多个子像素区。薄膜晶体管位于子像素区的非透光区820（如图2所示出的820A以及820B）内。第一电极300位于100基板和薄膜晶体管之间，第二电极400位于薄膜晶体管远离基板100的一侧。参考图1，薄膜晶体管远离基板100的一侧具有平坦化层600，平坦化层600远离数据线500的一侧具有数据线屏蔽层510，平坦化层在与子像素区的透光区（如图2中所示出的810A以及810B）相对应处具有开口30，非透光区内具有第一连接过孔10。第一连接过孔10至少贯穿平坦化层并延伸至导电凸出部21处。导电凸出部21与第一电极300相连，且导电凸出部21通过第一连接过孔10处的连接电极520，将第一电极300与薄膜晶体管的源漏极（如图中所示出的漏极240）相连该阵列基板具有可窄化黑矩阵面积、数据线负载较小，可应用于大尺寸显示装置、制备过程所需要的掩膜版数量较少等优点。

第一电极300和第二电极400中的一个可以为像素电极，另一个为公共电极。由此可基于ADS显示技术控制液晶分子进行偏转。例如，根据本发明的具体实施例，第一电极300可以为像素电极，第二电极400可以为公共电极。

为了方便理解，下面首先对该阵列基板可实现上述有益效果的原理进行简单说明：

如前所述，为了实现窄化BM结构并避免由于BM窄化而导致的数据线处漏光，需要在数据线处形成屏蔽结构，例如本申请上述的数据线屏蔽层510，由此可屏蔽数据线500的信号，防止该位置处的液晶分子发生不受控的偏转，从而可以将黑矩阵等遮光结构的面积窄化，仅覆盖图1中所示出的薄膜晶体管的位置。为了防止在包括大尺寸显示等方案中数据线和数据线屏蔽层之间形成的电容过大，通常会采用厚度较厚的平坦化层。进一步地，为了防止厚度较厚的平坦化层影响透光区的透过率，需要令平坦化层等绝缘物质在透光区形成开口。上述绝缘物质通常为包括平坦化层和薄膜晶体管中的钝化层等绝缘物质在内的绝缘材料。该部分的绝缘材料也包括用于间隔第一电极和第二电极之间的绝缘物质。然而开口处需要具有第一电极和第二电极以形成驱动液晶分子的电场，因此该开口处的绝缘物质如发生过刻则将导致开口处绝缘层剩余过少，在后续形成第二电极之后导致透光区第一电极以及第二电极发生短路。由此，当不设置导电凸出部21时，用于连接第一电极300和连接电极520的第一连接过孔10、用于连接源漏极和连接电极520的第二连接过孔20（即源漏极过孔）和开口的深度均不相同，因此需要采用不同的构图工艺分别形成平坦化层的开口和源漏极过孔等结构，从而导致制备工艺中所采用的掩膜版数量增加。

根据本发明实施例的阵列基板由于具有导电凸出部21形成凸起，因此导电凸出部21位置处的钝化层260和平坦化层接触的表面（靠近基板一侧的表面）的水平位置是要高于开口30处（透光区）的栅绝缘层和平坦化层的下表面的。因此可利用同一次构图工艺形成开口30、第二连接过孔20以及第一连接过孔10：形成开口30、第二连接过孔20以及第一连接过孔10时，构图工艺的刻蚀方向自平坦化层一侧向薄膜晶体管的栅绝缘层一侧进行，因此在开口处的刻蚀深度贯穿栅绝缘层之前，第一连接过孔位置处会首先暴露导电凸出部。因此可在导电凸出部暴露后停止进行刻蚀，从而可防止开口处绝缘材料去除过多而导致的短路问题。

需要特别说明的是，根据本发明实施例的阵列基板不仅限于应用于大尺寸显示装置中。虽然中小尺寸的显示装置中数据线负载的问题可能不如大尺寸显示装置显著，但具有上述结构的阵列基板仍旧可防止透光区处由于绝缘结构过刻而导致的短路问题。因此该阵列基板可在降低透光区绝缘结构的同时，节省制备工艺中涉及的掩膜版数量，从而有利于提高基板的透过率，并降低生产成本。

根据本发明的实施例，形成平坦化层600的材料可以包括硅-玻璃键合结构（sillicon on glass，SOG）。由此，可简便地提供厚度较厚的平坦化层，进而有利于降低数据线屏蔽层和数据线之间的电容。平坦化层600远离基板100一侧的表面与数据线之间的距离可不小于1微米。也即是说，可令数据线屏蔽层和数据线之间绝缘物质的厚度不小于1微米。由于此处的平坦化层600厚度较大而钝化层260厚度较薄，因此此处绝缘物质的厚度主要由平坦化层的沉积厚度（参考图6中所示出的D1）提供。由此，当该阵列基板应用于大尺寸显示装置（包括但不限于PAD显示屏、电脑显示器以及电视等）时，利用该平坦化层降低数据线和数据线屏蔽层之间的电容。硅-玻璃键合结构是通过机械或化学方法将硅（单晶、多晶、多孔）与玻璃进行粘合后形成的材料。形成平坦化层的SOG材料的具体组成不受特别限制，本领域技术人员可根据阵列基板的具体情况进行选择。例如，SOG材料可通过调整硅和粘合剂（resin）之间的比例以及粘合剂的种类，使得介电常数Ɛ为2.0~3.5之间。由此，可在厚度不过于厚的前提下有效地降低数据线和数据线屏蔽层之间的电容。

根据本发明的实施例，该阵列基板可以是基于ADS显示技术进行显示的。也即是说，该阵列基板上可具有第二电极400和第一电极300，且第二电极400和第一电极300非同层设置的。具体地，可将第一电极设置在基板100上，随后进行薄膜晶体管的设置，利用薄膜晶体管中的各类绝缘层（例如钝化层260）和上述的平坦化层600，将第二电极400以及第一电极300间隔开。薄膜晶体管的具体结构不受特别限制，本领域技术人员可根据实际情况进行选择。例如该薄膜晶体管可以为底栅型的薄膜晶体管。具体地，参考图1，栅极210可以位于薄膜晶体管中靠近基板100的一侧，栅绝缘层220位于栅极210远离基板100的一侧。有源层230位于栅绝缘层220远离栅极210的一侧，源漏极240和250（即源极和漏极）位于有源层230远离栅极的一侧。该阵列基板还可以具有诸如钝化层260等结构，例如钝化层260可位于源漏极远离有源层的一侧。前述的平坦化层600可位于钝化层260远离源漏极的一侧。根据本发明的实施例，导电凸出部21可以是和薄膜晶体管的栅极210同层设置且由相同材料形成的。由此，一方面可以简化形成导电凸出部21的工艺，另一方面有利于最大程度的提高开口处的透过率：如前所述，导电凸出部21的目的是为了防止同步形成第一连接过孔和开口30时，开口30处的第一电极和第二电极发生短路。但开口30处于该阵列基板的透光区，因此在不发生短路的前提下，开口30的深度越深越好：深度越深则开口30处被去除的绝缘材料越多，则透过率也就越高。将导电凸出部21设置为和栅极210同层，则可以在不额外增加导电材料沉积工艺的前提下将开口30处剩余的绝缘材料（栅绝缘层）最薄化。为了进一步简化生产工艺，栅极210、导电凸出部21和第一电极300可以是通过同一次构图工艺而形成的。因此，在栅极210下方可残留有部分第一电极材料310。类似地，数据线500和源漏极也可以是由同一次构图工艺形成的，即数据线500可和源漏极同层同材料设置。本领域技术人员熟悉的是，为了更好地对子像素区的液晶分子进行控制，每个子像素区均可具有一个薄膜晶体管，还可具有包括但不限于电容等电学元件。电容可以是在形成薄膜晶体管的金属电极时，利用图案化处理而预留在特定区域金属块（图中未示出）。该金属块和栅绝缘层、钝化层等绝缘结构即可构成电容。

根据本发明的实施例，为了更好地地数据线进行屏蔽，可在形成第二连接过孔等结构时对数据线上方（远离基板100一侧）的平坦化层600和钝化层260进行刻蚀，以形成覆盖数据线500的岛状结构。数据线屏蔽层覆盖该岛状结构的外表面，进而可形成类似于屏蔽罩的结构。数据线屏蔽层510可以是由构成第二电极400的材料形成的。由此，可简便地形成数据线屏蔽层。为了进一步简化该阵列基板的制备工艺，连接电极520也可以是由形成第二电极400的材料形成的。连接电极520延伸至第一连接过孔10内，并通过第二连接过孔20，将导电凸出部21底部的第一电极300和薄膜晶体管的源漏极连接。由此，可利用同一次构图工艺同步形成数据线屏蔽层、连接电极以及第二电极。

如前所述，由于平坦化层600的厚度较大，需要在透光区处形成开口30，因此需要对平坦化层600进行刻蚀。当平坦化层600刻蚀深度不足时，残留的平坦化层600较厚无法起到提升透光区透过率的作用。而刻蚀深度过深则容易导致栅绝缘层220的过度刻蚀。本领域技术人员能够理解的是，第一电极400和第二电极300均可自透光区延伸至非透光区。透光区中的开口30处绝缘结构的过刻将导致第一电极400和第二电极300的短路。因此，不设置导电凸出部21时开口30无法和第二连接过孔（参考图5中的（e）所示出的20）采用同一次构图工艺形成：第二连接过孔的下方具有源漏极，因此过孔的深度较小。以第二连接过孔为依据形成开口30将导致开口30处残留的绝缘物质较多，无法起到显著提升开口处透过率的作用。

根据本发明实施例的阵列基板具有和栅极同层设置的导电凸出部21。也即是说，栅极和导电凸出部21可以是基于同一层材料并通过同一次构图工艺而形成的。如前所述，导电凸出部21、栅极210是同层设置的，均位于第一电极300远离基板100的一侧。因此导电凸出部的顶部高度将高于第一电极300的顶部。以导电凸出部21为形成开口30的刻蚀深度的标准，可以保证在第一电极300远离基板的一侧至少可残留有与导电凸出部21等厚的绝缘层，从而可以防止由于开口30处发生过刻而导致的短路。具体地，导电凸出部21可位于第一电极300延伸至非透光区中的端部位置处，第一连接过孔在基板上的正投影位于第一电极在基板上的正投影所在区域内。由此，开口、第一连接过孔以及用于连接第二电极和连接电极520的第二连接过孔可以是通过同一次构图工艺而形成的。开口处的第二电极和第一电极之间至少间隔有栅绝缘层。由此，可在防止开口处第二电极和第一电极之间发生短路的前提下进一步简化制备工艺。

在本发明的另一方面，本发明提出了一种制备前面的阵列基板的方法。该方法可包括提供基板、形成薄膜晶体管、形成第一电极和第二电极的步骤，并在形成薄膜晶体管、形成第一电极和第二电极的过程中，形成前述的导电凸出部、平坦化层的开口以及数据线屏蔽层、连接电极等结构。参考图3，该方法可包括以下步骤：

S100：在所述基板上形成第一电极

根据本发明的实施例，在该步骤中首先在基板上形成第一电极。具体地，参考图4中的（a），在该步骤中可以在基板上依次形成透明导电材料以及栅极金属，并利用同一次构图工艺形成第一电极300、薄膜晶体管的栅极210以及导电凸出部21。由此，可在形成栅极的同时形成第一电极和导电凸出部。关于导电凸出部21的具体位置以及所发挥的作用，前面已经进行了详细的描述，在此不再赘述。

S200：在非透光区内形成薄膜晶体管

根据本发明的实施例，在该步骤中在子像素区中对应于非透光区的位置处形成薄膜晶体管。具体地，参考图4中的（b）-（c）以及图5中的（d），可在栅极210远离基板的一侧形成栅绝缘层220，并形成有源层230。随后设置源漏金属，并通过一次构图工艺，利用源漏金属形成源漏极（如图中所示出的240和250）和数据线500。形成薄膜晶体管的源漏极之后进一步包括在源漏极远离基板的一侧形成钝化层260的步骤。此处需要特别说明的是，图中所示处的薄膜晶体管的结构仅为了方便描述，而不能够理解为对薄膜晶体管的具体结构的限制。例如，薄膜晶体管还可以具有包括但不限于介质层、层间介电层等结构以提高薄膜晶体管的性能。对于低温多晶硅薄膜晶体管而言，还可在与有源层相对应处设置金属形成挡光结构。此外，栅极210也可以是由多层结构构成的，例如可以为多晶硅栅。此外，如前所述，形成薄膜晶体管的同时还可以利用电极金属材料形成包括但不限于电容等元件，在此不再一一赘述。

S300：形成平坦化层

根据本发明的实施例，在该步骤中形成平坦化层。具体地，参考图5中的（d），可在钝化层远离基板的一侧形成厚度较厚的平坦化层。具体地，平坦化层可以是利用SOG材料形成的。平坦化层在数据线500处的厚度可以为不小于1微米。由此，可防止后续步骤中形成的数据线屏蔽层和数据线500之间的电容过大，从而可防止数据线负载过大的问题。

根据本发明的实施例，参考图5中的（e），形成平坦化层600之后可利用同一次构图工艺形成第二连接过孔20、平坦化层的开口30以及导电凸出部21处的第一连接过孔10，其中第一连接过孔10贯穿钝化层和平坦化层并暴露导电凸出部。由此，可利用一次构图工艺同时形成开口、第二连接过孔以及第一连接过孔。具体地，进行上述构图工艺时，平坦化层600、钝化层260以及与第一连接过孔10对应处的部分栅绝缘层220被刻蚀去除。第二连接过孔20的底部为源漏金属，因此第二连接过孔20的深度较小。第一连接过孔10的深度深于第二连接过孔，但由于第一连接过孔10底部为与栅极同层设置的导电凸出部21，因此当即便开口30处的深度与第一连接过孔10的刻蚀深度相同，也将保障第一电极300上方至少残留有厚度不低于导电凸出部21厚度的栅绝缘层220。由此，可防止开口30处的第一电极300与后续步骤中形成的第二电极之间发生短路。

根据本发明的实施例，平坦化层、导电凸出部以及栅绝缘层等结构的具体厚度不受特别限制，本领域技术人员可根据阵列基板的具体性能需求进行设计。例如，参考图6，平坦化层的最大厚度，即位于显示开口区域130处平坦化层的沉积厚度（如图6中所示出的D3）可以为2微米左右，数据线的厚度可以为0.5-1微米，例如可以和栅极、导电凸出部的厚度相似。栅绝缘层的厚度可以为0.2-0.5微米，例如可为0.4微米。数据线区域110以及薄膜晶体管区域120处平坦化层的沉积厚度（如图中所示出的D1和D2）可均略大于1微米。而由于薄膜晶体管区域120处具有导电凸出部21，因此显示开口区域130处的平坦化层的沉积厚度D3要厚于薄膜晶体管区域120处平坦化层的沉积厚度D2。

如前所述，第二连接过孔、开口以及第一连接过孔是同步形成的，但上述三个过孔的刻蚀深度并不完全一致。为了令三者的刻蚀进程基本一致，可在形成第二连接过孔、开口以及第一连接过孔时控制平坦化层的刻蚀速率为钝化层和/或栅绝缘层的刻蚀速率的1~2倍。由此，可简便地同步形成开口、第二连接过孔以及第一连接过孔。具体地，导电凸出部的厚度可与栅极的厚度类似，例如可以为0.8微米左右，栅绝缘层略薄于导电凸出部21，例如可为0.4微米左右。薄膜晶体管区域120平坦化层的厚度，即导电凸出部21处的平坦化层厚度（如图6中所示出的D2）可以与D1类似，例如可为1.2微米左右。此时，在导电凸出部21上方需要刻蚀去除的绝缘物质的总厚度，即第一连接过孔10的深度约为薄膜晶体管区域平坦化层的厚度D2、钝化层和栅绝缘层厚度之和，即1.2微米（平坦化层的厚度）、0.4微米（栅绝缘层的厚度）和0.4微米（钝化层的厚度）之和，约2微米左右。导电凸出部处由于导电凸出部的凸起，因此此处平坦化层的厚度与开口处的平坦化层相比较薄，开口处平坦化层的厚度较导电凸出部处平坦化层的厚度较大，例如可为2微米左右（1.2微米的厚度加上0.8微米的导电凸出部）。也即是说，第一连接过孔和开口处栅绝缘层以及钝化层的厚度之和（0.8微米），大约与导电凸出部处需要去除的平坦化层厚度（D2）相当（1.2微米），开口处需要去除的平坦化层的厚度，即图中所示出的D3为平坦化层的最大沉积厚度，大约为2微米，为导电凸出部处需要去除的平坦化层厚度的2倍。因此，令平坦化层的刻蚀速率（etching rate）为钝化层和/或栅绝缘层的刻蚀速率的1~2倍，可在较快的速度下对平坦化层进行刻蚀。当薄膜晶体管区域120处的平坦化层（D2，约1.2微米）全部被去除时，显示开口区域130的平坦化层约有一半被刻蚀（D3总厚度约2微米，剩余0.8微米）。此时薄膜晶体管区域120剩余的绝缘材料为钝化层和栅绝缘层，钝化层和栅绝缘层的厚度（0.8微米）约和显示开口区域130剩余的平坦化层厚度一致。此时薄膜晶体管区域120处的刻蚀速率降低，而显示开口区域130进行剩余平坦化层的刻蚀，刻蚀速度要大于栅绝缘层以及钝化层的刻蚀速度，从而有利于在相对一致的时间内实现第一连接过孔和开口处的刻蚀。

关于调节刻蚀速率的具体方式不受特别限制，可通过包括但不限于选择刻蚀剂的种类、控制刻蚀剂的供给量等方式实现，本领域技术人员可选择熟悉的方式实现对刻蚀速率的控制。总的来说，在该步骤中可以令平坦化层的刻蚀速率快于栅绝缘层的刻蚀速率，并令平坦化层的刻蚀速率快于钝化层的刻蚀速率。

S400：在所述基板上形成第二电极

根据本发明的实施例，在该步骤中在平坦化层远离数据线的一侧形成数据线屏蔽层。具体地，参考图5中的（f），在该步骤中可形成透明导电材料层，并通过构图工艺同步形成数据线屏蔽层和第二电极。由此，可简便地获得前述的阵列基板。需要特别说明的是，在第一连接过孔的底部为导电凸出部，导电凸出部的下方为第一电极。为了进一步简化生产工艺，在该步骤中还可以同步形成连接电极520。也即是说，连接电极520、数据线屏蔽层510和第二电极400可以是同种材料形成的，且通过同一次构图工艺形成。

在本发明的另一方面，本发明提出了一种显示装置。该显示装置包括前面的阵列基板；以及彩膜基板，所述彩膜基板和所述阵列基板队对盒设置，所述彩膜基板和所述阵列基板之间密封有液晶分子。由此，该显示装置具有前面描述的阵列基板所具有的全部特征以及优点，在此不再赘述。总的来说，该显示装置具有成本低廉、可窄化BM、可用于大尺寸显示等优点的至少之一。

在本发明的描述中，术语 “上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (14)

1.一种阵列基板，其特征在于，包括：

基板，所述基板上具有多个数据线，多个所述数据线之间分布有多个子像素区；

薄膜晶体管，所述薄膜晶体管位于所述子像素区的非透光区内；

第一电极和第二电极，所述第一电极位于所述基板和所述薄膜晶体管之间，所述第二电极位于所述薄膜晶体管远离所述基板的一侧；

所述薄膜晶体管远离所述基板的一侧具有钝化层以及平坦化层，所述平坦化层远离所述数据线的一侧具有数据线屏蔽层，所述平坦化层在与所述子像素区的透光区相对应处具有开口，

所述非透光区内具有第一连接过孔和第二连接过孔，所述第一连接过孔至少贯穿所述平坦化层并延伸至导电凸出部远离所述基板的表面，所述第二连接过孔贯穿所述钝化层和平坦化层并暴露所述薄膜晶体管的漏极，所述导电凸出部与所述第一电极相连，连接电极延伸至第一连接过孔内，并通过第二连接过孔，将导电凸出部底部的第一电极和薄膜晶体管的漏极连接，所述第一连接过孔与所述第二连接过孔的厚度不同。

2.根据权利要求1所述的阵列基板，其特征在于，所述导电凸出部和所述薄膜晶体管的栅极同层设置且材料相同。

3.根据权利要求1所述的阵列基板，其特征在于，所述平坦化层远离所述基板一侧的表面与所述数据线之间在垂直于所述基板的方向上的距离不小于1微米。

4.根据权利要求1所述的阵列基板，其特征在于，所述数据线屏蔽层和所述第二电极的材料相同且同层设置。

5.根据权利要求1所述的阵列基板，其特征在于，所述第一电极自所述透光区延伸至所述非透光区，所述第一连接过孔在所述基板上的正投影位于所述第一电极在所述基板上的正投影所在区域内，所述导电凸出部位于所述第一电极远离所述基板的一侧。

6.根据权利要求1所述的阵列基板，其特征在于，所述开口处的所述第二电极和所述第一电极之间至少间隔有栅绝缘层。

7.根据权利要求1-6任一项所述的阵列基板，其特征在于，所述薄膜晶体管包括：栅极，所述栅极位于所述第一电极远离所述基板的一侧；栅绝缘层，所述栅绝缘层位于所述栅极远离所述基板的一侧；有源层，所述有源层位于所述栅绝缘层远离所述栅极的一侧；源漏极，所述源漏极位于所述有源层远离所述有源层的一侧，

所述钝化层位于所述源漏极远离所述有源层的一侧，

所述平坦化层位于所述钝化层远离所述源漏极的一侧。

8.根据权利要求1所述的阵列基板，其特征在于，形成所述平坦化层的材料包括硅-玻璃键合结构。

9.一种制备权利要求1-8任一项所述的阵列基板的方法，其特征在于，包括：

提供基板，所述基板上具有多个数据线，多个所述数据线之间分布有多个子像素区；

形成薄膜晶体管，所述薄膜晶体管位于所述子像素区的非透光区内；

形成第一电极和第二电极，所述第一电极位于所述基板和所述薄膜晶体管之间，所述第二电极位于所述薄膜晶体管远离所述基板的一侧；

在所述薄膜晶体管远离所述基板的一侧形成钝化层以及平坦化层，在所述平坦化层远离所述数据线的一侧形成数据线屏蔽层，在所述平坦化层在与所述子像素区的透光区相对应处形成开口，

在所述非透光区内形成第一连接过孔和第二连接过孔，所述第一连接过孔至少贯穿所述平坦化层并延伸至导电凸出部远离所述基板的表面，所述第二连接过孔贯穿所述钝化层和平坦化层并暴露所述薄膜晶体管的漏极，所述导电凸出部与所述第一电极相连，连接电极延伸至第一连接过孔内，并通过第二连接过孔，将导电凸出部底部的第一电极和薄膜晶体管的漏极连接，所述第一连接过孔与所述第二连接过孔的厚度不同。

10.根据权利要求9所述的方法，其特征在于，形成所述薄膜晶体管、所述第一电极以及所述导电凸出部的步骤包括：

在所述基板上依次形成透明导电材料以及栅极金属，并利用同一次构图工艺形成所述第一电极、所述薄膜晶体管的栅极以及所述导电凸出部。

11.根据权利要求9所述的方法，其特征在于，形成所述薄膜晶体管之后进一步包括：

在所述薄膜晶体管远离所述基板的一侧依次形成钝化层以及平坦化层，并利用同一次构图工艺形成所述第二连接过孔、所述平坦化层的所述开口以及所述第一连接过孔，

其中所述第一连接过孔贯穿所述钝化层、所述平坦化层以及所述薄膜晶体管的栅绝缘层并暴露所述导电凸出部，所述开口至少贯穿部分所述平坦化层。

12.根据权利要求11所述的方法，其特征在于，形成所述第二连接过孔、所述开口以及所述第一连接过孔时，控制所述平坦化层的刻蚀速率为所述钝化层和/或栅绝缘层的刻蚀速率的1~2倍。

13.根据权利要求9所述的方法，其特征在于，形成所述数据线屏蔽层、所述连接电极以及所述第二电极的步骤包括：

在所述平坦化层远离所述基板的一侧形成透明导电材料层，并采用同一次构图工艺形成所述数据线屏蔽层、所述连接电极以及所述第二电极。

14.一种显示装置，其特征在于，包括：

权利要求1-8任一项所述的阵列基板；以及

彩膜基板，所述彩膜基板和所述阵列基板对盒设置，所述彩膜基板和所述阵列基板之间密封有液晶分子。