CN111443541A - 一种放电防护电路及显示面板 - Google Patents

Abstract

本发明涉及液晶显示技术领域，公开了一种放电防护电路及显示面板，该放电防护电路设置于显示面板上，显示面板包括显示区和和非显示区，该非显示区包括多条虚拟栅极线，该显示区包括多条数据线，其中，该放电防护电路包括：以行排布的多条虚拟栅极线；以列排布的多条数据线；以列排布的多个放电防护单元，每个放电防护单元具有多个放电防护元件，每个放电防护单元连接有多条虚拟栅极线与一条数据线，连接同一条虚拟栅极线的多个放电防护元件形成该显示面板的放电路径之一。由此可将数据线上的电荷快速释放掉，避免像素单元工作延时，以及显示装置出现闪烁、串扰不良或静电放电损伤的状况发生，同时减小了显示面板非显示区域的面积。

Description

一种放电防护电路及显示面板

技术领域

本发明涉及液晶显示技术领域，具体涉及一种放电防护电路及显示面板。

背景技术

液晶显示器(Liquid Crystal Display，LCD)因具有轻、薄、功耗低、亮度高以及画质高等优点，在平板显示领域占据了重要的地位。其中，LCD的液晶显示面板中的阵列基板包括像素单元和数据线，数据线与像素单元连接，通过数据线控制像素单元工作。在显示装置断电过程中，数据线上可能出现电荷积累，导致像素单元工作延时，LCD出现闪烁、串扰不良或静电放电损伤的情况，因此需通过放电防护电路对数据线上的电荷进行释放。

现有的放电防护电路包括放电薄膜晶体管和开关信号线，放电薄膜晶体管的栅极与开关信号线连接，其源极和漏极中的一者与数据线连接，另一者与阵列基板上的公共电极连接，通过开关信号线控制放电薄膜晶体管将数据线上的电荷释放到公共电极上。

图1和图2分别示出现有技术中的一种放电防护电路的结构示意图和电路连接示意图(部分结构未示出)，该放电防护电路包括：一组栅极线10，形成于薄膜晶体管阵列基板上(未示出)；一组数据线S1～S5761(在此以全高清(Full High Definition，FHD)分辨率电路为例)，形成于薄膜晶体管阵列基板上；公共电极线20，形成于薄膜晶体管阵列基板外围上；一组用于形成存储电容的公共电极(Cst on Common)形成于薄膜晶体管阵列基板上，并与公共电极配线20连接；阵列排布的多个晶体管，其中，连接同一数据线的一组晶体管T11和T12相连接。其中，晶体管T11的栅极G2与公共电极线20相连接，晶体管T11的漏电极D2与其栅电极G2电连接，同时晶体管T11的源电极S2与晶体管T12的漏电极D1相连接，晶体管T11的漏电极D2与晶体管T12的源电极S1相连接，每组中各个晶体管的结构相同，电极连接关系相同，显示装置断电过程中，通过数据线S1～S5761上的电压控制晶体管导通，将数据线上的电荷经公共电极线20快速释放到公共电极，避免因信号线上的电荷不能完全迅速释放，导致像素单元工作延时，显示装置出现闪烁、串扰不良或静电放电损伤的状况发生。

需要注意的是，图2中数据线在显示工作中，用于向连接的像素电极提供源极驱动信号，在放电防护电路工作中，通过电压控制开启与之连接的放电晶体管进行消耗，达到快速释放电荷，以保护电路的目的，这样在一定程度上可节省显示面板非显示区域的电路布线面积。

但由于公共电极通常设置在LCD的边框上，随着LCD窄边框设计的发展趋势，公共电极的宽度也越来越窄，可承受电荷的能力越来越弱，数据线上的电荷不能完全迅速释放到公共电极上，也容易造成像素单元工作延时，导致LCD出现闪烁、串扰不良或静电放电损伤的状况。

发明内容

为了解决上述技术问题，本发明提供了一种放电防护电路及显示面板，可以将信号线上的电荷快速释放掉，避免像素单元工作延时，以及显示装置出现闪烁、串扰不良或静电放电损伤的状况发生，同时有效减小了显示面板非显示区域的面积。

一方面本发明提供了一种放电防护电路该放电防护电路设置于显示面板上，所述显示面板包括有显示区和和非显示区，所述非显示区包括有多条虚拟栅极线，所述显示区包括有多条数据线，其中，所述放电防护电路包括：

以行排布的所述多条虚拟栅极线；

以列排布的所述多条数据线；以及

以列排布的多个放电防护单元，每个所述放电防护单元具有多个放电防护元件，每个所述放电防护单元连接有多条虚拟栅极线与一条数据线，连接同一条虚拟栅极线的多个所述放电防护元件形成所述显示面板的放电路径之一。

优选地，所述放电防护单元包括：

第一放电防护元件，所述第一放电防护元件控制端连接所述数据线；

多个第二放电防护元件，所述多个第二放电防护元件彼此连接，且每个所述第二放电防护元件控制端连接一所述虚拟栅极线。

优选地，所述第一放电防护元件的第一端连接与之临近的所述第二放电防护元件的第二端，其第二端连接所述第二放电防护元件的第一端，且所述第一放电防护元件的控制端和自身的第一端相连，

每个所述第二放电防护元件的第一端连接自身所述控制端，第二端共同连接至同一条所述数据线。

优选地，每相邻两个所述第二放电防护元件之间的第一个所述第二放电防护元件的第一端连接第二个所述第二放电防护元件的控制端，

第一个所述第二放电防护元件的第二端连接第二个所述第二放电防护元件的第二端。

优选地，所述放电防护元件为常闭状态，所述数据线用于传输源极驱动信号，在所述源极驱动信号大于预设阈值时，所述第一放电防护元件为导通状态，并导通与其连接的所述第二放电防护元件，通过多条所述虚拟栅极线连接的多条所述放电路径逐级完成放电。

优选地，所述放电防护元件为N型薄膜晶体管。

另一方面本申请还提供了一种显示面板，包括相对设置的第一基板和第二基板，及夹置在所述第一基板和所述第二基板间的液晶层，

其中，所述显示面板还包括：

设置于所述第一基板上的如上述中所述的放电防护电路，所述放电防护电路包括在所述第一基板上相互交叉设置的数据线和虚拟栅极线；以及

第一绝缘层，覆盖于所述虚拟栅极线上，所述数据线位于所述第一绝缘层上；

第二绝缘层，覆盖在所述数据线上；

像素电极，形成于所述第二绝缘层上，设置于所述数据线和虚拟栅极线交叉区域附近。

优选地，所述第一绝缘层具有多个通孔，用于所述放电防护元件间的电性连接。

优选地，所述显示面板还包括：

第一导电层，形成于所述第一基板上，与所述像素电极同层设置，包括与所述栅极线或数据线在空间上重叠的部分，用于所述放电防护电路中多个放电防护元件间的电性连接。

另一方面本申请还提供了一种显示面板，包括相对设置的第一基板和第二基板，及夹置在所述第一基板和所述第二基板间的液晶层，

其中，所述显示面板还包括：

设置于所述第一基板上的如上述中所述的放电防护电路，所述放电防护电路包括在所述第一基板上相互交叉设置的数据线和虚拟栅极线；以及

第一绝缘层，覆盖于所述虚拟栅极线上，所述数据线位于所述第一绝缘层上；

第二绝缘层，覆盖在所述数据线上；

像素电极，形成于所述第二绝缘层上，设置于所述数据线和虚拟栅极线交叉区域附近；

第一导电层，形成于所述第一基板上，与所述像素电极同层设置，包括与所述栅极线或数据线在空间上重叠的部分，用于所述放电防护电路中多个放电防护元件间的电性连接。

本发明的有益效果是：本发明提供了一种放电防护电路及显示面板，利用位于显示面板中不参与显示工作的虚拟栅极线连接放电防护元件作为显示面板中数据线的放电路径，当数据线上出现瞬间大电流或大电压时，将数据线上电压通过放电防护电路中放电晶体管导入虚拟栅极线上，在其上通过连接的多个放电防护元件不断打开进行消耗，将电荷快速释放掉，或通过放电烧毁放电防护元件来进行静电释放，以此避免像素单元的工作延时，以及显示装置出现闪烁、串扰不良或静电放电损伤的状况发生，同时利用位于黑色矩阵覆盖区域下方不参与显示工作的虚拟栅极线连接放电晶体管作为放电路径，有效减小了显示面板非显示区域的面积。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出现有技术中的一种放电防护电路的电路连接示意图；

图2示出现有技术中的一种放电防护电路的结构示意图；

图3示出示出本发明实施例提供的一种用于显示面板的放电防护电路的电路连接示意图；

图4示出图3中放电防护电路在显示面板中的一种实施方式的具体结构图；

图5示出图4中显示面板沿切线A-A′的晶体管电极结构剖面图；

图6示出图4中显示面板通孔处沿切线B-B′的导电层的结构剖面图；

图7示出图3中放电防护电路在显示面板中的另一种实施方式的具体结构图；

图8示出图7中显示面板沿切线C-C′的晶体管电极结构剖面图；

图9示出图7的显示面板中沿切线D-D′的导电层的结构剖面图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

下面，参照附图对本发明进行详细说明。

图3示出示出本发明实施例提供的一种用于显示面板的放电防护电路的电路连接示意图。

参考图3，一方面本发明实施例提供了一种放电防护电路，其设置于显示面板上，该显示面板包括有显示区和和非显示区，所述显示区包括有多条数据线，所述非显示区包括有多条虚拟栅极线，所述显示区包括有多条数据线，其中，该放电防护电路包括：以行排布的多条虚拟栅极线10、以列排布的多条数据线30；以及阵列排布的多个放电防护元件40，至少部分放电防护元件40均连接一虚拟栅极线10与一数据线30，连接同一虚拟栅极线10的多个放电防护元件40形成该显示面板的放电路径之一。

在本实施例中，放电防护元件40为薄膜晶体管，进一步的，例如为N型薄膜晶体管。

进一步的，阵列排布的多个放电防护元件40包括以列为基础的放电防护单元410，放电防护单元410中多个放电防护元件40连接同一条数据线30。

进一步的，放电防护单元410中包括第一放电防护元件401，该第一放电防护元件401的控制端连接数据线；多个第二防护元件402，所述多个第二放电防护元件402彼此连接，且每个所述第二放电防护元件402控制端连接一所述虚拟栅极线10。

进一步的，所述第一放电防护元件401的第一端连接与之临近的所述第二放电防护元件402的第二端，其第二端连接所述第二放电防护元件402的第一端，且所述第一放电防护元件401的控制端和自身的第一端相连，每个所述第二放电防护元件402的第一端连接自身的控制端，第二端共同连接至同一所述数据线30。

进一步的，相邻两个所述第二放电防护元件402中，位于上部的所述第二放电防护元件402的第一端连接位于下部的所述第二放电防护元件402的控制端，位于上部的所述第二放电防护元件402的第二端连接位于下部的所述第二放电防护元件402的第二端。

进一步的，所述放电防护元件40为常闭状态，所述数据线30用于传输源极驱动信号，在所述源极驱动信号大于预设阈值时，所述第一放电防护元件401为导通状态，并导通与其连接的所述第二放电防护元件402，通过多条所述虚拟栅极线10连接的多条所述放电路径逐级完成放电。

一般的，显示面板中参与显示的栅极线连接驱动电路，用以接收栅极驱动信号，控制其连接的像素晶体管的开启和关闭，对于栅极驱动信号一个高电平输出时间为n个T的GIA电路中，其中，若有a个T为误充时间，b个T为有效充电时间，则对应一个放电防护单元410中的放电防护元件40的个数应小于或等于(2n-a+1)个，下文以全高清(FHD)分辨率电路进行举例说明，同时需要说明的有，对应不同分辨率的显示面板数据线的数量也会不同，本实施例对数据线数量在此不做限制。

图4示出图3中放电防护电路在显示面板中的一种实施方式的具体结构图，图5示出图4中显示面板沿切线A-A′的晶体管电极结构剖面图，图6示出图4中显示面板通孔处沿切线B-B′的导电层的结构剖面图

具体的，如图4～图6所示，本发明提供的放电防护电路中虚拟栅极线10有(2n-a)条，数据线30有5761条，对应放电防护元件40(如薄膜晶体管)有(2n-a+1)*5761个，一个放电防护单元410中的放电防护元件40的个数为(2n-a+1)个，放电防护单元410中包括一个第一放电防护元件401和多个第二放电防护元件402，其中，n为正整数。

以位于左侧的第一个放电防护单元410为例，从下往上依次包括第一防护元件401即第一薄膜晶体管T22，第二防护元件402从下往上依次包括第二薄膜晶体管T(2n)、第三薄膜晶体管T(2n-1)……到第(2n-a+1)薄膜晶体管T(a+1)，其中，第二薄膜晶体管T(2n)到第(2n-a+1)薄膜晶体管T(a+1)的漏电极与自身的栅电极电连接，相邻的两薄膜晶体管的源极相连接，第(2n-a+1)薄膜晶体管T(a+1)的源极连接一数据线S1，第一薄膜晶体管T22的源极与第二薄膜晶体管T(2n)的漏极相连，第一薄膜晶体管T22的漏极与第二薄膜晶体管T(2n)的源极相连，第一薄膜晶体管T22的栅极连接数据线S1，且第一薄膜晶体管T22的栅极与其漏极共连。以此类推，数据线S1到数据线S5761中的每一条数据线均连接有(2n-a+1)个薄膜晶体管。

进一步的，与第二薄膜晶体管T(2n)同行设置的薄膜晶体管其栅极共连至虚拟栅极线G(2n)，与第三薄膜晶体管T(2n-1)同行设置的薄膜晶体管其栅极共连至虚拟栅极线G(2n-1)，依次往上到与第(2n-a+1)薄膜晶体管T(a+1)同行设置的薄膜晶体管其栅极共连至虚拟栅极线G(a+1)。

当数据线30上出现瞬间大电流或大电压时，通过打开放电防护电路中的第一薄膜晶体管T22，继而打开与之相连接最临近的第二薄膜晶体管T(2n)，利用将数据线30上电压或电流导入与第二薄膜晶体管T(2n)连接的虚拟栅极线G(2n)上，通过虚拟栅极线G(2n)上连接的多个薄膜晶体管不断打开进行消耗，以及从虚拟栅极线G(2n)往上到虚拟栅极线G(a+1)逐行打开与之对应相连接的多个薄膜晶体管，形成多条放电路径，将电荷快速释放掉，或通过放电烧毁放电防护元件40来进行静电释放。

另一方面本发明提供了一种显示面板，包括相对设置的第一基板122和第二基板(未示出)，及夹置在该第一基板122和该第二基板之间的液晶层(未示出)，其中，该显示面板还包括设置于第一基板122上的上述实施例中的放电防护电路。

参考图4，该显示面板还包括：形成于第一基板122上的相互交叉的数据线30和栅极线10；覆盖于栅极线10上的第一绝缘层123，且数据线30位于第一绝缘层123上；覆盖在数据线30上的第二绝缘层125；形成于所述第二绝缘层上的像素电极(未示出)，设置于数据线30和栅极线10交叉区域附近，其中，栅极线10包括未参与显示工作的虚拟栅极线。

进一步的，第一绝缘层123例如为栅极绝缘层，第二绝缘层125例如为钝化层。

进一步的，所述显示面板还包括：第一导电层127，形成于所述第一基板上，与所述像素电极同层设置，包括与所述栅极线或数据线在空间上重叠的部分，用于所述放电防护元件间的电性连接。

在本发明实施例的一种实施方式中，薄膜晶体管T(2n)和T(2n-1)的电极结构剖面如图5所示，在该显示面板中，第一基板122上形成两薄膜晶体管T(2n)和T(2n-1)，其中，在第一基板122上形成有薄膜晶体管T(2n)的栅电极101，位于栅电极101上方形成的栅极绝缘层123，形成于栅极绝缘层123上的半导体层104，以及位于半导体层104上方的源电极103和漏电极102，同时在第一基板122上形成有薄膜晶体管T(2n-1)的栅电极105，位于栅电极105上方形成的栅极绝缘层123，形成于栅极绝缘层123上的半导体层108，以及位于半导体层108上方的源电极107和漏电极106，且该源电极103与源电极107相连接，此外，在源漏电极层上覆盖形成有钝化层125。进一步的，栅极绝缘层123具有多个通孔，用于桥接以实现各薄膜晶体管40在上述放电防护电路中的连接关系。

参考图6，在第一基板122上形成有：相互交叉的数据线124和栅极线121；覆盖于栅极线121上的第一绝缘层123，且数据线124位于第一绝缘层123上；覆盖在数据线124上的第二绝缘层125；以及第一导电层127，其中，对应所述第二放电防护元件的部分，所述第一绝缘层123形成有通孔126，该通孔126部分贯穿第一绝缘层123至栅极线121表面，部分贯穿所述第二绝缘层125至数据线124表面，所述第一导电层127贴合通孔126侧壁和底面，且表面延伸至所述第二绝缘层125上表面的一部分，包括与所述栅极线121和数据线124在空间上重叠的部分，以此连通所述栅极线121和数据线124。

对应所述第一放电防护元件的部分，延伸形成于所述第一基板122上的第一导电层127例如与像素电极或公共电极同层设置，其目的是通过栅极连接到导电层127再连接到漏极这种间接方式连接栅极与漏极，以实现各薄膜晶体管40在上述放电防护电路中的连接关系。

进一步的，显示面板还包括在第一基板上形成的第三绝缘层129，该第三绝缘层129位于数据线124和第一绝缘层123之间，例如为本征非晶硅层，因本征非晶硅层能体现出良好的钝化效果，起到更好的绝缘作用，有利于数据线124的电信号传输。

图7示出图3中放电防护电路在显示面板中的另一种实施方式的具体结构图，图8示出图7中显示面板沿切线C-C′的晶体管电极结构剖面图，图9示出图7的显示面板中沿切线D-D′的导电层的结构剖面图。

在本发明实施例的另一种实施方式中，如图7～图8所示，在该显示面板中，两薄膜晶体管T(n)和T(n-1)的电极连接结构与上述实施方式相同，可参考上一实施方式的描述进行理解。

在本实施方式中，参考图9，导电层127与其他结构的空间关系与上述实施方式类似，区别在于：所述显示面板的第二绝缘层125表面未形成有通孔，且对应所述第二放电防护元件的部分，在第一绝缘层123对应与栅极线121的上方区域具有通孔，所述数据线124贴合所述通孔侧壁至所述第一绝缘层123上表面的一部分，以此实现所述栅极线121与数据线124的电连接。

对应所述第一放电防护元件的部分，其形成结构与连接关系与上述实施方式相同，在此不做赘述，其目的是实现各薄膜晶体管40在上述放电防护电路中的连接关系，由此可实现节省光罩成本或提升稳定性。

进一步的，该导电层127为氧化铟锡层或氧化铟锌层。

在本发明提供的实施例中，虚拟栅极线并不参与显示，但为了防止GIA电路最后几级下拉原理与前面几级不一致，而造成输出的栅极信号波形变差，所以在大尺寸类型的液晶显示面板中均有放置，本发明复用该虚拟栅极线，将其结合进放电防护电路中作为电路的一部分，从而减少边界区域的面积。

综上所述，本发明提供的放电防护电路及显示面板，利用位于显示面板中不参与显示工作的虚拟栅极线连接薄膜晶体管作为显示面板中数据线的放电路径，当数据线上出现瞬间大电流或大电压时，将数据线上电压通过放电防护电路中薄膜晶体管导入虚拟栅极线上，在其上通过连接的多个薄膜晶体管不断打开进行消耗，将电荷快速释放掉，或通过放电烧毁薄膜晶体管来进行静电释放，以此避免像素单元的工作延时，以及显示装置出现闪烁、串扰不良或静电放电损伤的状况发生，同时利用位于黑色矩阵覆盖区域下方数据线连接的不参与显示工作的放电晶体管作为放电路径，有效减小了显示面板非显示区域的面积。

应当说明的是，在本发明的描述中，需要理解的是，术语“高”、“低”、“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种放电防护电路，设置于显示面板上，所述显示面板包括显示区和和非显示区，所述非显示区包括多条虚拟栅极线，所述显示区包括多条数据线，其中，所述放电防护电路包括：

以行排布的所述多条虚拟栅极线；

以列排布的所述多条数据线；以及

以列排布的多个放电防护单元，每个所述放电防护单元具有多个放电防护元件，每个所述放电防护单元连接有多条虚拟栅极线与一条数据线，连接同一条虚拟栅极线的多个所述放电防护元件形成所述显示面板的放电路径之一。

2.根据权利要求1所述的放电防护电路，其中，所述放电防护单元包括：

第一放电防护元件，所述第一放电防护元件控制端连接所述数据线；

多个第二放电防护元件，所述多个第二放电防护元件彼此连接，且每个所述第二放电防护元件控制端连接一所述虚拟栅极线。

3.根据权利要求2所述的放电防护电路，其中，所述第一放电防护元件的第一端连接与之临近的所述第二放电防护元件的第二端，其第二端连接所述第二放电防护元件的第一端，且所述第一放电防护元件的控制端和自身的第一端相连，

每个所述第二放电防护元件的第一端连接自身所述控制端，第二端共同连接至同一条所述数据线。

4.根据权利要求2所述的放电防护电路，其中，每相邻两个所述第二放电防护元件之间的第一个所述第二放电防护元件的第一端连接第二个所述第二放电防护元件的控制端，

第一个所述第二放电防护元件的第二端连接第二个所述第二放电防护元件的第二端。

5.根据权利要求1所述的放电防护电路，其中，所述放电防护元件为常闭状态，所述数据线用于传输源极驱动信号，在所述源极驱动信号大于预设阈值时，所述第一放电防护元件为导通状态，并导通与其连接的所述第二放电防护元件，通过多条所述虚拟栅极线连接的多条所述放电路径逐级完成放电。

6.根据权利要求1所述的放电防护电路，其中，所述放电防护元件为N型薄膜晶体管。

7.一种显示面板，包括相对设置的第一基板和第二基板，及夹置在所述第一基板和所述第二基板间的液晶层，

其中，所述显示面板还包括：

设置于所述第一基板上的如上述权利要求1～6中任一项所述的放电防护电路，所述放电防护电路包括在所述第一基板上相互交叉设置的数据线和虚拟栅极线；以及

第一绝缘层，覆盖于所述虚拟栅极线上，所述数据线位于所述第一绝缘层上；

第二绝缘层，覆盖在所述数据线上；

像素电极，形成于所述第二绝缘层上，设置于所述数据线和虚拟栅极线交叉区域附近。

8.根据权利要求7所述的显示面板，其中，所述第一绝缘层具有多个通孔，用于所述放电防护元件间的电性连接。

9.根据权利要求8所述的显示面板，其中，所述显示面板还包括：

第一导电层，形成于所述第一基板上，与所述像素电极同层设置，包括与所述栅极线或数据线在空间上重叠的部分，用于所述放电防护电路中多个放电防护元件间的电性连接。

10.一种显示面板，包括相对设置的第一基板和第二基板，及夹置在所述第一基板和所述第二基板间的液晶层，

其中，所述显示面板还包括：

设置于所述第一基板上的如上述权利要求1～6中任一项所述的放电防护电路，所述放电防护电路包括在所述第一基板上相互交叉设置的数据线和虚拟栅极线；以及

第一绝缘层，覆盖于所述虚拟栅极线上，所述数据线位于所述第一绝缘层上；

第二绝缘层，覆盖在所述数据线上；

像素电极，形成于所述第二绝缘层上，设置于所述数据线和虚拟栅极线交叉区域附近；

第一导电层，形成于所述第一基板上，与所述像素电极同层设置，包括与所述栅极线或数据线在空间上重叠的部分，用于所述放电防护电路中多个放电防护元件间的电性连接。

Images