CN115145081A - 放电电路、放电方法及显示面板 - Google Patents

Abstract

本申请提供了一种放电电路、放电方法及显示面板，放电电路包括：阵列基板上的放电开关单元和放电控制信号端；放电开关单元的控制端与放电控制信号端电连接，放电开关单元的第一端与阵列基板内的电极电连接，放电开关单元的第二端与彩膜基板表面的静电防护层电连接；放电控制信号端被配置为：向放电开关单元传输控制信号，以控制放电开关单元导通，将电极和静电防护层连通。本申请的技术方案可利用彩膜基板表面的静电防护层释放静电。

Description

放电电路、放电方法及显示面板

技术领域

本申请涉及显示器制造技术，尤其涉及一种放电电路、放电方法及显示面板。

背景技术

笔记本电脑不断迭代升级，客户对产品的超轻薄、低功耗、长待机、快响应等等需求越来越明确，为了降低整机功耗，降低液晶显示器的功耗是首要任务。低功耗产品所考虑的降功耗的因素主要有：高开口率、高透液晶、氧化物、低功耗液晶等等，目前，氧化物基板搭载负性液晶的显示面板成为市面上的主流显示面板。

在氧化物显示面板的生产中，面板内部有静电残留的风险，显示面板的点灯测试(Cell Test)工序也容易受到显示面板内部的静电的干扰，导致操作员对不良现象有误判的风险，漏检不良会造成模组资材的损失。

发明内容

本申请实施例提供一种放电电路、放电方法及显示面板，以解决相关技术存在的问题，技术方案如下：

第一方面，本申请实施例提供了一种放电电路，用于释放显示面板的静电，包括：阵列基板上的放电开关单元和放电控制信号端；

放电开关单元的控制端与放电控制信号端电连接，放电开关单元的第一端与阵列基板内的电极电连接，放电开关单元的第二端与彩膜基板表面的静电防护层电连接；

放电控制信号端被配置为：向放电开关单元传输控制信号，以控制放电开关单元导通，将电极和静电防护层连通。

第二方面，本申请实施例提供了一种显示面板，包括：本申请任一实施例提供的放电电路。

第三方面，本申请实施例提供了一种放电方法，应用于本申请任一实施例提供的放电电路，该放电方法包括：

在放电阶段，向放电开关单元的控制端施加控制信号，控制所述放电开关单元导通，将阵列基板内的电极和彩膜基板表面的静电防护层连通。

上述技术方案中的优点或有益效果至少包括：

将阵列基板内部的电极与彩膜基板表面的静电防护层连通，在阵列基板内产生静电时，可通过内部的电极将电荷转移到静电防护层，可充分利用彩膜基板表面的静电防护层转移并释放静电，避免静电残留导致的显示不良。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本申请进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本申请公开的一些实施方式，而不应将其视为是对本申请范围的限制。

图1为相关技术中GOA电路涉及的信号示意图；

图2为相关技术中放电过程的信号时序示意图；

图3为本申请实施例提供的一种放电电路的结构框架示意图；

图4为本申请实施例提供的一种放电电路的电路原理示意图；

图5为图4中A-A’方向的截面示意图；

图6为图4所示电路放电过程中的信号时序示意图。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本申请的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本申请的发明人在研究中发现，相关技术中，为了改善静电的相关不良现象，对模组增加了老化工艺，以降低不良率，但该种方式大大增加了制造成本和资材浪费。

在相关技术中，还通过在点灯测试工序中增加放电画面来去除点灯测试工序中的静电，具体方案如下：

参照图1，GOA(Gate Driver On Array，阵列基板行驱动)电路涉及以下信号：STV信号(帧起始信号)、VGH信号(高电平信号)、VGL信号(另一低电平信号)、CLK信号(时钟信号)、RST信号(复位号)以及G-Out信号(GOA输出的栅线信号)；参照图2所示的放电时序图，去除点灯测试工序中的静电，使STV信号开启，VGH信号保持高电平，CLK信号保持高电平，确保G-Out信号输出，使AA(Active Area，有效显示区域)区TFT(Thin Film Transistors，薄膜晶体管)全部开启，将像素电极和公共电极的电压保持在0V(伏)，以实现显示面板的内部放电。图2中，Vcom表示公共电极的电压，DY/DC/DM表示像素电极的电压，SW表示像素电极对应的开关的控制信号。

该种放电方式可使AA区中的像素电极和公共电极的电荷自由释放到GND(接地端)线，但放电画面时间较短，容易造成测试焊盘(CT Pad)远端走线中的回路电荷释放不充分。

下面以具体实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

本申请实施例提供了一种放电电路，如图3所示，该放电电路包括：阵列基板上的放电开关单元和放电控制信号端。

放电开关单元的控制端与放电控制信号端电连接，放电开关单元的第一端与阵列基板内的电极电连接，放电开关单元的二端与彩膜基板表面的静电防护层电连接。放电控制信号端被配置为：向放电开关单元传输控制信号，以控制放电开关单元导通，将电极和静电防护层连通。其中，静电防护层可以是ITO(Indium Tin Oxide，氧化铟锡)层。

本申请实施例提供的放电电路可将阵列基板内部的电极与彩膜基板表面的静电防护层连通，在阵列基板内产生静电时，可通过内部的电极将电荷转移到静电防护层，充分利用彩膜基板表面的静电防护层转移并释放静电，可以在正常的点灯测试画面或关灯画面中释放静电，无需要增加放电画面，相对于增加短时的放电画面的放电方式，本申请实施例的放电方式可更充分的释放静电，避免静电残留导致的液晶异常偏转和其它显示异常。

可选的，放电开关单元包括多个晶体管；所述电极包括像素电极和公共电极；对于每个晶体管，该晶体管的栅极与放电控制信号端电连接，第一极与公共电极、对应的子像素的像素电极分别电连接，第二极与静电防护层电连接；放电控制信号端被配置为：向多个晶体管传输控制信号，以控制多个晶体管导通，将公共电极和静电防护层连通，并将对应的子像素的像素电极和静电防护层连通。

在一个示例中，放电开关单元中的多个晶体管可以串联的形式连接至静电防护层和公共电极，每个晶体管的栅极(作为放电开关单元的控制端)均与放电控制信号端电连接，放电控制信号端传输的控制信号可通过栅极同时控制各个晶体管，串联的第一个晶体管的第二极(作为放电开关单元的第二端)与静电防护层电连接，每个晶体管的第一极(作为放电开关单元的第一端)与对应的子像素的像素电极、下一个晶体管的第二极分别电连接，最后一个晶体管的第一极与公共电极电连接。

在另一个示例中，放电开关单元中的多个晶体管可以并联的形式连接至静电防护层和公共电极，每个晶体管的栅极均与放电控制信号端电连接，放电控制信号端传输的控制信号可通过栅极同时控制各个晶体管，每个晶体管的第一极均与对应的子像素的像素电极、公共电极分别电连接，每个晶体管的第二极均与静电防护层电连接。

晶体管的设置可将像素电极、公共电极与静电防护层连接起来，通过控制晶体管的导通和关断的状态可控制像素电极与静电防护层之间、以及公共电极与静电防护层之间的通路的连通状态。串联的方式可节省走线和空间，提高电路的集成度。

在一个可选的实施方式中，如图4所示，放电开关单元包括：位于显示面板的第一驱动侧的第一开关子单元401和位于显示面板的第二驱动侧的第二开关子单元402；第一驱动侧和第二驱动侧均设置有栅极驱动电路，如图4所示的GOA电路，对应的，可以在第一驱动侧和第二驱动侧分别设置一个公共电极COM，并在第一驱动侧和第二驱动侧分别设置一个放电控制信号端Dis。

第一开关子单元401和第二开关子单元402均可以包括多个晶体管，每个子单元内的晶体管均可以串联或并联的方式连接至静电防护层(图6中未示出)和公共电极，串联或并联的具体方式可参照前文的介绍，此处不再赘述。图6中仅示出了串联的方式作为示例。

在图4的示例中，第一开关子单元401包括三个晶体管，三个晶体管的栅极均与左侧(第一驱动侧)的放电控制端Dis电连接，按照从左至右的顺序，第一个晶体管的第二极与静电防护层电连接，第一个晶体管的第一极与G(绿色)子像素的像素电极电连接，并与第二个晶体管的第二极电连接，第二个晶体管的第一极与R子像素的像素电极电连接，并与第三个晶体管的第二极电连接，第三个晶体管的第一极与左侧的公共电极COM电连接。

在图4的示例中，第二开关子单元402包括两个晶体管，两个晶体管的栅极均与右侧(第二驱动侧)的放电控制信号端Dis电连接，按照从右到左的顺序，第一个晶体管的第二极与静电防护层电连接，第一个晶体管的第一极与B(蓝色)子像素的像素电极电连接，并与第二个晶体管的第二极电连接，第二个晶体管的第一极与右侧的公共电极COM电连接。

在两个驱动侧分别设置开关子单元的方式，可适用于双边驱动的显示面板的静电释放，在连接相应的元件时，走线也可以在两侧布线，布线更加均衡，且每一侧都不会占用太多的空间，有利于实现窄边框。

在另一个可选的实施方式中，放电开关单元、放电控制信号端和公共电极可以只设置在一侧，即设置有栅极驱动电路的一侧，可适用于单边驱动的显示面板的静电释放。

本申请实施例中的各晶体管均可以是薄膜晶体管或场效应管或其他特性相同的器件，各晶体管的源极(也称源电极)、漏极(也称漏电极)是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，将其中源极作为放电开关单元的第一端，漏极作为开关单元的第二端，或者，可以将漏极作为放电开关单元的第一端，源极作为开关单元的第二端，各晶体管的中间端为栅极(也称栅电极)作为开关单元的控制端。本申请实施例中的各晶体管可以为P型晶体管或N型晶体管。

可选的，如图4所示，本申请实施例提供的放电电路，还可包括：导电连接点403；放电开关单元的第二端通过导电连接点403与静电防护层(图4未示出)电连接。

参照图4的示例，导电连接点403的数量可以是两个，分别设置在左侧(第一驱动侧)和右侧(第二驱动侧)，第一开关子单元中的晶体管可以与左侧的导电连接点403电连接，第二开关子单元中的晶体管可以与右侧的导电连接点403电连接，两个导电连接点403均可以与静电防护层电连接，从而第一开关子单元401中的晶体管可通过左侧的导电连接点403与静电防护层电连接，第二开关子单元402中的晶体管可通过右侧的导电连接点403与静电防护层电连接。

通过设置导电连接点，可将多个晶体管的用于与静电防护层连接的一极汇聚到导电连接点，便于通过导电连接点连接至静电防护层，同时也可将显示面板外围的金属带(防静电的金属)连通。

导电连接点可以位于阵列基板中的任意一个金属层，例如栅极金属层或源漏极金属层。

在一种可选的实施方式中，导电连接点可以是银胶点，可有效地聚焦静电电荷并转移到静电防护层。在其它实施方式中，导电连接点还可以是由其它金属材料形成的连接点。

可选的，导电连接点通过测试探针或导电胶与静电防护层电连接，例如可将测试探针连接至导电连接点或将导电胶粘附于导电连接点，增强导电连接的导电性，进而将静电防护层连接至测试探针或导电胶。

测试探针和静电防护层之间，或导电胶和静电防护层之间，可以直接连接，也可以通过其它元件连接。

参照图4的示例中，显示面板上还可设置位于子像素一侧的像素开关单元404，该像素开关单元404可包括与各列像素电极分别电连接的晶体管，放电开关单元中各晶体管的第一极可通过像素开关单元404中对应的晶体管与各列子像素的像素电极电连接，像素开关单元404中的晶体管还与相应的像素信号端电连接，例如，像素开关单元404中，G子像素对应的晶体管与像素信号端DY电连接，R子像素对应的晶体管与像素信号端DM电连接，R子像素对应的晶体管与像素信号端DC电连接。

各像素信号端可分布于周边区域的不同侧，像素开关单元与像素信号端之间的连接走线可以分布于显示区域的不同侧，例如，在图4的示例中，像素信号端DY和DM位于周边区域的左侧，像素信号端DC位于周边区域的右侧，相应的连接走线分布于显示区域和周边区域的左侧和右侧，可使两侧的布线更均衡，同时可减少单边所占的空间，有利于实现窄边框。此外，对于双边驱动的显示面板，将像素信号端及相应的走线分布于显示面板的两侧，可避免不同测试区块(CT Block)之间发生信号的干涉。

参照图4的示例，本申请实施例中放电开关单元中的各晶体管可设置在对应的像素信号端的附近，以便于简化连接走线。

参照图4的示例，显示面板的周边区域还设置有以下信号端：STV信号端、CLK1信号端、CLK2信号端、CLK3信号端、CLK4信号端、VGH信号端、VGL信号端和RST信号端。上述信号端均可分布于显示面板的周边区域的两侧。

在一种可选的实施方式中，本申请实施例提供的放电电路，还可包括：TVS(Transient Voltage Suppressor，瞬态电压抑制)单元；TVS单元的一端与测试探针或导电胶电连接，另一端与静电防护层电连接，即测试探针或导电胶通过TVS单元与静电防护层电连接。

测试探针可用于在点灯测试阶段实现放电电路的电路连接，导电胶可用于在其它阶段实现放电电路的电路连接。

图5示出了图4中A-A’的截面图，参照图5的示例，阵列基板501上设置有银胶点502以及银胶点502所连接的测试探针或导电胶(图5中未直接示出)的连接引脚pin1，彩膜基板503设置有静电防护层504为彩膜基板表面的静电防护层以及该静电防护层504的连接引脚pin2，阵列基板501和彩膜基板503之间设置有液晶分子(图5中未直接示出)和液晶分子外围的封框胶505，TVS单元506的两端分别与引脚pin1和引脚pin2电连接。

TVS单元可抑制静电防护层表面的瞬态电流对显示面板内部的各TFT开关的影响，有效地保护显示面板的内部电路。

参照图5的示例，TVS单元可以包括至少一个TVS二极管，利用TVS反向击穿后的钳位特性可抑制瞬态过压并将瞬态过压削峰到它的钳位水平以保护其他器件的周全。

可选的，彩膜基板上的静电防护层可暴露于富离子环境中，从而可将AA区的残留电荷充分地转移到静电防护层上，通过静电防护层释放，降低AA区像素残留电荷的可能。

可选的，静电防护层的面积可以大于指定阈值，指定阈值可以设置为一个较大的数值，例如与彩膜基板的面积相同，即静电防护层完全覆盖彩膜基板的表面，从而可增加静电防护层的面积，大面积的静电防护层可加速静电的释放。

基于同一发明构思，本申请实施例还提供了一种放电方法，可应用于本申请任一实施例提供的放电电路，该放电方法包括：

在放电阶段，向放电开关单元的控制端施加控制信号，控制放电开关单元导通，将阵列基板内的电极和彩膜基板表面的静电防护层连通。

控制信号可由放电控制信号端传输给放电开关单元的控制端，控制信号可控制放电开关单元中的各晶体管导通，进而可将阵列基板内的像素电极、公共电极分别和彩膜基板表面的静电防护层连通，在阵列基板内产生静电时，可通过内部的电极将电荷转移到静电防护层，通过彩膜基板表面的静电防护层释放静电，相对于增加短时的放电画面的放电方式，本申请实施例的放电方式可更充分的释放静电。

可选的，本申请实施例提供的放电方法还包括：在放电阶段中的起始阶段，将静电防护层的电位调节为第一电位，将电极(可以包括像素电极和公共电极)的电位调节为第二电位，第一电位小于第二电位。

以图4所示的放电电路的连接方式为例，放电阶段如图4所示的电路的各个信号的时序如图6所示，图6中Dis表示放电控制信号端所传输的信号的时序，SW表示像素电极的控制信号，该信号可控制图4中各子像素中的驱动晶体管的栅极，Vcom为图4中公共电极COM的电位，DY为图4中G子像素对应的像素电极的电位，DM为图4中R子像素对应的像素电极的电位，DC为图4中B子像素对应的像素电极的电位，CF ITO表示静电防护层的电位。

参照图6的示例，在放电阶段，可通过放电控制信号端向放电开关单元中各晶体管的栅极提供高电平的控制信号Dis，并提供高电平的控制信号SW，在放电阶段的起始阶段，可将静电防护层的电位调节为较低的第一电位，将RGB三类子像素对应的像素电极和公共电极的电位调节为较高的第二电位，即将RGB三类子像素对应的像素电极和公共电极的电位拉起，使像素电极和公共电极的电位大于静电防护层的电位，在像素电极和静电防护层之间、以及公共电极和静电防护层之间形成电位差，像素电极与静电防护层之间、以及公共电极和静电防护层之间的电位差可加快电荷的移动，将静电电荷快速移动到静电防护层。

第一电位可以是0V，也可以是略大于0V的数据，例如0～0.5V(包括端点)，当第一电位大于0V时，可一定程度上激活静电防护层的电荷，促进放电通路上的整体电荷移动。

第二电位可以是0.5-5V(包括端点)，在一个示例中，第二电位可以是0.5～1V(包括端点)，在保证第二电位大于第一电位的前提下，可使第二电位不至于过高，进而避免第二电位造成公共电极和像素电极的压降不一致的情况发生，公共电极和像素电极的压降不一致容易产生新的电荷残留，上述第二电位的范围可避免产生新的电荷残留。

基于同一发明构思，本申请实施例还提供了一种显示面板，包括：本申请任一实施例提供的放电电路。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包括于本申请的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

应该进一步理解的是，本说明书中使用的措辞“包括”是指在在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本说明书中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

应该理解，当我们称元件被“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到其它元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种放电电路，用于释放显示面板的静电，其特征在于，包括：阵列基板上的放电开关单元和放电控制信号端；

所述放电开关单元的控制端与所述放电控制信号端电连接，所述放电开关单元的第一端与所述阵列基板内的电极电连接，所述放电开关单元的第二端与彩膜基板表面的静电防护层电连接；

所述放电控制信号端被配置为：向所述放电开关单元传输控制信号，以控制所述放电开关单元导通，将所述电极和所述静电防护层连通。

2.根据权利要求1所述的放电电路，其特征在于，所述放电开关单元包括多个晶体管；所述电极包括像素电极和公共电极；

对于每个晶体管，该晶体管的栅极与所述放电控制信号端电连接，第一极与所述公共电极、对应的子像素的像素电极分别电连接，第二极与所述静电防护层电连接；

所述放电控制信号端被配置为：向所述多个晶体管传输控制信号，以控制所述多个晶体管导通，将所述公共电极和所述静电防护层连通，并将对应的子像素的像素电极和所述静电防护层连通。

3.根据权利要求1或2所述的放电电路，其特征在于，还包括：导电连接点；

所述放电开关单元的第二端通过导电连接点与所述静电防护层电连接。

4.根据权利要求3所述的放电电路，其特征在于，所述导电连接点为银胶点。

5.根据权利要求3所述的放电电路，其特征在于，所述导电连接点通过测试探针或导电胶与所述静电防护层电连接。

6.根据权利要求5所述的放电电路，其特征在于，还包括：瞬态电压抑制单元；

所述瞬态电压抑制单元的一端与所述测试探针或所述导电胶电连接，另一端与所述静电防护层电连接。

7.根据权利要求1或2所述的放电电路，其特征在于，所述放电开关单元包括：位于显示面板的第一驱动侧的第一开关子单元和位于所述显示面板的第二驱动侧的第二开关子单元；

所述第一驱动侧和所述第二驱动侧均设置有栅极驱动电路。

8.一种显示面板，其特征在于，包括：如权利要求1-7中任一项所述的放电电路。

9.一种放电方法，其特征在于，应用于如权利要求1-7中任一项所述的放电电路，所述放电方法包括：

在放电阶段，向放电开关单元的控制端施加控制信号，控制所述放电开关单元导通，将阵列基板内的电极和彩膜基板表面的静电防护层连通。

10.根据权利要求9所述的放电方法，其特征在于，还包括：在所述放电阶段中的起始阶段，将所述静电防护层的电位调节为第一电位，将所述电极的电位调节为第二电位，所述第一电位小于所述第二电位。

Images