CN111430349B - 一种半导体结构及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体结构及其制造方法，包括衬底；有源区，形成于所述衬底上，所述有源区包含一狭窄区域；栅极，形成于所述有源区上；源极，形成于所述衬底中，且位于所述栅极的一侧；漏极，形成于所述衬底中，且位于所述栅极的另一侧；其中，所述狭窄区域位于所述栅极的一侧，且位于源/漏极和所述栅极之间。本发明通过设置狭窄区域，通过狭窄区域是否熔断，来使单个金属氧化物半导体就能完成一次性编程储存装置中逻辑“1”和逻辑“0”信息的存储，从而减小了芯片的面积以及制造成本。

Description

一种半导体结构及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

目前，半导体中主要的电可编程熔丝(Electrically programmable fuse，e-fuse)装置结构有氧化物熔断器(oxide fuse)和多晶硅熔线(poly fuse)，这两种熔丝结构可用于一次性编程(one-time-programmable，OTP)储存装置，现有的两种熔丝结构应用于一次性编程存储技术中时，都是通过两个或者两个以上的金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)结构，来完成逻辑“1”和逻辑“0”信息的存储，这会造成芯片整体面积增大，芯片制造单位成本增加。

发明内容

鉴于上述现有技术的缺陷，本发明提出一种半导体结构及其制造方法，通过改变熔断结构的形成位置，使得在单个金属氧化物半导体上，就能控制一次性编程储存装置中逻辑“1”和逻辑“0”信息的存储，进而减小了芯片的面积以及制造成本。

为实现上述目的及其他目的，本发明提供一种半导体结构，包括：

衬底；

有源区，位于所述衬底上，所述有源区包含一狭窄区域；

栅极，位于所述有源区上；

源极，位于所述衬底中，且位于所述栅极的一侧；

漏极，位于所述衬底中，且位于所述栅极的另一侧；

其中，所述狭窄区域位于所述栅极的一侧，且位于源/漏极和所述栅极之间。

在一实施例中，所述半导体结构还包含浅掺杂区域，所述浅掺杂区域和所述狭窄区域分别位于所述栅极的两侧，且所述浅掺杂区域位于所述源/漏极和所述栅极之间的所述有源区中。

在一实施例中，所述有源区的所述衬底上含有垫氧化层。

在一实施例中，所述衬底中含有P型阱区和/或N型阱区，所述源极和所述漏极位于所述P型阱区或所述N型阱区中。

在一实施例中，所述狭窄区域的宽度小于所述有源区非狭窄区域的宽度。

在一实施例中，所述半导体结构还包含有侧墙，所述侧墙位于所述栅极的两侧。

本发明的目的还在于提供一种所述的半导体结构的制造方法，其至少包括以下步骤：

提供一衬底；

形成有源区于所述衬底上，所述有源区包含一狭窄区域；

形成栅极于所述有源区上；

形成源极于所述衬底中，所述源极位于所述栅极的一侧；

形成漏极于所述衬底中，所述漏极位于所述栅极的另一侧；

其中，所述狭窄区域位于所述栅极的一侧，且位于源/漏极和所述栅极之间。

在一实施例中，所述有源区形成的步骤包括：

在所述衬底上形成一垫氧化层；

在所述垫氧化层上形成图案化光阻层，所述图案化光阻层覆盖所述有源区上的所述垫氧化层；

移除未被所述图案化光阻层覆盖的所述垫氧化层，获得所述有源区。

在一实施例中，在形成所述栅极之后、所述源/漏极之前，还包括在所述栅极和所述源/漏极之间的所述有源区中形成浅掺杂区域。

在一实施例中，在形成所述浅掺杂区域之后、所述源/漏极之前，还包括在所述栅极两侧形成侧墙。

本发明还涉及将所述半导体结构应用于一次性编程领域中。

本发明提供一种半导体结构及其制造方法，在栅极一侧的有源区中设置狭窄区域，狭窄区域中不形成浅掺杂，当源极、漏极和栅极施加适当电压使沟道打通时，会使得狭窄区域的电阻值较高，因而容易发热导致熔断，此时为存储“0”操作；当栅极不加电压，沟道未打通时，没有电流从沟道通过，狭窄区域不会发生熔断，此时为存储逻辑“1”操作；本发明使得在单个金属氧化物半导体上，就能控制一次性编程储存装置中逻辑“1”和逻辑“0”信息的存储，进而减小了芯片的面积以及制造成本。本发明不需要额外离子植入及额外增加光罩就可实现单个金属氧化物半导体熔断功能的实现，就能完成现一次性编程储存装置中逻辑“1”和逻辑“0”信息的存储，可以极大降低一次性编程储存装置的面积，可以降低芯片的面积，从而降低单位芯片的生产成本。本发明不需要在栅极的两侧均形成浅掺杂区域，进一步简化了工艺和降低了生产成本。

附图说明

图1：本发明一实施例中半导体制造方法的流程示意图；

图2a：本发明一实施例中衬底和垫氧化层的结构示意图；

图2b：本发明一实施例中形成有源区后的图2a的俯视图；

图3：本发明一实施例中形成阱区的结构示意图；

图4：本发明一实施例中形成栅极的结构示意图；

图5：本发明一实施例中在栅极和垫氧化层上形成介质层的结构示意图；

图6：本发明一实施例中形成偏移间隔层的结构示意图；

图7：本发明一实施例中形成浅掺杂区域的结构示意图；

图8a：本发明一实施例中所述半导体结构的示意图；

图8b：本发明一实施例中所述半导体结构的一截面示意图。

符号说明

101 衬底

102 有源区

1021 第一有源区

1022 第二有源区

103 垫氧化层

104 狭窄区域

105 漏极

106 源极

107 栅极

108 介质层

109 偏移间隔层

110 浅掺杂区域

111 侧墙

1111 第一侧墙

1112 第二侧墙

112 阱区

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。

本发明通过在狭窄区域发生熔断，使得在单个金属氧化物半导体上，就能控制一次性编程储存装置中逻辑“1”和逻辑“0”信息的存储，进而减小了芯片的面积以及制造成本。

请参阅图1，本发明提供一种半导体结构的制造方法，其至少包括以下步骤：

S1、提供一衬底；

S2、形成有源区于所述衬底上，所述有源区包含一狭窄区域；

S3、形成栅极于所述有源区上；

S4、形成源极于所述衬底中，所述源极位于所述栅极的一侧；

S5、形成漏极于所述衬底中，所述漏极位于所述栅极的另一侧。

请参阅图2a，在步骤S1中，本发明首先提供一衬底101，在所述衬底101上例如形成深N型阱层(Deep N-well layer；DNW)，具有隔离噪音的作用。所述衬底101中例如含有P型阱区和/或N型阱区。所述衬底101的材料例如为硅、锗、硅锗或碳化硅等，也例如是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还例如为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。所述衬底101例如根据设计需求注入一定的掺杂粒子以改变电学参数，上述衬底例如是一P型或N型硅衬底。

请一并参阅图2a至图2b，在步骤S2中，在所述衬底101上形成一层垫氧化层103，在所述垫氧化层103上形成图案化光阻层，所述图案化光阻层覆盖有源区上的垫氧化层103，移除未被图案化光阻层覆盖的所述垫氧化层103，获得含有所述垫氧化层103的所述有源区102。具体的，在所述垫氧化层103上涂布一层光刻胶，在所述光刻胶上形成与所述有源区102相对应的图案，形成图案化光阻层，所述图案化光阻层覆盖有源区上的垫氧化层103，移除未被图案化光阻层覆盖的所述垫氧化层103，获得含有所述垫氧化层103的所述有源区102。在本实施例中，形成所述垫氧化层103的方法例如采用原子层沉积法(ALD)，在其他一些实施例中，还可以实施例如湿氧化、物理气相沉积法(PVD)、化学气相沉积法(CVD)、远程等离子体CVD(RPCVD)、等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)、溅射、电镀及其他合适的工艺和/或它们的组合，从而在所述衬底101上形成所述垫氧化层103。

请一并参阅图2a至图2b，在一些实施例中，例如为通过光刻工艺来形成所述有源区102，具体的，使用透过与所述有源区102对应的掩膜图案的电磁辐射(例如紫外光)对光刻胶进行曝光。曝光后显影，所述有源区102以外的光刻胶被去除，在光刻胶中获得与所述掩膜图案相对应的蚀刻图案，蚀刻未被光刻胶覆盖的垫氧化层103。在一些实施例中，光刻胶包括聚合物材料，例如基于丙烯酸聚合物的负性光刻胶。在一些实施例中，可通过将源气体CH₂F₂和/或CHF₃与氮气、氩气和/或氦气一起使用来实施等离子蚀刻工艺，在其他实施例中，还可以将C₄F₆和/或C₄F₈的蚀刻化学物质与CF₄等离子体源气体一起用于实施刻蚀工艺去除未被光刻胶覆盖的所述垫氧化层103。形成所述有源区102后，去除光刻胶。

请一并参阅图2b，在步骤S2中，所述有源区102包含一狭窄区域104，所述有源区102例如包括第一有源区1021和第二有源区1022，所述第一有源区1021和所述第二有源区1022之间连接有所述狭窄区域104，所述狭窄区域104的宽度小于所述有源区102中非狭窄区域的宽度，例如小于所述第一有源区1021或所述第二有源区1022的宽度的1/2，所述狭窄区域104例如是长条状。

请参阅图2b至图3，在本发明中，例如，所述第一有源区1021的面积大于所述第二有源区1022的面积，所述第一有源区1021用于后续在其上方形成所述栅极107，所述第二有源区1022用于后续在其下方的衬底101中形成源/漏极，所述狭窄区域104有阻断电流的作用，且所述狭窄区域104与所述栅极107之间具有一段距离，是为了保证所述狭窄区域104熔断后，所述栅极107的性能不受影响。本实施例中的所述栅极107、所述源/漏极会在下文作详细介绍。在形成有源区102之后，形成栅极107之前，还包括向所述衬底101内通过离子植入的方式形成阱区112(例如P型阱区和/或N型阱区)。

请参阅图4，形成所述阱区112后，在步骤S3中，形成所述栅极107于所述有源区102上，本实施例中所述栅极107的形成例如利用化学气相沉积、光刻等方法，具体可以用本领域技术人员公知的方法形成栅极107，本实施例不再详述。在本步骤之前，可以认为在衬底101上已经完成了但不限于下列工艺步骤：在所述衬底101中进行阱的注入，例如包括形成深N型阱层，所述深N型阱层位于所述阱区112的下方。

请参阅图4至图6，形成所述栅极107之后，为了保证后续形成的浅掺杂区域110和栅极107之间间隔一段距离，同时保护栅极107的侧壁，在栅极107的侧壁上形成偏移间隔层109。

请参阅图4至图6，本发明例如在所述栅极107的侧壁上形成介质层108，例如为氧化物-氮化物(oxide-nitride，ON)介质层，起到绝缘作用，用于形成所述偏移间隔层109，所述介质层108覆盖所述栅极107的表面和侧壁以及所述垫氧化层103的表面。本实施例中，所述介质层108包括，例如在所述栅极107的表面和侧壁以及所述垫氧化层103的表面依次形成的氧化硅层和氮化硅层，其中氧化硅层例如为氮氧化硅或者二氧化硅。具体的，氧化硅层覆盖所述栅极107的表面和侧壁以及所述垫氧化层103的表面，氮化硅层叠加形成在氧化硅层的表面。所述介质层108例如利用化学气相沉积工艺形成。

请参阅图4至图6，在本发明中，所述介质层108的各层厚度例如采用能实现本发明的工艺设定，具体包括常规厚度的氧化硅层及氮化硅层。形成所述介质层108后，通过蚀刻工艺，形成所述偏移间隔层109。具体的，例如利用干法刻蚀工艺，在垂直于衬底101的方向向下刻蚀所述介质层108，从而去除形成于所述栅极107的表面和所述垫氧化层103的表面的介质层108，从而形成覆盖所述栅极107侧壁的偏移间隔层109。具体的，干法刻蚀例如采用由HBr、HeHBr、Cl₂、O₂、N₂、NF₃、Ar或HeO₂和CF₄组成中的一种或多种气体作为刻蚀气体。

请参阅图4至图6，在其他实施例中，所述介质层108例如包括以四乙氧基硅烷(TEOS)和臭氧为反应气体所形成的氧化材料。本实施例中，形成所述介质层108层的方法采用原子层沉积法(ALD)，在其他一些实施例中，还可以实施例如湿氧化、物理气相沉积法(PVD)、化学气相沉积法(CVD)、远程等离子体CVD(RPCVD)、等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)、溅射、电镀及其他合适的工艺和/或它们的组合，从而形成所述介质层108。例如通过干蚀刻工艺、湿蚀刻工艺或等离子体蚀刻工艺，蚀刻所述介质层108，从而形成所述偏移间隔层109。

请参阅图7，所述偏移间隔层109形成之后，开始形成浅掺杂区域110，例如N型浅掺杂区域，所述浅掺杂区域110位于所述漏极105和所述栅极107之间的有源区中，或者所述源极106和所述栅极107之间的有源区中，且所述浅掺杂区域110和所述狭窄区域104分别位于所述栅极107的两侧，例如，当所述狭窄区域104位于所述源极106和所述栅极107之间时，所述浅掺杂区域110位于所述漏极105和所述栅极107之间；当所述狭窄区域104位于所述漏极105和所述栅极107之间时，所述浅掺杂区域110位于所述源极106和所述栅极107之间；具体的，在所述有源区102中，位于所述栅极107的一侧，形成一定范围的浅掺杂区域110，例如为N型浅掺杂区域。在有所述狭窄区域的所述有源区中未形成所述浅掺杂区域110，本发明只需要在所述栅极107的一侧形成所述浅掺杂区域110，进一步简化了制作工艺以及降低了生产成本。

请参阅图8a，形成所述浅掺杂区域110后，在所述偏移间隔层109外周形成侧墙111，在所述栅极107两侧的所述偏移间隔层109外围生长所述侧墙111，例如所述栅极107的一侧形成有第一侧墙1111，在所述栅极107的另一侧形成有第二侧墙1112。所述侧墙111例如为氧化硅层和/或氮化硅层。生长完所述侧墙111后，在步骤S4至S5中，所述源极106和漏极105位于所述阱区112中，例如P型阱区或N型阱区中，在所述阱区112中进行源/漏区离子注入过程，形成所述源极106和所述漏极105，对所述阱区112进行源/漏注入时，例如，可以在栅极107的每个侧壁旁的衬底101内横向地植入。在一个实施方式中，所述源极106和漏极105通过用杂质如砷、磷或硼掺杂来构造。用硼掺杂增加形成P-型区域的正电荷，而用砷或磷掺杂增加形成N-型区域的电子。还例如使用其他掺杂剂以实现本发明的半导体结构。所述源极106和所述漏极105还例如通过使用诸如扩散和光刻的工艺来形成。在进行所述源极106或者所述漏极105注入过程中，为了避免对所述衬底101上非注入区域造成影响，例如用光阻遮挡所述非注入区域。

本发明的目的还在于提供一种半导体结构，包括：衬底101，有源区102，栅极107，源极106和漏极105。

请参阅图8a，所述有源区102位于所述衬底101上，并包括一狭窄区域104。所述栅极107位于所述有源区102上。所述源极106位于所述衬底101中，且位于所述栅极107的一侧。所述漏极105位于所述衬底101中，且位于所述栅极107的另一侧，其中，所述狭窄区域104位于所述源极106和所述栅极107之间，也可以位于所述漏极105和所述栅极107之间，本实施例中，所述狭窄区域104位于所述源极106和所述栅极107之间，且所述狭窄区域104与所述栅极107之间具有一段距离，此处的一段距离能避免所述狭窄区域104熔断时破坏所述栅极107的结构，能使所述栅极107始终起到开关的作用。所述栅极107的两侧形成有偏移间隔层109，所述偏移间隔层109的外围形成有侧墙111。

请参阅图8a，本发明所述有源区102例如包括第一有源区1021和第二有源区1022，所述第一有源区1021和所述第二有源区1022之间连接有所述狭窄区域104，所述狭窄区域104位于所述源极106和所述栅极107之间，且所述狭窄区域104与栅极107之间具有一段距离。所述第一有源区1021的面积例如大于所述第二有源区1022的面积，所述第一有源区1021上形成有所述栅极107，所述狭窄区域104有阻断电流的作用，所述栅极107能起到开关的作用。所述狭窄区域104的宽度小于所述有源区102中非狭窄区域的宽度，例如小于所述第一有源区1021和/或所述第二有源区1022的宽度的1/2，是一个宽度很窄的区域，为了确保熔丝区电阻较大，发热量大。所述狭窄区域104的形状例如为长条状，通过此窄宽度的狭窄区域104的熔断与否，来控制氧化物半导体应用于一次性编程储存装置中时存储逻辑“1”或逻辑“0”信息。

请参阅图8a，在所述衬底101上例如还形成有深N型阱层(Deep N-well layer；DNW)，具有隔离噪音的作用。所述衬底101上具有形成在其上的一个或多个集成电路。所述衬底101的材料例如为硅、锗、硅锗或碳化硅等，也例如是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还例如为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。所述衬底101例如根据设计需求注入一定的掺杂粒子以改变电学参数，上述衬底101例如是一P型或N型硅衬底。

请参阅图8a至图8b，本发明为金属氧化物半导体中的沟道内硅的熔断，使得在单个金属氧化物半导体上，就能控制一次性编程储存装置中逻辑“1”和逻辑“0”信息的存储，从而使芯片的面积减少。金属氧化物半导体的长度及宽度缩小到一定尺寸后，金属氧化物半导体在大电流下，会在所述第二侧墙1112的下方，未形成浅掺杂区域110的区域即狭窄区域104发生熔断，通过此区域下是否发生熔断来决定单个金属氧化物半导体在一次性编程储存装置中存储逻辑“1”还是逻辑“0”信息。当例如所述源极106加电压，所述栅极107加电压使沟道打开，所述漏极105的电压为所述源极106电压的一半时，由于没有在靠近所述源极106的一端形成所述浅掺杂区域110，且靠近所述源极106的所述有源区102宽度较小，导致所述源极106端的第二侧墙1112下的有源区102的电阻较大，所述有源区102的狭窄区域104容易发热导致熔断，此时，金属氧化物半导体应用于一次性编程储存装置中时存储逻辑“0”信息。当例如源极加电压，所述栅极107不加电压，此时金属氧化物半导体的沟道未打开，所述漏极105端的电压为所述源极106端电压的一半时，沟道无电流通过，此时，所述有源区102的狭窄区域104未发生熔断，此时，金属氧化物半导体应用于一次性编程储存装置中时存储逻辑“1”信息。

综上所述，本发明通过设置狭窄区域，通过狭窄区域是否熔断，来使单个金属氧化物半导体就能完成一次性编程储存装置中逻辑“1”和逻辑“0”信息的存储，进而减小了芯片的面积以及制造成本。本发明不需要额外离子植入及额外增加光罩就可实现单个金属氧化物半导体熔断功能的实现，就能完成一次性编程储存装置中逻辑“1”和逻辑“0”信息的存储，可以极大降低一次性编程储存装置的面积，降低单位芯片的生产成本。本发明只需在栅极的一侧形成浅掺杂区域结构，不需要在所述栅极的两侧均形成所述浅掺杂区域，进一步简化了工艺和降低了生产成本。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。

Claims (9)

1.一种半导体结构，其特征在于，包括：

衬底；

有源区，位于所述衬底上，所述有源区包含一狭窄区域，所述狭窄区域的宽度小于所述有源区非狭窄区域的宽度；

栅极，位于所述有源区上；

源极，位于所述衬底中，且位于所述栅极的一侧；

漏极，位于所述衬底中，且位于所述栅极的另一侧；

其中，所述狭窄区域位于所述栅极的一侧，且位于源/漏极和所述栅极之间，所述狭窄区域与所述栅极之间具有一段水平距离。

2.根据权利要求1所述的一种半导体结构，其特征在于，所述半导体结构还包含浅掺杂区域，所述浅掺杂区域和所述狭窄区域分别位于所述栅极的两侧，且所述浅掺杂区域位于所述源/漏极和所述栅极之间的所述有源区中。

3.根据权利要求2所述的一种半导体结构，其特征在于，所述有源区的所述衬底上含有垫氧化层。

4.根据权利要求1所述的一种半导体结构，其特征在于，所述衬底中含有P型阱区和/或N型阱区，所述源极和所述漏极位于所述P型阱区或所述N型阱区中。

5.根据权利要求1所述的一种半导体结构，其特征在于，所述半导体结构还包含有侧墙，所述侧墙位于所述栅极的两侧。

6.一种根据权利要求1-5任一项所述的半导体结构的制造方法，其特征在于，其至少包括以下步骤：

提供一衬底；

形成有源区于所述衬底上，所述有源区包含一狭窄区域，所述狭窄区域的宽度小于所述有源区非狭窄区域的宽度；

形成栅极于所述有源区上；

形成源极于所述衬底中，所述源极位于所述栅极的一侧；

形成漏极于所述衬底中，所述漏极位于所述栅极的另一侧；

其中，所述狭窄区域位于所述栅极的一侧，且位于源/漏极和所述栅极之间，所述狭窄区域与所述栅极之间具有一段水平距离。

7.根据权利要求6所述的一种半导体结构的制造方法，其特征在于，所述有源区形成的步骤包括：

在所述衬底上形成一垫氧化层；

在所述垫氧化层上形成图案化光阻层，所述图案化光阻层覆盖所述有源区上的所述垫氧化层；

移除未被所述图案化光阻层覆盖的所述垫氧化层，获得所述有源区。

8.根据权利要求6所述的一种半导体结构的制造方法，其特征在于，在形成所述栅极之后、所述源/漏极之前，还包括在所述栅极和所述源/漏极之间的所述有源区中形成浅掺杂区域。

9.根据权利要求8所述的一种半导体结构的制造方法，其特征在于，在形成所述浅掺杂区域之后、所述源/漏极之前，还包括在所述栅极两侧形成侧墙。

Images