CN111428691A - 芯片的调试方法、芯片的调试装置、存储介质和处理器 - Google Patents

芯片的调试方法、芯片的调试装置、存储介质和处理器 Download PDF

Info

Publication number
CN111428691A
CN111428691A CN202010318635.1A CN202010318635A CN111428691A CN 111428691 A CN111428691 A CN 111428691A CN 202010318635 A CN202010318635 A CN 202010318635A CN 111428691 A CN111428691 A CN 111428691A
Authority
CN
China
Prior art keywords
debugging
chip
signal
sampling
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010318635.1A
Other languages
English (en)
Inventor
郭春成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Valley Digital Analog Suzhou Semiconductor Co ltd
Analogix International LLC
Original Assignee
Silicon Valley Digital Analog Suzhou Semiconductor Co ltd
Analogix International LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Valley Digital Analog Suzhou Semiconductor Co ltd, Analogix International LLC filed Critical Silicon Valley Digital Analog Suzhou Semiconductor Co ltd
Priority to CN202010318635.1A priority Critical patent/CN111428691A/zh
Publication of CN111428691A publication Critical patent/CN111428691A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2218/00Aspects of pattern recognition specially adapted for signal processing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2218/00Aspects of pattern recognition specially adapted for signal processing
    • G06F2218/08Feature extraction
    • G06F2218/10Feature extraction by analysing the shape of a waveform, e.g. extracting parameters relating to peaks

Abstract

本申请提供了一种芯片的调试方法、芯片的调试装置、存储介质、处理器和电子设备,该芯片的调试方法包括:对芯片的调试信号进行采样,记录调试信号的多个状态值;根据多个状态值生成调试信号的波形图;根据波形图对芯片进行调试。上述调试方法对调试信号进行采样,根据采样得到的状态值数据生成波形图,再根据波形图进行调试以实现对芯片问题的分析和定位,相比于现有技术中采用飞线进行问题的分析和定位,该方法无需断电导致芯片的工作环境发生改变,从而降低了芯片调试的难度。

Description

芯片的调试方法、芯片的调试装置、存储介质和处理器
技术领域
本申请涉及芯片调试技术领域,具体而言,涉及一种芯片的调试方法、芯片的调试装置、存储介质、处理器和电子设备。
背景技术
芯片的集成度越来越高,功能越来越复杂,都会留出大量的调试信号以确定芯片的工作状态。最常用的方法就是通过数据总线,如I2C、SPI、JTAG、UART等等,去读取芯片的寄存器信息,也可以通过示波器、逻辑分析仪等等设备直接测量调试信号。这些常规调试方法适用于类似实验室的应用条件。
当芯片被应用到系统中时,在实际的设计上,只能提供有限的测试点。遇到问题的时候,只能通过飞线进行问题的分析和定位。通常情况,为了安全性,飞线需要在断电的情况下进行。无论是对系统进行断电,还是飞线,都会与原有的系统有些差异,调试会比较困难。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解,因此,背景技术中可能包含某些信息,这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种芯片的调试方法、芯片的调试装置、存储介质、处理器和电子设备,以解决现有技术中的芯片的调试方法难度较大的问题。
根据本发明实施例的一个方面,提供了一种芯片的调试方法,包括:对芯片的调试信号进行采样,记录所述调试信号的多个状态值根据多个所述状态值生成所述调试信号的波形图;根据所述波形图对所述芯片进行调试。
可选地,对芯片的调试信号进行采样,记录所述调试信号的状态值,包括:根据所述调试信号的频率确定采样频率;根据所述采样频率对所述调试信号进行采样,得到所述调试信号的多个幅值;根据所述幅值确定所述调试信号的状态值,并将所述状态值存储在所述芯片的寄存器中,所述幅值与所述状态值一一对应。
可选地,根据所述幅值确定所述调试信号的状态值,包括:在所述幅值大于或者等于第一阈值的情况下,所述状态值为1;在所述幅值小于或等于第二阈值的情况下,所述状态值为0,所述第二阈值小于所述第一阈值。
可选地,所述第一阈值为0.7V,所述第二阈值为0.3V。
可选地,在对芯片的调试信号进行采样之前,所述调试方法还包括:对多个预备调试信号进行筛选,得到所述调试信号。
可选地,根据多个所述状态值生成所述调试信号的波形图,包括:读取所述寄存器的数据;根据所述数据生成所述调试信号的波形图。
根据本发明实施例的另一个方面,提供了一种芯片的调试装置,包括:采样单元,用于对芯片的调试信号进行采样,记录所述调试信号的多个状态值;生成单元,用于根据多个所述状态值生成所述调试信号的波形图;调试单元,用于根据所述波形图对所述芯片进行调试。
根据本发明实施例的再一方面,还提供了一种存储介质,所述存储介质包括存储的程序,其中,所述程序执行任意一种所述的调试方法。
根据本发明实施例的又一方面,还提供了一种处理器,所述处理器用于运行程序,其中,所述程序运行时执行任意一种所述的调试方法。
根据本发明实施例的再一方面,还提供了一种电子设备,包括:一个或多个处理器,存储器以及一个或多个程序,其中,所述一个或多个程序被存储在所述存储器中,并且被配置为由所述一个或多个处理器执行,所述一个或多个程序包括用于执行任意一种所述的调试方法。
在本发明实施例中,上述芯片的调试方法中,首先,对芯片的调试信号进行采样,记录上述调试信号的多个状态值,然后,根据多个上述状态值生成上述调试信号的波形图,最后,根据上述波形图对上述芯片进行调试。上述调试方法对调试信号进行采样,根据采样得到的状态值数据生成波形图,再根据波形图进行调试以实现对芯片问题的分析和定位,相比于现有技术中采用飞线进行问题的分析和定位,该方法无需断电导致芯片的工作环境发生改变,从而降低了芯片调试的难度。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请的一种实施例的芯片的调试方法的流程图;
图2示出了根据本申请的一种实施例的芯片内部调试装置与外部装置的连接示意图;
图3示出了根据本申请的一种实施例的波形图的示意图;以及
图4示出了根据本申请的一种实施例的芯片的调试装置的示意图。
其中,上述附图包括以下附图标记:
01、预备调试信号;02、调试信号;10、芯片;11、多路选择器;12、采样模块;13、管脚;14、寄存器;20、数据总线;30、控制器;40、制图软件。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的,现有技术中的芯片的调试方法难度较大,为了解决上述问题,本申请的一种典型的实施方式中,提供了一种芯片的调试方法、芯片的调试装置、存储介质、处理器和电子设备。
根据本申请的实施例,提供了一种芯片的调试方法。
图1是根据本申请实施例的芯片的调试方法的流程图。如图1所示,该方法包括以下步骤:
步骤S101,对芯片的调试信号进行采样,记录上述调试信号的多个状态值;
步骤S102,根据多个上述状态值生成上述调试信号的波形图;
步骤S103,根据上述波形图对上述芯片进行调试。
上述芯片的调试方法中,首先,对芯片的调试信号进行采样,记录上述调试信号的多个状态值,然后,根据多个上述状态值生成上述调试信号的波形图,最后,根据上述波形图对上述芯片进行调试。上述调试方法对调试信号进行采样,根据采样得到的状态值数据生成波形图,再根据波形图进行调试以实现对芯片问题的分析和定位,相比于现有技术中采用飞线进行问题的分析和定位,该方法无需断电导致芯片的工作环境发生改变,从而降低了芯片调试的难度。
需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
本申请的一种实施例中,对芯片的调试信号进行采样,记录上述调试信号的状态值,包括:根据上述调试信号的频率确定采样频率;根据上述采样频率对上述调试信号进行采样,得到上述调试信号的多个幅值;根据上述幅值确定上述调试信号的状态值,并将上述状态值存储在上述芯片的寄存器中,上述幅值与上述状态值一一对应。具体地,上述采样频率大于或者等于上述调试信号的频率的2倍,以保证可以获得有效的状态值数据,使得状态值数据生成的波形图可以准确分析芯片内部信号的状态,从而便于进行芯片问题的分析和定位。
需要说明的是,将上述状态值存储在上述芯片的寄存器中,以便于通过预留的数据总线获取上述状态值数据,且数据获取过程不影响芯片的工作环境。
本申请的一种实施例中,根据上述幅值确定上述调试信号的状态值,包括:在上述幅值大于或者等于第一阈值的情况下,上述状态值为1;在上述幅值小于或等于第二阈值的情况下,上述状态值为0,上述第二阈值小于上述第一阈值。具体地,在上述幅值大于或者等于第一阈值的情况下,即调试信号为高电平,上述状态值为1,在上述幅值小于或等于第二阈值的情况下,上述状态值为0,即调试信号为低电平,上述状态值为0,从而采用bit值将上述状态值记录在寄存器中。
本申请的一种实施例中,上述第一阈值为0.7V,上述第二阈值为0.3V。具体地,上述第一阈值和上述第二阈值不限于此,本领域技术人员可以根据实际情况选择合适的第一阈值和第二阈值。
本申请的一种实施例中,在对芯片的调试信号进行采样之前,上述调试方法还包括:对多个预备调试信号进行筛选,得到上述调试信号。具体地,采用多路选择器MUX对多个预备调试信号进行筛选,选择一个预备调试信号作为调试信号进行采样
本申请的一种实施例中,根据多个上述状态值生成上述调试信号的波形图,包括:读取上述寄存器的数据;根据上述数据生成上述调试信号的波形图。具体地,具体地,控制器通过预留的数据总线获取上述寄存器的数据,即控制器读取上述寄存器的状态值数据,并将状态值数据发送给制图软件,以生成上述调试信号的波形图,在不影响芯片工作状态的情况下,上述波形图可以直观反馈芯片内部信号的状态,便于芯片问题的分析和定位,提高芯片调试的效率。
需要说明的是,上述调试方法采用制图软件生成调试信号的波形图,可以降低对外部设备的依赖,例如,外部设备为示波器、逻辑分析仪等等,从而降低调试成本。
还需要说明的是,如图2所示,芯片10内部的调试装置包括多路选择器11、采样模块12、管脚13和寄存器14,多个预备调试信号01通过多路选择器11进行筛选,筛选得到的调试信号02发送至采样模块12进行采样后,经过输出至管脚13,采样模块12将记录的状态值存储在寄存器14中,控制器30通过数据总线20读取寄存器14的状态值数据并发送数据至制图软件40,制图软件40根据状态值数据生成上述调试信号的波形图,并显示在显示器上,如图3所示。
本申请实施例还提供了一种芯片的调试装置,需要说明的是,本申请实施例的芯片的调试装置可以用于执行本申请实施例所提供的用于芯片的调试方法。以下对本申请实施例提供的芯片的调试装置进行介绍。
图4是根据本申请实施例的芯片的调试装置的示意图。如图4所示,该装置包括:
采样单元100,用于对芯片的调试信号进行采样,记录上述调试信号的多个状态值;
生成单元200,用于根据多个上述状态值生成上述调试信号的波形图;
调试单元300,用于根据上述波形图对上述芯片进行调试。
上述芯片的调试装置中,采样单元对芯片的调试信号进行采样,记录上述调试信号的多个状态值,生成单元根据多个上述状态值生成上述调试信号的波形图,调试单元根据上述波形图对上述芯片进行调试。上述调试装置对调试信号进行采样,根据采样得到的状态值数据生成波形图,再根据波形图进行调试以实现对芯片问题的分析和定位,相比于现有技术中采用飞线进行问题的分析和定位,该装置无需断电导致芯片的工作环境发生改变,从而降低了芯片调试的难度。
本申请的一种实施例中,上述采样单元包括第一确定模块、采样模块和第二确定模块,其中,上述第一确定模块用于根据上述调试信号的频率确定采样频率;上述采样模块用于根据上述采样频率对上述调试信号进行采样,得到上述调试信号的多个幅值;上述第二确定模块用于根据上述幅值确定上述调试信号的状态值,并将上述状态值存储在上述芯片的寄存器中,上述幅值与上述状态值一一对应。具体地,上述采样频率大于或者等于上述调试信号的频率的2倍,以保证可以获得有效的状态值数据,使得状态值数据生成的波形图可以准确分析芯片内部信号的状态,从而便于进行芯片问题的分析和定位。
需要说明的是,将上述状态值存储在上述芯片的寄存器中,以便于通过预留的数据总线获取上述状态值数据,且数据获取过程不影响芯片的工作环境。
本申请的一种实施例中,上述第二确定模块包括第一确定子模块和第二确定子模块,其中,上述第一确定子模块用于在上述幅值大于或者等于第一阈值的情况下,上述状态值为1;上述第二确定子模块用于在上述幅值小于或等于第二阈值的情况下,上述状态值为0,上述第二阈值小于上述第一阈值。具体地,在上述幅值大于或者等于第一阈值的情况下,即调试信号为高电平,上述状态值为1,在上述幅值小于或等于第二阈值的情况下,上述状态值为0,即调试信号为低电平,上述状态值为0,从而采用bit值将上述状态值记录在寄存器中。
本申请的一种实施例中,上述第一阈值为0.7V,上述第二阈值为0.3V。具体地,上述第一阈值和上述第二阈值不限于此,本领域技术人员可以根据实际情况选择合适的第一阈值和第二阈值。
本申请的一种实施例中,上述调试装置还包括筛选单元,上述筛选单元用于在对芯片的调试信号进行采样之前,对多个预备调试信号进行筛选,得到上述调试信号。具体地,采用多路选择器MUX对多个预备调试信号进行筛选,选择一个预备调试信号作为调试信号进行采样。
本申请的一种实施例中,上述生成单元包括处理模块和生成模块,其中,上述处理模块用于读取上述寄存器的数据;上述生成模块用于根据上述数据生成上述调试信号的波形图。具体地,控制器通过预留的数据总线获取上述寄存器的数据,即控制器读取上述寄存器的状态值数据,并将状态值数据发送给制图软件,以生成上述调试信号的波形图,在不影响芯片工作状态的情况下,上述波形图可以直观反馈芯片内部信号的状态,便于芯片问题的分析和定位,提高芯片调试的效率。
需要说明的是,上述调试方法采用制图软件生成调试信号的波形图,可以降低对外部设备的依赖,例如,外部设备为示波器、逻辑分析仪等等,从而降低调试成本。
本申请的一种具体的实施例中,调试装置通过硬件和硬件结合的方式实现,如图2所示,调试装置包括多路选择器11、采样模块12、管脚13和寄存器14,多个预备调试信号01通过多路选择器11进行筛选,筛选得到的调试信号02发送至采样模块12进行采样后,经过输出至管脚13,采样模块12将记录的状态值存储在寄存器14中,控制器30通过数据总线20读取寄存器14的状态值数据并发送数据至制图软件40,制图软件40根据状态值数据生成上述调试信号的波形图,并显示在显示器上,如图3所示。
本申请实施例还提供了一种电子设备,包括:一个或多个处理器,存储器以及一个或多个程序,其中,上述一个或多个程序被存储在上述存储器中,并且被配置为由上述一个或多个处理器执行,上述一个或多个程序包括用于执行任意一种上述的调试方法。
上述电子设备中,采样单元对芯片的调试信号进行采样,记录上述调试信号的多个状态值,生成单元根据多个上述状态值生成上述调试信号的波形图,调试单元根据上述波形图对上述芯片进行调试。上述调试装置对调试信号进行采样,根据采样得到的状态值数据生成波形图,再根据波形图进行调试以实现对芯片问题的分析和定位,相比于现有技术中采用飞线进行问题的分析和定位,该电子设备无需断电导致芯片的工作环境发生改变,从而降低了芯片调试的难度。
上述芯片的调试装置包括处理器和存储器,上述采样单元、生成单元和调试单元等均作为程序单元存储在存储器中,由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
处理器中包含内核,由内核去存储器中调取相应的程序单元。内核可以设置一个或以上,通过调整内核参数来解决现有技术中的芯片的调试方法难度较大的问题。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM),存储器包括至少一个存储芯片。
本发明实施例提供了一种存储介质,其上存储有程序,该程序被处理器执行时实现上述芯片的调试方法。
本发明实施例提供了一种处理器,上述处理器用于运行程序,其中,上述程序运行时执行上述芯片的调试方法。
本发明实施例提供了一种设备,设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序,处理器执行程序时实现至少以下步骤:
步骤S101,对芯片的调试信号进行采样,记录上述调试信号的多个状态值;
步骤S102,根据多个上述状态值生成上述调试信号的波形图;
步骤S103,根据上述波形图对上述芯片进行调试。
本文中的设备可以是服务器、PC、PAD、手机等。
本申请还提供了一种计算机程序产品,当在数据处理设备上执行时,适于执行初始化有至少如下方法步骤的程序:
步骤S101,对芯片的调试信号进行采样,记录上述调试信号的多个状态值;
步骤S102,根据多个上述状态值生成上述调试信号的波形图;
步骤S103,根据上述波形图对上述芯片进行调试。
在本发明的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的方式实现。其中,以上所描述的装置实施例仅仅是示意性的,例如上述单元的划分,可以为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,单元或模块的间接耦合或通信连接,可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理器中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。而前述的存储介质包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请的芯片的调试方法中,首先,对芯片的调试信号进行采样,记录上述调试信号的多个状态值,然后,根据多个上述状态值生成上述调试信号的波形图,最后,根据上述波形图对上述芯片进行调试。上述调试方法对调试信号进行采样,根据采样得到的状态值数据生成波形图,再根据波形图进行调试以实现对芯片问题的分析和定位,相比于现有技术中采用飞线进行问题的分析和定位,该方法无需断电导致芯片的工作环境发生改变,从而降低了芯片调试的难度。
2)、本申请的芯片的调试装置中,采样单元对芯片的调试信号进行采样,记录上述调试信号的多个状态值,生成单元根据多个上述状态值生成上述调试信号的波形图,调试单元根据上述波形图对上述芯片进行调试。上述调试装置对调试信号进行采样,根据采样得到的状态值数据生成波形图,再根据波形图进行调试以实现对芯片问题的分析和定位,相比于现有技术中采用飞线进行问题的分析和定位,该装置无需断电导致芯片的工作环境发生改变,从而降低了芯片调试的难度。
3)、本申请的电子设备中,采样单元对芯片的调试信号进行采样,记录上述调试信号的多个状态值,生成单元根据多个上述状态值生成上述调试信号的波形图,调试单元根据上述波形图对上述芯片进行调试。上述调试装置对调试信号进行采样,根据采样得到的状态值数据生成波形图,再根据波形图进行调试以实现对芯片问题的分析和定位,相比于现有技术中采用飞线进行问题的分析和定位,该电子设备无需断电导致芯片的工作环境发生改变,从而降低了芯片调试的难度。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (10)

1.一种芯片的调试方法,其特征在于,包括:
对芯片的调试信号进行采样,记录所述调试信号的多个状态值;
根据多个所述状态值生成所述调试信号的波形图;
根据所述波形图对所述芯片进行调试。
2.根据权利要求1所述的调试方法,其特征在于,对芯片的调试信号进行采样,记录所述调试信号的状态值,包括:
根据所述调试信号的频率确定采样频率;
根据所述采样频率对所述调试信号进行采样,得到所述调试信号的多个幅值;
根据所述幅值确定所述调试信号的状态值,并将所述状态值存储在所述芯片的寄存器中,所述幅值与所述状态值一一对应。
3.根据权利要求2所述的调试方法,其特征在于,根据所述幅值确定所述调试信号的状态值,包括:
在所述幅值大于或者等于第一阈值的情况下,所述状态值为1;
在所述幅值小于或等于第二阈值的情况下,所述状态值为0,所述第二阈值小于所述第一阈值。
4.根据权利要求3所述的调试方法,其特征在于,所述第一阈值为0.7V,所述第二阈值为0.3V。
5.根据权利要求1所述的调试方法,其特征在于,在对芯片的调试信号进行采样之前,所述调试方法还包括:
对多个预备调试信号进行筛选,得到所述调试信号。
6.根据权利要求2所述的调试方法,其特征在于,根据多个所述状态值生成所述调试信号的波形图,包括:
读取所述寄存器的数据;
根据所述数据生成所述调试信号的波形图。
7.一种芯片的调试装置,其特征在于,包括:
采样单元,用于对芯片的调试信号进行采样,记录所述调试信号的多个状态值;
生成单元,用于根据多个所述状态值生成所述调试信号的波形图;
调试单元,用于根据所述波形图对所述芯片进行调试。
8.一种存储介质,其特征在于,所述存储介质包括存储的程序,其中,所述程序执行权利要求1至6中任意一项所述的调试方法。
9.一种处理器,其特征在于,所述处理器用于运行程序,其中,所述程序运行时执行权利要求1至6中任意一项所述的调试方法。
10.一种电子设备,其特征在于,包括:一个或多个处理器,存储器以及一个或多个程序,其中,所述一个或多个程序被存储在所述存储器中,并且被配置为由所述一个或多个处理器执行,所述一个或多个程序包括用于执行权利要求1至6中任意一项所述的调试方法。
CN202010318635.1A 2020-04-21 2020-04-21 芯片的调试方法、芯片的调试装置、存储介质和处理器 Pending CN111428691A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010318635.1A CN111428691A (zh) 2020-04-21 2020-04-21 芯片的调试方法、芯片的调试装置、存储介质和处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010318635.1A CN111428691A (zh) 2020-04-21 2020-04-21 芯片的调试方法、芯片的调试装置、存储介质和处理器

Publications (1)

Publication Number Publication Date
CN111428691A true CN111428691A (zh) 2020-07-17

Family

ID=71556579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010318635.1A Pending CN111428691A (zh) 2020-04-21 2020-04-21 芯片的调试方法、芯片的调试装置、存储介质和处理器

Country Status (1)

Country Link
CN (1) CN111428691A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115656786A (zh) * 2022-12-09 2023-01-31 北京紫光芯能科技有限公司 一种芯片检测方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102590606A (zh) * 2012-02-28 2012-07-18 保定浪拜迪电气股份有限公司 不同频率信号等间隔采样电路及采样方法
CN103116554A (zh) * 2013-03-05 2013-05-22 中国人民解放军国防科学技术大学 用于fpga芯片调试的信号采样缓存装置
CN104504187A (zh) * 2014-12-11 2015-04-08 安徽师范大学 一种基于串行通信接口的fpga在线验证结构和方法
CN106294056A (zh) * 2016-08-10 2017-01-04 北京网迅科技有限公司杭州分公司 芯片调试方法和装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102590606A (zh) * 2012-02-28 2012-07-18 保定浪拜迪电气股份有限公司 不同频率信号等间隔采样电路及采样方法
CN103116554A (zh) * 2013-03-05 2013-05-22 中国人民解放军国防科学技术大学 用于fpga芯片调试的信号采样缓存装置
CN104504187A (zh) * 2014-12-11 2015-04-08 安徽师范大学 一种基于串行通信接口的fpga在线验证结构和方法
CN106294056A (zh) * 2016-08-10 2017-01-04 北京网迅科技有限公司杭州分公司 芯片调试方法和装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
何云强: "《电子线路设计、检验、测试实用手册 第四卷》", 31 May 2005 *
劳有兰等: "《数字电子技术》", 30 September 2013 *
盖强等: "《局域波分析理论及工程应用》", 31 October 2015 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115656786A (zh) * 2022-12-09 2023-01-31 北京紫光芯能科技有限公司 一种芯片检测方法及装置
CN115656786B (zh) * 2022-12-09 2023-03-31 北京紫光芯能科技有限公司 一种芯片检测方法及装置

Similar Documents

Publication Publication Date Title
US6829751B1 (en) Diagnostic architecture using FPGA core in system on a chip design
EP3369015B1 (en) Methods and circuits for debugging circuit designs
WO2013158788A2 (en) Devices for indicating a physical layer error
US20070168749A1 (en) Method and system for tracing program execution in field programmable gate arrays
CN105893230A (zh) 一种检测硬盘iops性能的方法及装置
US20110131553A1 (en) Associating probes with test cases
US20070043548A1 (en) Verifying a simulated hardware environment for a simulated device under test
CN112597064B (zh) 对程序进行仿真的方法、电子设备及存储介质
JP2014532861A (ja) プログラム可能な試験機器
CN113014339A (zh) PCIe外插卡接收通道的质量测试方法、装置及设备
CN108572895A (zh) 一种Linux下自动检查软硬件配置的稳定性测试方法
CN111428691A (zh) 芯片的调试方法、芯片的调试装置、存储介质和处理器
CN117076337A (zh) 一种数据传输方法、装置、电子设备及可读存储介质
CN112541313B (zh) 为逻辑分析态配置触发表达式的方法和装置
CN112485699A (zh) 一种服务器电源测试系统
KR101505258B1 (ko) 프로브리스 트레이스 캡처를 갖는 아키텍처 실행의 재생
CN109902001B (zh) 对未初始化变量的检测方法及终端设备
US9946624B1 (en) Systems and methods to capture data signals from a dynamic circuit
US7313747B2 (en) Measuring microprocessor susceptibility to internal noise generation
Karnane et al. Automating root-cause analysis to reduce time to find bugs by up to 50%
CN111858210A (zh) Wwan测试设备
CN116521468B (zh) 一种fpga在线调试方法及支持在线调试的fpga
CN114443378B (zh) 服务器信号测试系统及方法
CN107122275A (zh) 一种查看rmt测试信息的设备及方法
CN114325357A (zh) 一种debug系统、方法、装置以及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200717

RJ01 Rejection of invention patent application after publication