CN112541313B - 为逻辑分析态配置触发表达式的方法和装置 - Google Patents

Abstract

本申请提供了一种为逻辑分析态配置触发表达式的方法和装置。该方法包括：对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，目标逻辑分析模块的触发表达式为动态触发表达式；将动态触发表达式的相关信息存储至存储单元中，动态触发表达式的相关信息用于供目标逻辑分析模块确定是否捕获检测到的信号，动态触发表达式为可动态调整的触发表达式。该方法保证了较为灵活地为逻辑分析态配置触发表达式，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

Description

为逻辑分析态配置触发表达式的方法和装置

技术领域

本申请涉及FPGA领域，具体而言，涉及一种为逻辑分析态配置触发表达式的方法、装置、逻辑分析仪的处理方法、计算机可读存储介质、处理器、逻辑分析仪和FPGA系统。

背景技术

借用传统逻辑分析仪的理念和功能，在线逻辑分析仪利用FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)中的逻辑资源，将这部分功能植入到FPGA设计当中。在线逻辑分析仪可为用户实时监测硬件电路的逻辑电平并加以存储，同时以时序波形图直观显示，能够帮助用户更加便捷、灵活快速的进行硬件电路设计，便于用户快速监测、分析电路设计中的错误，缩短开发周期，降低开发成本。

例如，如申请号为CN201910242559.8的专利文件公开了一种在线逻辑分析仪的布局布线方法与装置，该FPGA在线逻辑分析仪的布局布线方法通过在对FPGA芯片进行硬件电路布局布线时，先根据获取的用户设计网表进行用户设计布局布线，并在用户设计布局布线的过程中对已经被使用的资源进行标记，之后在未被标记的资源中根据在线逻辑分析仪网表进行在线逻辑分析仪的布局布线，以此实现先对用户设计进行布局布线，然后利用剩余资源对在线逻辑分析仪进行布局布线，进而可以优先保证用户设计的布局布线，同时又使其免受在线逻辑分析仪布局布线的影响，使得两者之间相互独立、互不影响，从而便于布局布线问题的排查和解决。

由上述内容可知，但是上述发明并未公开本申请的技术内容，且现有技术中，在进行硬件电路设计过程中，如何灵活配置逻辑资源，直接影响用户分析和调试FPGA设计的便捷性。但是目前尚未发现支持用户为逻辑分析仪设置任意触发条件的方法。

因此，亟需一种可以为逻辑分析仪设置任意触发条件的方法。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种为逻辑分析态配置触发表达式的方法、装置、逻辑分析仪的处理方法、计算机可读存储介质、处理器、逻辑分析仪和FPGA系统，以解决现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

根据本发明实施例的一个方面，提供了一种为逻辑分析态配置触发表达式的方法，包括：对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，所述目标逻辑分析模块的所述触发表达式为动态触发表达式；将所述动态触发表达式的相关信息存储至存储单元中，所述动态触发表达式的相关信息用于供所述目标逻辑分析模块确定是否捕获检测到的信号，所述动态触发表达式为可动态调整的所述触发表达式。

可选地，对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，包括：采用预编译指令对所述逻辑分析模块的触发表达式的类型进行配置，形成所述目标逻辑分析模块。

可选地，对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，包括：对逻辑分析模块的触发表达式的类型进行配置，形成所述目标逻辑分析模块和非目标逻辑分析模块，所述非目标逻辑分析模块的触发表达式为不可动态调整的所述触发表达式。

可选地，在将所述动态触发表达式的相关信息存储至存储单元中之前，所述方法还包括：确定动态触发表达式以及结果数据，所述动态触发表达式包括至少一个触发条件，所述结果数据包括多个地址数据和各所述地址数据对应的结果值，所述结果值为所述动态触发表达式的值，一个所述地址数据由N个地址值形成的，N与所述动态触发表达式中的所述触发条件的个数相同，所述地址值为表征是否满足所述触发条件的值。

可选地，确定动态触发表达式以及结果数据，包括：获取所述触发条件；至少基于所述触发条件，确定所述动态触发表达式；基于所述动态触发表达式，确定对应的所述结果数据。

可选地，至少基于所述触发条件，确定所述动态触发表达式，包括：确定多个所述触发条件之间的逻辑关系；根据所述触发条件和所述逻辑关系，确定所述动态触发表达式。

可选地，所述存储单元包括存储器和寄存器，将所述动态触发表达式的相关信息进行存储，包括：将触发条件数据存储至所述寄存器中，所述触发条件数据为所述动态触发表达式的所有的所述触发条件；将所述结果数据存储至所述存储器中。

可选地，将所述结果数据存储至所述存储器中，包括：将所述结果数据转换为真值表，所述真值表包括所述地址数据、所述结果值以及所述地址数据和所述结果值的关系；将所述真值表存储至所述存储器中。

根据本发明实施例的另一方面，还提供了一种逻辑分析仪的处理方法，包括：接收采集指令；基于所述采集指令，从存储单元中调用动态触发表达式的相关信息；基于所述动态触发表达式的相关信息，确定是否捕获检测到的信号，所述动态触发表达式为可动态调整的触发表达式。

可选地，所述动态触发表达式的相关信息包括触发条件数据以及结果数据，所述触发条件数据为所述动态触发表达式的所有的所述触发条件，所述结果数据包括多个地址数据和各所述地址数据对应的结果值，所述结果值为所述动态触发表达式的值，一个所述地址数据由N个地址值形成的，N与所述动态触发表达式中的所述触发条件的个数相同，所述地址值为表征是否满足所述触发条件的值。

可选地，基于动态触发表达式的相关信息，确定是否捕获检测到的信号，包括：基于所述触发条件数据，确定当前地址数据，所述当前地址数据为检测到的信号对应的所述地址数据；基于所述当前地址数据，确定对应的所述结果值；根据所述结果值，确定是否捕获检测到的信号。

根据本发明实施例的再一方面，还提供了一种为逻辑分析态配置触发表达式的装置，包括配置单元和存储单元，其中，所述配置单元用于对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，所述目标逻辑分析模块的所述触发表达式为动态触发表达式；所述存储单元用于将所述动态触发表达式的相关信息存储至存储单元中，所述动态触发表达式的相关信息用于供所述目标逻辑分析模块确定是否捕获检测到的信号，所述动态触发表达式为可动态调整的所述触发表达式。

根据本发明实施例的又一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，所述程序执行任意一种所述的方法。

根据本发明实施例的另一方面，还提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行任意一种所述的方法。

根据本发明实施例的再一方面，还提供了一种逻辑分析仪，包括配置模块和逻辑分析模块，其中，所述配置模块用于执行任一种所述的方法；所述逻辑分析模块包括目标逻辑分析模块，所述目标逻辑分析模块与所述配置模块通信连接，用于执行任一种所述的方法，所述目标逻辑分析模块的触发表达式为动态触发表达式，所述动态触发表达式为可动态调整的所述触发表达式。

可选地，所述逻辑分析模块有多个，多个所述逻辑分析模块还包括非目标逻辑分析模块，所述非目标逻辑分析模块中的所述触发表达式为不可动态调整的所述触发表达式。

可选地，所述逻辑分析仪还包括控制模块，分别与所述配置模块以及所述目标逻辑分析模块通信连接，所述控制模块用于接收所述配置模块的信息，并至少基于所述信息控制所述目标逻辑分析模块工作。

根据本发明实施例的又一方面，还提供了一种FPGA系统，包括FPGA和逻辑分析仪，所述FPGA包括存储单元和工作模块；所述逻辑分析仪与所述存储单元和所述工作模块通信连接，所述逻辑分析仪为任一种所述的逻辑分析仪。

本申请为逻辑分析态配置触发表达式的方法，首先对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，所述目标逻辑分析模块的所述触发表达式为动态触发表达式；然后，将所述动态触发表达式的相关信息存储至存储单元中，所述动态触发表达式的相关信息用于供所述目标逻辑分析模块确定是否捕获检测到的信号，所述动态触发表达式为可动态调整的所述触发表达式。本申请的所述方法，无需重新进行综合、布局布线和下载码流等操作，通过配置所述动态触发表达式，并将其相关信息存储至存储单元中，通过调用所述相关信息，即可灵活控制所述目标逻辑分析模块对信号的捕获，保证了较为灵活地为逻辑分析态配置触发表达式，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的实施例的为逻辑分析态配置触发表达式的方法生成的流程示意图；

图2示出了根据本申请的实施例的逻辑分析仪的处理方法生成的流程示意图；

图3示出了根据本申请的实施例的为逻辑分析态配置触发表达式的装置的示意图；

图4示出了根据本申请的一种具体的实施例的逻辑分析仪的部分结构示意图；

图5示出了根据本申请的一种具体的实施例的逻辑分析仪的处理方法生成的流程示意图。

其中，上述附图包括以下附图标记：

30、逻辑分析模块；40、控制模块；50、JTAG模块。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术中所说的，现有技术中的逻辑分析仪不能灵活配置触发条件的问题，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种为逻辑分析态配置触发表达式的方法、装置、逻辑分析仪的处理方法、计算机可读存储介质、处理器、逻辑分析仪和FPGA系统。

根据本申请的实施例，提供了一种为逻辑分析态配置触发表达式的方法。

图1是根据本申请实施例的为逻辑分析态配置触发表达式的方法的流程图。如图1所示，该方法包括以下步骤：

步骤S101，对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，上述目标逻辑分析模块的上述触发表达式为动态触发表达式；

步骤S102，将上述动态触发表达式的相关信息存储至存储单元中，上述动态触发表达式的相关信息用于供上述目标逻辑分析模块确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的上述触发表达式。

上述的为逻辑分析态配置触发表达式的方法，首先对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，上述目标逻辑分析模块的上述触发表达式为动态触发表达式；然后，将上述动态触发表达式的相关信息存储至存储单元中，上述动态触发表达式的相关信息用于供上述目标逻辑分析模块确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的上述触发表达式。本申请的上述方法，无需重新进行综合、布局布线和下载码流等操作，通过配置上述动态触发表达式，并将其相关信息存储至存储单元中，通过调用上述相关信息，即可灵活控制上述目标逻辑分析模块对信号的捕获，保证了较为灵活地为逻辑分析态配置触发表达式，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

根据本申请的一种具体的实施例，对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，包括：采用预编译指令对上述逻辑分析模块的触发表达式的类型进行配置，形成上述目标逻辑分析模块。通过上述预编译指令配置上述逻辑分析模块的触发表达式，进一步地保证了对逻辑分析态触发条件的灵活配置。

根据本申请的另一种具体的实施例，对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，包括：对逻辑分析模块的触发表达式的类型进行配置，形成上述目标逻辑分析模块和非目标逻辑分析模块，上述非目标逻辑分析模块的触发表达式为不可动态调整的上述触发表达式。这样保证了不同的逻辑分析模块能匹配的对应的触发表达式的类型，上述方法可以适用于不同类型的逻辑分析模块，进一步地保证了较为灵活地为逻辑分析态配置触发条件，并且，上述目标逻辑分析模块方便灵活调整触发表达式，上述非目标逻辑分析模块较为节省存储资源。

本申请的再一种具体的实施例中，在将上述动态触发表达式的相关信息存储至存储单元中之前，上述方法还包括：确定动态触发表达式以及结果数据，上述动态触发表达式包括至少一个触发条件，上述结果数据包括多个地址数据和各上述地址数据对应的结果值，上述结果值为上述动态触发表达式的值，一个上述地址数据由N个地址值形成的，N与上述动态触发表达式中的上述触发条件的个数相同，上述地址值为表征是否满足上述触发条件的值。这样方便了后续上述目标逻辑分析模块根据动态触发表达式以及结果数据，确定是否捕获检测到的信号，进一步地保证了较为灵活地为逻辑分析态配置触发表达式，进一步地避免了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

本申请的又一种具体的实施例中，确定动态触发表达式以及结果数据，包括：获取上述触发条件；至少基于上述触发条件，确定上述动态触发表达式；基于上述动态触发表达式，确定对应的上述结果数据。这样可以较为快速且准确地确定上述动态触发表达式和上述结果数据，为后续目标逻辑分析模块确定是否捕获检测到的信号提供了数据支撑。

根据本申请的另一种具体的实施例，至少基于上述触发条件数据，确定上述动态触发表达式，包括：确定多个上述触发条件之间的逻辑关系；根据上述触发条件和上述逻辑关系，确定上述动态触发表达式。上述方法，通过首先确定多个上述触发条件之间的逻辑关系，然后根据上述触发条件和上述逻辑关系，确定上述动态触发表达式，保证了确定的上述动态触发表达式较为准确，进一步地保证了较为准确地为逻辑分析仪动态配置触发条件。

为了进一步地保证较为灵活地为逻辑分析态配置触发表达式，上述存储单元包括存储器和寄存器，在实际的应用过程中，将上述动态触发表达式的相关信息进行存储，包括：将触发条件数据存储至上述寄存器中，上述触发条件数据为上述动态触发表达式的所有的上述触发条件；将上述结果数据存储至上述存储器中。通过将触发条件数据以及结果数据存储至上述存储单元中，进一步地保证了灵活控制上述目标逻辑分析模块对信号的捕获，进而进一步地保证了较为灵活地为逻辑分析态配置触发表达式。

本申请的又一种具体的实施例中，将上述结果数据存储至上述存储器中，包括：将上述结果数据转换为真值表，上述真值表包括上述地址数据、上述结果值以及上述地址数据和上述结果值的关系；将上述真值表存储至上述存储器中。这样进一步地实现了为逻辑分析仪动态配置任意复杂程度的触发条件，进一步地保证较为灵活地为逻辑分析仪动态配置触发条件。

一种具体的实施例中，当上述结果值满足上述存储器的输出值为1时，完成触发，上述逻辑分析仪捕获检测到的信号。

一种具体的实施例中，上述存储器为静态随机存储器，当然，上述存储器还可以为其他类型的存储器。

根据本发明实施例的另一方面，还提供了一种逻辑分析仪的处理方法，如图2所示，上述处理方法包括以下步骤：

步骤S201，接收采集指令；

步骤S202，基于上述采集指令，从存储单元中调用动态触发表达式的相关信息；

步骤S203，基于上述动态触发表达式的相关信息，确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的触发表达式。

上述的逻辑分析仪的处理方法，首先接收采集指令；然后基于上述采集指令，从存储单元中调用动态触发表达式的相关信息；最后基于上述动态触发表达式的相关信息，确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的触发表达式。上述方法，无需重新进行综合、布局布线和下载码流等操作，基于上述采集指令，通过从存储单元中调用上述动态触发表达式的相关信息，即可确定是否捕获检测到的信号，该方法保证了目标逻辑分析仪可以较为灵活地配置动态触发条件，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

根据本申请的另一种具体的实施例，上述结果数据包括多个地址数据和各上述地址数据对应的结果值，上述结果值为上述动态触发表达式的值，一个上述地址数据由N个地址值形成的，N与上述动态触发表达式中的上述触发条件的个数相同，上述地址值为表征是否满足上述触发条件的值。这样方便了后续根据动态触发表达式以及结果数据，确定是否捕获检测到的信号，进一步地保证了较为灵活地为逻辑分析态配置触发表达式，进一步地避免了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

根据本申请的再一种具体的实施例，如图5所示，基于动态触发表达式的相关信息，确定是否捕获检测到的信号，包括以下步骤：

步骤S301，基于上述触发条件数据，确定当前地址数据，上述当前地址数据为检测到的信号对应的上述地址数据；

步骤S302，基于上述当前地址数据，确定对应的上述结果值；

步骤S303，根据上述结果值，确定是否捕获检测到的信号。这样进一步地保证了逻辑分析仪可以动态配置任意复杂程度的触发条件，进一步地保证较为灵活地为逻辑分析仪动态配置触发条件。

本申请实施例还提供了一种为逻辑分析态配置触发表达式的装置，需要说明的是，本申请实施例的为逻辑分析态配置触发表达式的装置可以用于执行本申请实施例所提供的用于为逻辑分析态配置触发表达式的方法。以下对本申请实施例提供的为逻辑分析态配置触发表达式的装置进行介绍。

图3是根据本申请实施例的为逻辑分析态配置触发表达式的装置的示意图。如图3所示，该装置包括配置单元10和存储控制单元20，其中，上述配置单元10用于对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，上述目标逻辑分析模块的上述触发表达式为动态触发表达式；上述存储控制单元20用于将上述动态触发表达式的相关信息存储至存储单元中，上述动态触发表达式的相关信息用于供上述目标逻辑分析模块确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的上述触发表达式。

上述的为逻辑分析态配置触发表达式的装置，通过上述配置单元对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，上述目标逻辑分析模块的上述触发表达式为动态触发表达式；通过上述存储控制单元将上述动态触发表达式的相关信息存储至存储单元中，上述动态触发表达式的相关信息用于供上述目标逻辑分析模块确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的上述触发表达式。本申请的上述装置，无需重新进行综合、布局布线和下载码流等操作，通过配置上述动态触发表达式，并将其相关信息存储至存储单元中，通过调用上述相关信息，即可灵活控制上述目标逻辑分析模块对信号的捕获，保证了较为灵活地为逻辑分析态配置触发表达式，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

根据本申请的一种具体的实施例，上述配置单元包括第一配置子单元，上述第一配置子单元用于采用预编译指令对上述逻辑分析模块的触发表达式的类型进行配置，形成上述目标逻辑分析模块。通过上述预编译指令配置上述逻辑分析模块的触发表达式，进一步地保证了对逻辑分析态触发条件的灵活配置。

根据本申请的另一种具体的实施例，上述配置单元包括第二配置子单元，上述第二配置子单元用于对逻辑分析模块的触发表达式的类型进行配置，形成上述目标逻辑分析模块和非目标逻辑分析模块，上述非目标逻辑分析模块的触发表达式为不可动态调整的上述触发表达式。这样保证了不同的逻辑分析模块能匹配的对应的触发表达式的类型，上述装置可以适用于不同类型的逻辑分析模块，进一步地保证了较为灵活地为逻辑分析态配置触发条件，并且，上述目标逻辑分析模块方便灵活调整触发表达式，上述非目标逻辑分析模块较为节省存储资源。

本申请的再一种具体的实施例中，上述装置还包括确定单元，上述确定单元用于在将上述动态触发表达式的相关信息存储至存储单元中之前，确定动态触发表达式以及结果数据，上述动态触发表达式包括至少一个触发条件，上述结果数据包括多个地址数据和各上述地址数据对应的结果值，上述结果值为上述动态触发表达式的值，一个上述地址数据由N个地址值形成的，N与上述动态触发表达式中的上述触发条件的个数相同，上述地址值为表征是否满足上述触发条件的值。这样方便了后续上述目标逻辑分析模块根据动态触发表达式以及结果数据，确定是否捕获检测到的信号，进一步地保证了较为灵活地为逻辑分析态配置触发表达式，进一步地避免了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

本申请的又一种具体的实施例中，上述确定单元包括获取子单元、第一确定子单元和第二确定子单元，其中，上述获取子单元用于获取上述触发条件；上述第一确定子单元用于至少基于上述触发条件，确定上述动态触发表达式；上述第二确定子单元用于基于上述动态触发表达式，确定对应的上述结果数据。这样可以较为快速且准确地确定上述动态触发表达式和上述结果数据，为后续目标逻辑分析模块确定是否捕获检测到的信号提供了数据支撑。

根据本申请的另一种具体的实施例，上述第一确定子单元包括第一确定模块和第二确定模块，其中，上述第一确定模块用于确定多个上述触发条件之间的逻辑关系；上述第二确定模块用于根据上述触发条件和上述逻辑关系，确定上述动态触发表达式。上述装置，通过首先确定多个上述触发条件之间的逻辑关系，然后根据上述触发条件和上述逻辑关系，确定上述动态触发表达式，保证了确定的上述动态触发表达式较为准确，进一步地保证了较为准确地为逻辑分析仪动态配置触发条件。

为了进一步地保证较为灵活地为逻辑分析态配置触发表达式，在实际的应用过程中，上述存储单元包括存储器和寄存器，上述存储控制单元包括第一存储控制模块和第二存储控制模块，其中，上述第一存储控制模块用于将触发条件数据存储至上述寄存器中，上述触发条件数据为上述动态触发表达式的所有的上述触发条件；上述第二存储控制模块用于将上述结果数据存储至上述存储器中。通过将触发条件数据以及上述结果数据存储至存储单元中，进一步地保证了灵活控制上述目标逻辑分析模块对信号的捕获，进而进一步地保证了较为灵活地为逻辑分析态配置触发表达式。

本申请的又一种具体的实施例中，上述第二存储控制模块用于将上述结果数据转换为真值表，上述真值表包括上述地址数据、上述结果值以及上述地址数据和上述结果值的关系；还用于将上述真值表存储至上述存储器中。这样进一步地实现了为逻辑分析仪动态配置任意复杂程度的触发条件，进一步地保证较为灵活地为逻辑分析仪动态配置触发条件。

一种具体的实施例中，当上述结果值满足上述存储器的输出值为1时，完成触发，上述逻辑分析仪捕获检测到的信号。

一种具体的实施例中，上述存储器为静态随机存储器，当然，上述存储器还可以为其他类型的存储器。

上述为逻辑分析态配置触发表达式的装置包括处理器和存储器(逻辑分析态配置触发表达式的装置中的存储器可以不是上述的用于存储结果数据的存储器)，上述配置单元和上述存储控制单元等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。

处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来解决现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。

本发明实施例提供了一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现上述为逻辑分析态配置触发表达式的方法。

本发明实施例提供了一种处理器，上述处理器用于运行程序，其中，上述程序运行时执行上述为逻辑分析态配置触发表达式的方法。

本发明实施例提供了一种设备，设备包括处理器、存储器(同逻辑分析态配置触发表达式的装置中的存储器)及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现至少以下步骤：

步骤S101，对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，上述目标逻辑分析模块的上述触发表达式为动态触发表达式；

步骤S102，将上述动态触发表达式的相关信息存储至存储单元中，上述动态触发表达式的相关信息用于供上述目标逻辑分析模块确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的上述触发表达式。

本文中的设备可以是服务器、PC、PAD、手机等。

本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有至少如下方法步骤的程序：

步骤S101，对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，上述目标逻辑分析模块的上述触发表达式为动态触发表达式；

步骤S102，将上述动态触发表达式的相关信息存储至存储单元中，上述动态触发表达式的相关信息用于供上述目标逻辑分析模块确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的上述触发表达式。

根据本申请的再一种典型的实施例，还提供了一种逻辑分析仪，上述逻辑分析仪包括配置模块和逻辑分析模块，其中，上述配置模块用于执行任一种上述的方法；上述逻辑分析模块包括目标逻辑分析模块，上述目标逻辑分析模块与上述配置模块通信连接，用于执行上述的方法，上述目标逻辑分析模块的触发表达式为动态触发表达式，上述动态触发表达式为可动态调整的上述触发表达式。

上述的逻辑分析仪，包括配置模块和逻辑分析模块，上述逻辑分析模块包括目标逻辑分析模块，上述配置模块用于执行任一种上述的方法。上述的逻辑分析仪，无需重新进行综合、布局布线和下载码流等操作，通过配置上述动态触发表达式，并将其相关信息存储至存储单元中，通过调用上述相关信息，即可灵活控制上述目标逻辑分析模块对信号的捕获，保证了较为灵活地为逻辑分析态配置触发表达式，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题，保证了上述逻辑分析仪的性能较好。

本申请的另一种具体的实施例中，上述逻辑分析模块有多个，多个上述逻辑分析模块还包括非目标逻辑分析模块，上述非目标逻辑分析模块中的上述触发表达式为不可动态调整的上述触发表达式。上述的逻辑分析仪，通过上述目标逻辑分析模块可以较为灵活地配置动态触发条件，通过上述非目标逻辑分析模块可以较为节省存储资源，通过混合配置上述目标逻辑分析模块和上述非目标逻辑分析模，保证了上述逻辑分析仪的性能较好。

在实际的应用过程中，上述逻辑分析仪还包括控制模块，分别与上述配置模块以及上述目标逻辑分析模块通信连接，上述控制模块用于接收上述配置模块的信息，并至少基于上述信息控制上述目标逻辑分析模块工作。这样进一步地保证了上述逻辑分析仪可以较为灵活地配置动态触发条件。

根据本发明实施例的又一方面，还提供了一种FPGA系统，包括FPGA和逻辑分析仪，上述FPGA包括存储单元和工作模块；上述逻辑分析仪与上述存储单元和上述工作模块通信连接，上述逻辑分析仪为任一种上述的逻辑分析仪。

上述的FPGA系统，包括FPGA和逻辑分析仪，上述FPGA包括存储单元和工作模块，上述逻辑分析仪与上述存储单元和上述工作模块通信连接，上述逻辑分析仪为任一种上述的逻辑分析仪。上述的FPGA系统，无需重新进行综合、布局布线和下载码流等操作，通过修改上述触发条件数据，即可灵活配置逻辑分析仪对信号的捕获，保证了较为灵活地为逻辑分析仪动态配置触发条件，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。并且，上述逻辑分析仪可以实现静态触发表达式和动态触发表达式混合配置，保证了为逻辑分析仪灵活地动态配置触发条件的同时，还能较为节省存储资源，保证了上述FPGA系统的性能较好。

根据本申请的一种具体的实施例中，图4示出了根据本申请的一种具体的实施例的逻辑分析仪的部分结构图，其中，上述逻辑分析模块30有多个，多个上述逻辑分析模块30包括目标逻辑分析模块和非目标逻辑分析模块，上述控制模块40与上述逻辑分析模块30通信连接，上述控制模块还与JTAG(Joint Test Action Group，联合测试工作组)模块50通信连接，用户可通过上述JTAG模块50写入指令来控制上述控制模块40，以实现上述控制模块40连接一个或者多个上述逻辑分析模块30。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请为逻辑分析态配置触发表达式的方法，首先对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，上述目标逻辑分析模块的上述触发表达式为动态触发表达式；然后，将上述动态触发表达式的相关信息存储至存储单元中，上述动态触发表达式的相关信息用于供上述目标逻辑分析模块确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的上述触发表达式。本申请的上述方法，无需重新进行综合、布局布线和下载码流等操作，通过配置上述动态触发表达式，并将其相关信息存储至存储单元中，通过调用上述相关信息，即可灵活控制上述目标逻辑分析模块对信号的捕获，保证了较为灵活地为逻辑分析态配置触发表达式，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

2)、本申请的逻辑分析仪的处理方法，首先接收采集指令；然后基于上述采集指令，从存储单元中调用动态触发表达式的相关信息；最后基于上述动态触发表达式的相关信息，确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的触发表达式。上述方法，无需重新进行综合、布局布线和下载码流等操作，基于上述采集指令，通过从存储单元中调用上述动态触发表达式的相关信息，即可确定是否捕获检测到的信号，该方法保证了目标逻辑分析仪可以较为灵活地配置动态触发条件，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

3)、本申请的为逻辑分析态配置触发表达式的装置，通过上述配置单元对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，上述目标逻辑分析模块的上述触发表达式为动态触发表达式；通过上述存储单元将上述动态触发表达式的相关信息存储至存储单元中，上述动态触发表达式的相关信息用于供上述目标逻辑分析模块确定是否捕获检测到的信号，上述动态触发表达式为可动态调整的上述触发表达式。本申请的上述装置，无需重新进行综合、布局布线和下载码流等操作，通过配置上述动态触发表达式，并将其相关信息存储至存储单元中，通过调用上述相关信息，即可灵活控制上述目标逻辑分析模块对信号的捕获，保证了较为灵活地为逻辑分析态配置触发表达式，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。

4)、本申请的逻辑分析仪，包括配置模块和逻辑分析模块，上述逻辑分析模块包括目标逻辑分析模块，上述配置模块用于执行任一种上述的方法。上述的逻辑分析仪，无需重新进行综合、布局布线和下载码流等操作，通过配置上述动态触发表达式，并将其相关信息存储至存储单元中，通过调用上述相关信息，即可灵活控制上述目标逻辑分析模块对信号的捕获，保证了较为灵活地为逻辑分析态配置触发表达式，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题，保证了上述逻辑分析仪的性能较好。

5)本申请的FPGA系统，包括FPGA和逻辑分析仪，上述FPGA包括存储单元和工作模块，上述逻辑分析仪与上述存储单元和上述工作模块通信连接，上述逻辑分析仪为任一种上述的逻辑分析仪。上述的FPGA系统，无需重新进行综合、布局布线和下载码流等操作，通过修改上述触发条件数据，即可灵活配置逻辑分析仪对信号的捕获，保证了较为灵活地为逻辑分析仪动态配置触发条件，较好地解决了现有技术中的逻辑分析仪不能灵活配置触发条件的问题。并且，上述逻辑分析仪可以实现静态触发表达式和动态触发表达式混合配置，保证了为逻辑分析仪灵活地动态配置触发条件的同时，还能较为节省存储资源，保证了上述FPGA系统的性能较好。

以上上述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (14)

1.一种为逻辑分析态配置触发表达式的方法，其特征在于，包括：

对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，所述目标逻辑分析模块的所述触发表达式为动态触发表达式；

将所述动态触发表达式的相关信息存储至存储单元中，所述动态触发表达式的相关信息用于供所述目标逻辑分析模块确定是否捕获检测到的信号，所述动态触发表达式为可动态调整的所述触发表达式；

对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，包括：

采用预编译指令对所述逻辑分析模块的触发表达式的类型进行配置，形成所述目标逻辑分析模块。

2.根据权利要求1所述的方法，其特征在于，对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，包括：

对逻辑分析模块的触发表达式的类型进行配置，形成所述目标逻辑分析模块和非目标逻辑分析模块，所述非目标逻辑分析模块的触发表达式为不可动态调整的所述触发表达式。

3.根据权利要求1所述的方法，其特征在于，在将所述动态触发表达式的相关信息存储至存储单元中之前，所述方法还包括：

确定动态触发表达式以及结果数据，所述动态触发表达式包括至少一个触发条件，所述结果数据包括多个地址数据和各所述地址数据对应的结果值，所述结果值为所述动态触发表达式的值，一个所述地址数据由N个地址值形成的，N与所述动态触发表达式中的所述触发条件的个数相同，所述地址值为表征是否满足所述触发条件的值。

4.根据权利要求3所述的方法，其特征在于，确定动态触发表达式以及结果数据，包括：

获取所述触发条件；

至少基于所述触发条件，确定所述动态触发表达式；

基于所述动态触发表达式，确定对应的所述结果数据。

5.根据权利要求4所述的方法，其特征在于，至少基于所述触发条件，确定所述动态触发表达式，包括：

确定多个所述触发条件之间的逻辑关系；

根据所述触发条件和所述逻辑关系，确定所述动态触发表达式。

6.根据权利要求3所述的方法，其特征在于，所述存储单元包括存储器和寄存器，将所述动态触发表达式的相关信息存储至存储单元中，包括：

将触发条件数据存储至所述寄存器中，所述触发条件数据为所述动态触发表达式的所有的所述触发条件；

将所述结果数据存储至所述存储器中。

7.根据权利要求6所述的方法，其特征在于，将所述结果数据存储至所述存储器中，包括：

将所述结果数据转换为真值表，所述真值表包括所述地址数据、所述结果值以及所述地址数据和所述结果值的关系；

将所述真值表存储至所述存储器中。

8.一种为逻辑分析态配置触发表达式的装置，其特征在于，包括：

配置单元，用于对逻辑分析模块的触发表达式的类型进行配置，至少形成目标逻辑分析模块，所述目标逻辑分析模块的所述触发表达式为动态触发表达式；

存储控制单元，用于将所述动态触发表达式的相关信息存储至存储单元中，所述动态触发表达式的相关信息用于供所述目标逻辑分析模块确定是否捕获检测到的信号，所述动态触发表达式为可动态调整的所述触发表达式；

所述配置单元包括：

第一配置子单元，用于采用预编译指令对所述逻辑分析模块的触发表达式的类型进行配置，形成所述目标逻辑分析模块。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的程序，其中，所述程序执行权利要求1至7中任意一项所述的方法。

10.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至7中任意一项所述的方法。

11.一种逻辑分析仪，其特征在于，包括：

配置模块，用于执行权利要求1至7中任一项所述的方法；

逻辑分析模块，包括目标逻辑分析模块，所述目标逻辑分析模块与所述配置模块通信连接，所述目标逻辑分析模块的触发表达式为动态触发表达式，所述动态触发表达式为可动态调整的所述触发表达式。

12.根据权利要求11所述的逻辑分析仪，其特征在于，所述逻辑分析模块有多个，多个所述逻辑分析模块还包括非目标逻辑分析模块，所述非目标逻辑分析模块中的所述触发表达式为不可动态调整的所述触发表达式。

13.根据权利要求11所述的逻辑分析仪，其特征在于，所述逻辑分析仪还包括：

控制模块，分别与所述配置模块以及所述目标逻辑分析模块通信连接，所述控制模块用于接收所述配置模块的信息，并至少基于所述信息控制所述目标逻辑分析模块工作。

14.一种FPGA系统，其特征在于，包括：

FPGA，包括存储单元和工作模块；

逻辑分析仪，与所述存储单元和所述工作模块通信连接，所述逻辑分析仪为权利要求11至13中任一项所述的逻辑分析仪。

Images