CN111427840A - 一种继电保护系统及其专用多核心Soc芯片架构 - Google Patents

一种继电保护系统及其专用多核心Soc芯片架构 Download PDF

Info

Publication number
CN111427840A
CN111427840A CN202010294785.3A CN202010294785A CN111427840A CN 111427840 A CN111427840 A CN 111427840A CN 202010294785 A CN202010294785 A CN 202010294785A CN 111427840 A CN111427840 A CN 111427840A
Authority
CN
China
Prior art keywords
relay protection
core
protection system
processing core
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010294785.3A
Other languages
English (en)
Inventor
李鹏
于杨
姚浩
习伟
赵继光
李肖博
蔡田田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern Power Grid Digital Grid Research Institute Co Ltd
Original Assignee
Southern Power Grid Digital Grid Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southern Power Grid Digital Grid Research Institute Co Ltd filed Critical Southern Power Grid Digital Grid Research Institute Co Ltd
Priority to CN202010294785.3A priority Critical patent/CN111427840A/zh
Publication of CN111427840A publication Critical patent/CN111427840A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明实施例涉及一种继电保护系统及其专用多核心Soc芯片架构，包括集成设置在一个芯片上的第一双通道DDR、第二双通道DDR、管理处理核、通讯数据处理核、保护闭锁处理核、保护逻辑处理核、第一二级缓存和第二二级缓存。该继电保护系统专用多核心Soc芯片架构将四个处理核、第一双通道DDR、第二双通道DDR、第一二级缓存和第二二级缓存集成设置在芯片上，简化了原来复杂的多芯片硬件架构；也避免多芯片硬件结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，提高了继电保护系统运行的可靠性和稳定性。解决了现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。

Description

一种继电保护系统及其专用多核心Soc芯片架构
技术领域
本发明涉及电力系统继电保护技术领域，尤其涉及一种继电保护系统及其专用多核心Soc芯片架构。
背景技术
目前在电力系统得到推广应用，相应的智能化、数字化技术日益成熟，在电力系统的继电保护领域也是，目前电力系统的继电保护有智能化、数字化继电保护。
而市面上支持智能化、数字化继电保护装置产品都是多芯片架构实现，现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性，并且该继电保护产品系统结构复杂，使得其制作成本高。
因此，针对上述情况，如何简化继电保护的多芯片架构，提高多芯片架构运行的稳定性和可靠性成为本领域技术人员亟待解决的重要技术问题。
发明内容
本发明实施例提供了一种继电保护系统及其专用多核心Soc芯片架构，用于解决现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。
为了实现上述目的，本发明实施例提供如下技术方案：
一种继电保护系统专用多核心Soc芯片架构，用于继电保护系统，包括集成设置在一个芯片上的至少四个处理核、第一双通道DDR和第二双通道DDR，四个所述处理核分别为管理处理核、通讯数据处理核、保护闭锁处理核、保护逻辑处理核；所述第一双通道DDR与所述第二双通道DDR之间连接有第一二级缓存和第二二级缓存；所述管理处理核与所述讯数据处理核之间分别与所述第一二级缓存连接，所述保护闭锁处理核与所述保护逻辑处理核分别与所述第二二级缓存连接。
优选地，所述继电保护系统专用多核心Soc芯片架构还包括用于检测每个所述处理核运行状态的看门狗逻辑检测器。
优选地，所述管理处理核和所述通讯数据处理核分别与所述第一二级缓存连接之间设置有第一一级缓存，所述保护闭锁处理核和所述保护逻辑处理核分别与所述第二二级缓存连接之间设置有第二一级缓存。
优选地，所述第一一级缓存和所述第二一级缓存均为Cache存储器，且所述第一一级缓存和所述第二一级缓存的比特率均为32kbps；所述第一二级缓存和所述第二二级缓存均为Cache存储器，且所述第一二级缓存和所述第二二级缓存的比特率均为1Mbps。
优选地，所述处理核为C-Sky架构CK860型号的处理核；
所述管理处理核，用于从所述第一双通道DDR和所述第二双通道DDR的内存中读取所述保护逻辑处理核处理的结果和所述保护闭锁处理核处理的结果进行管理，也用于通过所述第一二级缓存中读取所述通讯数据处理核提供的原始数据进行录波；
所述通讯数据处理核，用于实现不同类型数据报文接收的识别、报文发送与外部进行数据交换；
所述保护闭锁处理核，用于通过所述第二二级缓存读取所述第二双通道DDR内存的数据进行逻辑处理，并将处理结果通过所述第二二级缓存发送至所述第二双通道DDR的内存中；还用于依据处理结果进行逻辑判断决定是否对启动继电保护系统的继电器进行操作；
所述保护逻辑处理核，用于通过所述第二二级缓存读取所述第一双通道DDR的数据进行逻辑处理，并将处理结果通过所述第二二级缓存发送至所述第一双通道DDR的内存中；还用于依据处理结果进行逻辑判断决定是否对继电保护系统的保护出口继电器进行操作。
优选地，所述C-Sky架构CK860型号的处理核的主频为800MHZ。
优选地，所述管理处理核上设置有调试网口。
优选地，所述通讯数据处理核上设置有至少四个连接接口。其中，每个所述连接接口为具有SV、GOOSE、MMS三网合一的光纤连接接口。
本发明还提供一种继电保护系统，包括上述所述的继电保护系统专用多核心Soc芯片架构。
从以上技术方案可以看出，本发明的实施例具有的优点：
1.该继电保护系统专用多核心Soc芯片架构将四个处理核、第一双通道DDR、第二双通道DDR、第一二级缓存和第二二级缓存集成设置在芯片上，简化了原来复杂的多芯片硬件架构；也避免多芯片硬件结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，该继电保护系统专用多核心Soc芯片架构采用多芯片集成化也提高了继电保护系统运行的可靠性和稳定性。解决了现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题；
2.该继电保护系统采用该继电保护系统专用多核心Soc芯片架构代替了现有继电保护系统中采用几个芯片几个卡板结构设计，该继电保护系统专用多核心Soc芯片架构简化了原来复杂的多芯片硬件架构；也避免多芯片硬件结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，该继电保护系统专用多核心Soc芯片架构采用多芯片集成化也提高了继电保护系统运行的可靠性和稳定性。解决了现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例所述的继电保护系统专用多核心Soc芯片架构的框架图。
图2为本发明实施例所述的继电保护系统专用多核心Soc芯片架构看门狗逻辑检测器的框架图。
图3为本发明实施例所述的继电保护系统专用多核心Soc芯片架构另一实施例的电路框架图。
图4为本发明实施例所述的继电保护系统专用多核心Soc芯片架构又一实施例的电路框架图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
随着电力系统对继电保护装置的运行环境的不断变化，二次设备小型化、一二次设备融合的想法提出，可靠性、稳定性的要求也越来越高，装置硬件架构的复杂化往往是限制继电保护装置可靠性、稳定性提升的瓶颈。
因此本申请实施例提供了一种继电保护系统及其专用多核心Soc芯片架构，用于解决现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。
实施例一：
图1为本发明实施例所述的继电保护系统专用多核心Soc芯片架构的框架图。
如图1所示，本发明实施例提供一种继电保护系统专用多核心Soc芯片架构，用于继电保护系统，该继电保护系统专用多核心Soc芯片架构包括至少四个处理核10、第一双通道DDR20和第二双通道DDR30，四个处理核10分别为管理处理核11、通讯数据处理核12、保护闭锁处理核13、保护逻辑处理核14；第一双通道DDR20与第二双通道DDR30之间连接有第一二级缓存40和第二二级缓存50；管理处理核11与讯数据处理核12之间分别与第一二级缓存40连接，保护闭锁处理核13与保护逻辑处理核14分别与第二二级缓存50连接。
在本发明的实施例中，该继电保护系统专用多核心Soc芯片架构包括四个C-Sky架构CK860型号的处理核10实现芯片化单一卡板的继电保护系统，与传统的采用多个硬件多个多板卡结构的继电保护系统，该继电保护系统专用多核心Soc芯片架构将多个芯片硬件集成设置在一个集成芯片上，简化了原来复杂的多芯片硬件架构；也避免多芯片多板卡结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，该继电保护系统专用多核心Soc芯片架构采用多芯片集成化也提高了继电保护系统运行的可靠性和稳定性。
需要说明的是，该继电保护系统专用多核心Soc芯片架构通过合理对四个处理核进行功能分配，不同功能的处理核进行不同的数据逻辑处理分析。C-Sky架构CK860型号的处理核的主频优先选用800MHZ。
在本发明的实施例中，第一双通道DDR20和第二双通道DDR30均优先设置在集成芯片外。
需要说明的是，双通道DDR是指芯片组可以在两个不同的数据通道上分别寻址、读取数据；这两个相互独立工作的内存通道是依附于两个独立并行工作的。具体地，双通道DDR有两个64bit内存控制器，双64bit内存体系所提供的带宽等同于一个128bit内存体系所提供的带宽，但是二者所达到效果却是不同的；双通道体系包含了两个独立的、具备互补性的智能内存控制器，两个内存控制器都能够在彼此间零等待时间的情况下同时运作。例如，当控制器B准备进行下一次存取内存的时候，控制器A就在读/写主内存，反之亦然。两个内存控制器的这种互补“天性”可以让有效等待时间缩减50％，提高通道数据交换、读取数据的效率。该该继电保护系统专用多核心Soc芯片架构中的每个处理核采用双通道DDR对数据高速缓存，提高处理核处理的效率。
在本发明的实施例中，第一二级缓存40与第一双通道DDR20连接以及第二二级缓存50与第二双通道DDR30连接均是采用数据总线连接的。
在本发明的实施例中，第一二级缓存40和第二二级缓存50均优先选用Cache存储器，且第一二级缓存40和第二二级缓存50的比特率均优先选用1Mbps。
需要说明的是，在其他的实施例中，第一二级缓存40和第二二级缓存50也可以选用与Cache存储器相同或相似功能原理的存储器。
该继电保护系统专用多核心Soc芯片架构将四个处理核、第一双通道DDR、第二双通道DDR、第一二级缓存和第二二级缓存集成设置在芯片上，简化了原来复杂的多芯片硬件架构；也避免多芯片硬件结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，该继电保护系统专用多核心Soc芯片架构采用多芯片集成化也提高了继电保护系统运行的可靠性和稳定性。解决了现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。
在本发明的实施例中，管理处理核11主要用于从第一双通道DDR20和第二双通道DDR30的内存中读取保护逻辑处理核14处理的结果和保护闭锁处理核13处理的结果进行管理，也用于通过第一二级缓存40中读取通讯数据处理核12提供的原始数据进行录波。
需要说明的是，管理处理核11还用于通过通讯数据处理核12对继电保护系统发出GOOSE跳闸指令以及对监控设备发送mms报文告知发生保护动作。原始数据可以是采样值等信息，意思是从外界获取的没有经过逻辑运算或者差值处理过的数据。
在本发明的实施例中，通讯数据处理核12主要用于实现不同类型数据报文接收的识别、报文发送与外部进行数据交换，具体地，通讯数据处理核12实现不同类型数据报文接收的识别、数据预处理功能、报文发送与外部进行数据交换；并将数据预处理后的数据会通过第一二级缓存40发送至第一双通道DDR20和第二双通道DDR30内存的共享区域中(即是相同数据既发送给第一双通道DDR20也发送给第二双通道DDR30)。
需要说明的是，双通道DDR的内存是物理隔离的，设定每个通道内存中一段固定地址可以利用CPU总线进行数据搬运达到共享利用某段固定内存空间中数据的目的。
在本发明的实施例中，保护闭锁处理核13主要用于通过第二二级缓存50读取第二双通道DDR30内存的数据进行逻辑处理，并将处理结果通过第二二级缓存50发送至第二双通道DDR30的内存中；还用于依据处理结果进行逻辑判断决定是否对启动继电保护系统的继电器进行操作。
在本发明的实施例中，保护逻辑处理核14主要用于通过第二二级缓存50读取第一双通道DDR20的数据进行逻辑处理，并将处理结果通过第二二级缓存50发送至第一双通道DDR20的内存中；还用于依据处理结果进行逻辑判断决定是否对继电保护系统的保护出口继电器进行操作。
需要说明的是，保护逻辑处理核14中的逻辑处理是指保护逻辑判断，比如差动保护逻辑、过流保护逻辑等等，也可以是电力系统二次设备的各种保护原理、算法。
图2为本发明实施例所述的继电保护系统专用多核心Soc芯片架构看门狗逻辑检测器的框架图。
如图2所示，在本申请的一个实施例中，该继电保护系统专用多核心Soc芯片架构还包括用于检测每个处理核10运行状态的看门狗逻辑检测器60。看门狗逻辑检测器60主要用于提升四个处理核运行过程中的安全稳定性。其中，对应于该继电保护系统专用多核心Soc芯片架构设置有多少个处理核，对应于看门狗逻辑检测器60上设置有多少个检测IO接口，检测IO接口与处理核连接。
需要说明的是，看门狗逻辑检测器60的功能是定期的查看处理核内部的情况，一旦发生错误就向芯片发出重启信号；而看门狗命令在程序的中断中拥有最高的优先级。看门狗逻辑检测器60在每个处理核处于异常状态时重启芯片或者闭锁出口，防止继电保护系统中的CPU异常时系统误动拒动。
如图1所示，在本申请的一个实施例中，管理处理核11和通讯数据处理核12分别与第一二级缓存40连接之间设置有第一一级缓存41，保护闭锁处理核13和保护逻辑处理核14分别与第二二级缓存50连接之间设置有第二一级缓存51。
需要说明的是，第一一级缓存41和第二一级缓存51均优先选用Cache存储器，且第一一级缓存41和第二一级缓存51的比特率均优选选用32kbps。在其他实施例中，第一一级缓存41和第二一级缓存51也可以选用与Cache存储器相同或相似功能原理的其他存储器。
图3为本发明实施例所述的继电保护系统专用多核心Soc芯片架构另一实施例的电路框架图。
如图3所示，在本申请的一个实施例中，管理处理核11上设置有调试网口111。
需要说明的是，管理处理核11上设置有至少一路调试网口111，通过调试网口111主要用于实现继电保护系统中各功能模块的调试功能。
图4为本发明实施例所述的继电保护系统专用多核心Soc芯片架构又一实施例的电路框架图。
如图4所示，在本申请的一个实施例中，通讯数据处理核12上设置有至少四个连接接口121。
需要说明的是，每个连接接口121优先选用具有SV、GOOSE、MMS三网合一的光纤连接接口，光纤连接接口主要用于连接，以实现不同类型数据报文接收的识别、数据预处理功能、报文发送与外部进行数据交换；并将数据预处理后的数据会通过第一二级缓存40发送至第一双通道DDR20和第二双通道DDR30内存的共享区域中(即是相同数据既发送给第一双通道DDR20也发送给第二双通道DDR30)。
实施例二：
本发明实施例还提供了一种继电保护系统，包括实施例一所述的继电保护系统专用多核心Soc芯片架构。
需要说的是，该继电保护系统专用多核心Soc芯片架构已在实施例一中详细阐述了，因此在本实施例中不在一一阐述。
该继电保护系统采用该继电保护系统专用多核心Soc芯片架构代替了现有继电保护系统中采用几个芯片几个卡板结构设计，该继电保护系统专用多核心Soc芯片架构简化了原来复杂的多芯片硬件架构；也避免多芯片硬件结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，该继电保护系统专用多核心Soc芯片架构采用多芯片集成化也提高了继电保护系统运行的可靠性和稳定性。解决了现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种继电保护系统专用多核心Soc芯片架构，用于继电保护系统，其特征在于，包括集成设置在一个芯片上的至少四个处理核、第一双通道DDR和第二双通道DDR，四个所述处理核分别为管理处理核、通讯数据处理核、保护闭锁处理核、保护逻辑处理核；所述第一双通道DDR与所述第二双通道DDR之间连接有第一二级缓存和第二二级缓存；所述管理处理核与所述讯数据处理核之间分别与所述第一二级缓存连接，所述保护闭锁处理核与所述保护逻辑处理核分别与所述第二二级缓存连接。
2.根据权利要求1所述的继电保护系统专用多核心Soc芯片架构，其特征在于，所述继电保护系统专用多核心Soc芯片架构还包括用于检测每个所述处理核运行状态的看门狗逻辑检测器。
3.根据权利要求1所述的继电保护系统专用多核心Soc芯片架构，其特征在于，所述管理处理核和所述通讯数据处理核分别与所述第一二级缓存连接之间设置有第一一级缓存，所述保护闭锁处理核和所述保护逻辑处理核分别与所述第二二级缓存连接之间设置有第二一级缓存。
4.根据权利要求3所述的继电保护系统专用多核心Soc芯片架构，其特征在于，所述第一一级缓存和所述第二一级缓存均为Cache存储器，且所述第一一级缓存和所述第二一级缓存的比特率均为32kbps；所述第一二级缓存和所述第二二级缓存均为Cache存储器，且所述第一二级缓存和所述第二二级缓存的比特率均为1Mbps。
5.根据权利要求1所述的继电保护系统专用多核心Soc芯片架构，其特征在于，四个所述处理核为C-Sky架构CK860型号的处理核；
所述管理处理核，用于从所述第一双通道DDR和所述第二双通道DDR的内存中读取所述保护逻辑处理核处理的结果和所述保护闭锁处理核处理的结果进行管理，也用于通过所述第一二级缓存中读取所述通讯数据处理核提供的原始数据进行录波；
所述通讯数据处理核，用于实现不同类型数据报文接收的识别、报文发送与外部进行数据交换；
所述保护闭锁处理核，用于通过所述第二二级缓存读取所述第二双通道DDR内存的数据进行逻辑处理，并将处理结果通过所述第二二级缓存发送至所述第二双通道DDR的内存中；还用于依据处理结果进行逻辑判断决定是否对启动继电保护系统的继电器进行操作；
所述保护逻辑处理核，用于通过所述第二二级缓存读取所述第一双通道DDR的数据进行逻辑处理，并将处理结果通过所述第二二级缓存发送至所述第一双通道DDR的内存中；还用于依据处理结果进行逻辑判断决定是否对继电保护系统的保护出口继电器进行操作。
6.根据权利要求5所述的继电保护系统专用多核心Soc芯片架构，其特征在于，所述C-Sky架构CK860型号的处理核的主频为800MHZ。
7.根据权利要求1所述的继电保护系统专用多核心Soc芯片架构，其特征在于，所述管理处理核上设置有调试网口。
8.根据权利要求1所述的继电保护系统专用多核心Soc芯片架构，其特征在于，所述通讯数据处理核上设置有至少四个连接接口。
9.根据权利要求8所述的继电保护系统专用多核心Soc芯片架构，其特征在于，每个所述连接接口为具有SV、GOOSE、MMS三网合一的光纤连接接口。
10.一种继电保护系统，其特征在于，包括如权利要求1-9任意一项所述的继电保护系统专用多核心Soc芯片架构。
CN202010294785.3A 2020-04-15 2020-04-15 一种继电保护系统及其专用多核心Soc芯片架构 Pending CN111427840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010294785.3A CN111427840A (zh) 2020-04-15 2020-04-15 一种继电保护系统及其专用多核心Soc芯片架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010294785.3A CN111427840A (zh) 2020-04-15 2020-04-15 一种继电保护系统及其专用多核心Soc芯片架构

Publications (1)

Publication Number Publication Date
CN111427840A true CN111427840A (zh) 2020-07-17

Family

ID=71556341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010294785.3A Pending CN111427840A (zh) 2020-04-15 2020-04-15 一种继电保护系统及其专用多核心Soc芯片架构

Country Status (1)

Country Link
CN (1) CN111427840A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111813207A (zh) * 2020-07-27 2020-10-23 南方电网数字电网研究院有限公司 一种芯片化复位装置和继电保护装置
CN112527404A (zh) * 2020-11-11 2021-03-19 贵州电网有限责任公司 芯片化继电保护通用系统配置方法、装置、设备和介质
CN112613691A (zh) * 2020-11-09 2021-04-06 贵州电网有限责任公司 芯片化继电保护通用装置
CN112671598A (zh) * 2020-12-01 2021-04-16 南方电网数字电网研究院有限公司 一种适用于电力系统控制保护装置的电力专用算法硬件模块
CN112685335A (zh) * 2020-12-28 2021-04-20 湖南博匠信息科技有限公司 数据存储系统
CN113258926A (zh) * 2021-06-18 2021-08-13 南方电网数字电网研究院有限公司 基于集成电路的纳米继电器
CN113644619A (zh) * 2021-10-14 2021-11-12 中国电力科学研究院有限公司 一种基于多核处理芯片的继电保护方法及装置
CN114490004A (zh) * 2022-04-14 2022-05-13 广州万协通信息技术有限公司 一种基于csky架构的中断处理方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080282215A1 (en) * 2007-05-11 2008-11-13 Chia-Chi Chu Method of designing a digital integrated circuit for a multi-functional digital protective relay
CN104319878A (zh) * 2014-09-26 2015-01-28 中国南方电网有限责任公司电网技术研究中心 一种芯片化数字化继电保护系统
CN104617540A (zh) * 2015-01-09 2015-05-13 长园深瑞继保自动化有限公司 适于户外安装使用的小型继电保护装置
CN105576620A (zh) * 2015-12-30 2016-05-11 中国南方电网有限责任公司电网技术研究中心 微机保护装置
US9479393B2 (en) * 2014-08-04 2016-10-25 Schweitzer Engineering Laboratories, Inc. Relay configuration systems and methods
CN106201986A (zh) * 2016-06-22 2016-12-07 华南理工大学 一种用于电力能源系统的soc芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080282215A1 (en) * 2007-05-11 2008-11-13 Chia-Chi Chu Method of designing a digital integrated circuit for a multi-functional digital protective relay
US9479393B2 (en) * 2014-08-04 2016-10-25 Schweitzer Engineering Laboratories, Inc. Relay configuration systems and methods
CN104319878A (zh) * 2014-09-26 2015-01-28 中国南方电网有限责任公司电网技术研究中心 一种芯片化数字化继电保护系统
CN104617540A (zh) * 2015-01-09 2015-05-13 长园深瑞继保自动化有限公司 适于户外安装使用的小型继电保护装置
CN105576620A (zh) * 2015-12-30 2016-05-11 中国南方电网有限责任公司电网技术研究中心 微机保护装置
CN106201986A (zh) * 2016-06-22 2016-12-07 华南理工大学 一种用于电力能源系统的soc芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
习伟等: ""基于SOC系统数据交互的保护装置设计"", 《电力科学与技术学报》 *
习伟等: ""芯片化保护测控装置方案研究"", 《电网与清洁能源》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111813207A (zh) * 2020-07-27 2020-10-23 南方电网数字电网研究院有限公司 一种芯片化复位装置和继电保护装置
CN111813207B (zh) * 2020-07-27 2022-05-17 南方电网数字电网研究院有限公司 一种芯片化复位装置和继电保护装置
CN112613691A (zh) * 2020-11-09 2021-04-06 贵州电网有限责任公司 芯片化继电保护通用装置
CN112527404A (zh) * 2020-11-11 2021-03-19 贵州电网有限责任公司 芯片化继电保护通用系统配置方法、装置、设备和介质
CN112527404B (zh) * 2020-11-11 2021-12-17 贵州电网有限责任公司 芯片化继电保护通用系统配置方法、装置、设备和介质
CN112671598A (zh) * 2020-12-01 2021-04-16 南方电网数字电网研究院有限公司 一种适用于电力系统控制保护装置的电力专用算法硬件模块
CN112685335A (zh) * 2020-12-28 2021-04-20 湖南博匠信息科技有限公司 数据存储系统
CN112685335B (zh) * 2020-12-28 2022-07-15 湖南博匠信息科技有限公司 数据存储系统
CN113258926A (zh) * 2021-06-18 2021-08-13 南方电网数字电网研究院有限公司 基于集成电路的纳米继电器
CN113258926B (zh) * 2021-06-18 2021-10-22 南方电网数字电网研究院有限公司 基于集成电路的纳米继电器
CN113644619A (zh) * 2021-10-14 2021-11-12 中国电力科学研究院有限公司 一种基于多核处理芯片的继电保护方法及装置
CN114490004A (zh) * 2022-04-14 2022-05-13 广州万协通信息技术有限公司 一种基于csky架构的中断处理方法及装置

Similar Documents

Publication Publication Date Title
CN111427840A (zh) 一种继电保护系统及其专用多核心Soc芯片架构
CN103795615B (zh) 灵活地将终端逻辑集成到各种平台的装置、方法和系统
US7849182B2 (en) Blade server
US20120233386A1 (en) Multi-interface solid state disk, processing method and system of multi-interface solid state disk
CN108462529B (zh) 主备板卡切换方法、光传送网络设备及存储介质
US11973338B2 (en) Chip-level software and hardware cooperative relay protection device
CN101635652B (zh) 多核系统的故障恢复方法和设备
CN110471872A (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN104639375A (zh) 一种接口管理方法及网络设备
CN114675722A (zh) 一种内存扩展装置和一种机架
CN110691044A (zh) 基于srio交换芯片的数据交换系统
CN110708324A (zh) 一种实现fpga板卡间点对点通信方法及系统
CN211827250U (zh) 一种继电保护系统及其专用多核心Soc芯片架构
CN111813207B (zh) 一种芯片化复位装置和继电保护装置
CN113806290A (zh) 一种用于综合模块化航空电子系统的高完整性片上系统
CN103176941B (zh) 核间通信方法和代理装置
CN101299205A (zh) 基于表决的优先排队仲裁系统总线控制方法
CN104750581A (zh) 一种冗余互连的内存共享的服务器系统
CN115237830A (zh) 一种基于龙芯2k的vpx管理控制仲裁装置及方法
CN216352292U (zh) 服务器主板及服务器
CN115696100A (zh) 一种交换机光模块监测方法、装置、设备及存储介质
CN103268278B (zh) 支持多核处理器的sram控制器及其跟踪信息处理方法
CN206097101U (zh) 多路iic扩展电路系统
CN111737062A (zh) 一种备份处理方法、装置及系统
CN214122834U (zh) 一种基于腾云s2500的八路服务器主板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200717