CN111402945A - 不具有单元阵列的集成电路芯片和裸片测试 - Google Patents

不具有单元阵列的集成电路芯片和裸片测试 Download PDF

Info

Publication number
CN111402945A
CN111402945A CN201911251874.3A CN201911251874A CN111402945A CN 111402945 A CN111402945 A CN 111402945A CN 201911251874 A CN201911251874 A CN 201911251874A CN 111402945 A CN111402945 A CN 111402945A
Authority
CN
China
Prior art keywords
signal
integrated circuit
data
circuit chip
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911251874.3A
Other languages
English (en)
Other versions
CN111402945B (zh
Inventor
金支焕
吴相默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111402945A publication Critical patent/CN111402945A/zh
Application granted granted Critical
Publication of CN111402945B publication Critical patent/CN111402945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种不具有单元阵列的集成电路芯片和裸片测试。集成电路芯片包括：第一穿通电极和第二穿通电极，它们穿通集成电路芯片而形成；传输电路，其适用于响应于选择信号而选择分别通过第一穿通电极和第二穿通电极传输的信号中的一者，并将选择的信号传输至数据线；以及选择信号生成电路，其适用于在测试操作期间通过触发选择信号来生成选择信号。

Description

不具有单元阵列的集成电路芯片和裸片测试
相关申请的交叉引用
本申请要求于2019年1月3日提交的申请号为10-2019-0000682的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
示例性实施例总体上涉及集成电路芯片和存储器件，并且更具体地，涉及不具有存储器存储(memory storage)的集成电路芯片的晶圆级测试。
背景技术
半导体封装通常是指由塑料、陶瓷、金属、玻璃等制成的外壳，以容纳一个或多个集成电路芯片或半导体器件。封装半导体器件有很多好处。封装为通过引线、焊盘、焊球、引脚、电线等与印刷电路板的外部互连提供了很好的平台。封装还为避免外部环境危害(如机械损坏、化学腐蚀和光害)提供了良好的屏蔽。另外，封装可以提供用于耗散由封装的半导体器件产生的热量的方式。
在半导体晶圆级(wafer level)制造数千个单独的集成电路。然后将集成电路从半导体晶圆切割成单独的裸片。单个集成电路在封装之前经过功能完整性测试。可以在晶圆级执行裸片的测试。
更高的性能和更好的小型化是半导体封装工业的持续追求。三维(3D)封装是指对层叠在彼此顶部并通过穿通硅通孔(TSV)或穿通电极彼此互连的若干个半导体芯片进行封装。可以通过垂直层叠两个或更多个集成电路芯片来实现具有三维(3D)结构的层叠存储器件。垂直层叠的集成电路芯片可以被安装在用于半导体封装的基板上，同时通过穿通硅通孔(TSV)或穿通电极彼此电耦接。
三维(3D)封装比二维(2D)封装提供更高的性能和更好的小型化。二维(2D)结构使用导线或凸块将半导体芯片布置在印刷电路板(PCB)的水平表面上。垂直层叠的半导体芯片在印刷电路板(PCB)上比横向分布的半导体芯片需要更少的占位面积。与在二维封装中相比，在三维(3D)封装中对穿通电极的使用提供了更高的通信带宽和更短的数据路径。由于信号传输是通过由穿通电极形成的垂直输入/输出线和宽的存储器总线来执行的，因此层叠的半导体存储器件可以以更高的速度运行。
与在封装之后执行测试不同，在封装之前对单个半导体器件进行测试将更少形成浪费，因为在封装之后发现有缺陷的芯片就会为时已晚，而不可避免地丢弃整个封装。
发明内容
在一个实施例中，一种集成电路芯片可以包括：第一穿通电极和第二穿通电极，该第一穿通电极和第二穿通电极穿通集成电路芯片而形成；传输电路，其适用于响应于选择信号而选择分别通过第一穿通电极和第二穿通电极传输的信号之中的一者，并且将选择的信号传输至数据线；以及选择信号生成电路，其适用于在测试操作期间通过触发选择信号来生成选择信号。
在一个实施例中，一种集成电路芯片包括：第一数据节点和第二数据节点；第一锁存电路和第二锁存电路，它们适用于储存分别通过第一数据节点和第二数据节点输入的数据；传输电路，其适用于在测试操作期间响应于选择信号而交替地将储存在第一锁存电路和第二锁存电路中的数据传输到第一数据节点。
在一个实施例中，一种存储器件包括：第一集成电路芯片；以及层叠在第一集成电路芯片之上的多个第二集成电路芯片，其中，第一集成电路芯片和第二集成电路芯片通过多个穿通电极来发送/接收数据，所述多个穿通电极穿通第一集成电路芯片和第二集成电路芯片而形成，其中，第一集成电路芯片包括：传输电路，其适用于响应于选择信号而选择通过多个穿通电极之中的第一穿通电极和第二穿通电极传输的数据之中的一者，并且将选择的数据传输至数据线；以及选择信号生成电路，其适用于在测试操作期间通过触发选择信号来生成选择信号。
在一个实施例中，一种通过利用修复电路对不具有单元阵列的集成电路芯片执行晶圆级测试以在晶圆级测试期间生成测试信号的方法，所述修复电路被配置为修复有缺陷的穿通电极，该方法包括：基于读取数据选通信号来生成触发信号；提供与两个锁存电路耦接的两个穿通电极，该两个锁存电路被配置为储存来自耦接的穿通电极的测试数据；将所述触发信号提供给穿通电极修复电路作为选择信号，其中，所述修复电路被配置为响应于所述触发信号的逻辑电平来选择所述两个穿通电极之一；并且在晶圆级测试期间，通过响应于触发信号而输出两个锁存电路的逻辑电平来生成测试信号。
附图说明
图1示出了根据本发明实施例的具有封装在其中的存储器件的存储系统。
图2示出了根据本发明实施例的图1的第一集成电路芯片。
图3示出了根据本发明实施例的图2的分频电路。
图4示出了根据本发明实施例的图2的选择信号生成电路。
图5示出了根据本发明实施例的图2的第一集成电路芯片的信号波形。
具体实施方式
下面将参照附图更详细地描述各种实施例。然而，本发明可以以不同的形式实施，并且不应被解释为限于这里阐述的本公开的实施例。而是，提供这些实施例，以使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记指代相同的部件。
各个实施例可以针对能够通过切换数据路径来生成触发数据、并使用该触发数据来测试数据路径的集成电路芯片。
参考图1，根据本公开的实施例的存储系统100可以特别包括形成在中介层130和封装基板140上方的存储器件110和处理器120。
如图1所示，中介层130形成在封装基板140上方，并且存储器件110和处理器120形成在中介层130上方。中介层130可以是在一个连接与另一连接之间进行路由的电接口。通过使用中介层130，可以将一连接重新路由到不同的连接，和/或可以将一连接扩展到更宽的间距。中介层130的作用是在处理器120和存储器件110之间提供路径，因此，中介层130所提供的电互连路径在存储器件110和处理器120之间提供了更紧密的集成。因此，中介层130可以为处理器120与存储器件110之间的高速通信提供有效的方式。中介层130(其可以是硅芯片，但是是无源的而没有晶体管)可以提供密度更大的配置，该配置在给定的区域中比片外封装(off-chip package)具有更多的连接和走线。
在图1中，处理器120可以执行存储器控制功能。处理器120可以是存储器控制器，或者存储器控制器可以被集成到处理器120中作为其的一部分。因此，处理器120特别包括管理数据流入和流出存储器件110的数字电路。处理器120可以包括各种处理器，例如中央处理单元(CPU)、图形处理单元(GPU)以及应用处理器(AP)。存储器控制器120和存储器件110中的每一个具有接口PHY，并且存储器控制器120和存储器件110的相应接口PHY通过中介层130彼此耦接。
存储器件110包括多个集成电路芯片112和114。图1中所示的存储器件110是具有彼此层叠在顶部上的多个裸片112和114的三维(3D)半导体器件。这种三维(3D)层叠减少了占位面积，并使得封装的整体尺寸更小，并且可以适用于高带宽存储操作而同时所需功耗更低。三维集成存储器件110包括具有用于与处理器120通信的逻辑电路的基底裸片114(或也称为第一集成电路芯片114)和层叠在基底裸片114上的多个核心裸片112(或也称为第二集成电路芯片112)。
如图1所示，基底裸片114通过穿通硅通孔(TSV)或穿通电极和微凸块与核心裸片112互连。存储器件110的垂直层叠的裸片112和114通过穿通硅通孔(TSV)或穿通电极互连，并通过中介层130与处理器120通信。由于存储器件110被设置得如此靠近处理器120，并且经由中介层130互连，因此它们之间存在较短的数据路径。较短的数据路径与存储器件110的宽的存储器总线相结合，意味着处理器120可以以较低的潜伏时间与存储器件110进行高速通信。
例如，存储器件110可以是高带宽存储器(HBM)，尽管本公开的存储器件110的范围不仅限于高带宽存储器(HBM)。作为高带宽存储器(HBM)，存储器件110可以例如包括用于3D层叠DRAM裸片112的高性能RAM接口114，其可以与处理器120结合使用，如上所述，处理器120可以是诸如GPU、CPU、AP等的高性能处理器。
基底裸片(即，第一集成电路芯片)114，其通过穿通硅通孔(TSV)或穿通电极与垂直层叠的核心裸片112电耦接，可以通过接口PHY向/从处理器120发送/接收数据。
每个核心裸片112可以包括用于在其中储存数据的单元阵列以及用于向单元阵列写入数据和从单元阵列读取数据的电路。另一方面，基底裸片114可以包括用于与核心裸片112和处理器120进行接口的逻辑电路。以这种方式配置，显著地增加了存储器件110的输入/输出单元的数量，从而有效地增加了带宽。如上所述，以这种方式配置的存储器件110的示例可以包括高带宽存储器(HBM)。
基底裸片114和核心裸片112可以分别被制造，然后彼此耦接。在将基底裸片114和核心裸片112耦接之前，可以分别测试它们。也就是说，为了测试基底裸片114是否具有缺陷，在将基底裸片114耦接到核心裸片112之前，基底裸片114可以输入/输出数据。可以将测试配置为在每个级别测试不良裸片。即，可以在将裸片112和裸片114安装成层叠之前分别对它们进行测试，或者也可以在它们被层叠之后对它们进行测试。然而，在安装裸片112和裸片114之前分别对它们进行测试将提供的优势在于，能够在封装之前仅丢弃有缺陷的裸片而不是整个裸片层叠。
在每个裸片112或114中可以形成有成千上万的穿通硅通孔(TSV)和相应的焊盘。垂直层叠的核心裸片112的最顶部裸片可以不需要穿通硅通孔(TSV)或穿通电极；然而，出于制造方便或出于其他原因，核心裸片112的最顶部裸片仍可以可选地设置有穿通硅通孔(TSV)或穿通电极。穿通硅通孔(TSV)或穿通电极执行作为用于数据传输、I/O、电源等的有效路径的功能，但是穿通硅通孔(TSV)或穿通电极在设计时要考虑冗余。这样，穿通硅通孔(TSV)或穿通电极本身也被测试，以准确确定哪些TSV有缺陷并且无法满足性能预期。然后可以用冗余的穿通硅通孔(TSV)或穿通电极来替换有缺陷的穿通硅通孔(TSV)或穿通电极。即使在将裸片安装成垂直层叠之后才发现有缺陷的穿通硅通孔(TSV)，也仅用冗余的穿通硅通孔(TSV)或穿通电极来替换通过测试而确定的有缺陷的穿通硅通孔(TSV)或穿通电极。即使在安装之后才发现有缺陷的穿通硅通孔(TSV)，也可以通过保留垂直层叠的裸片的功能完整性(而不是必须丢弃整个裸片层叠)来消除浪费并提高成品率。
与核心裸片112不同，基底裸片114可以不具有用于储存数据的单元阵列，并且在没有单元阵列的情况下，测试基底裸片114可能是困难的过程，因为将难以生成例如用于测试基底裸片114的输入/输出线所需的各种模式的数据。当在层叠所述芯片之前对基底裸片114执行晶圆测试时，由于因在基底裸片114中缺乏单元阵列而无法生成各种模式的测试信号，因此对用于执行读取和写入操作的信号线的测试、对检查每个数据总线的建立/保持余量的测试、对缺陷筛选和其他输入/输出性能等的测试将会是困难的。
然而，根据本公开的实施例，提供了在层叠之前单独地测试不具有单元阵列的基底裸片114的各种方式。基底裸片114设置有用于修复有缺陷的穿通硅通孔(TSV)或穿通电极的修复电路，但是直到将基底裸片114安装为垂直层叠中的基底裸片时，可能都不需要该穿通硅通孔(TSV)修复电路。更具体地，穿通硅通孔(TSV)修复电路可以包括选择电路(例如，包括多路复用器MUX的电路)，该选择电路用于选择例如冗余的穿通硅通孔(TSV)或穿通电极，以便用无缺陷的穿通硅通孔(TSV)或穿通电极来替换有缺陷的穿通硅通孔(TSV)或穿通电极。然而，当单独地测试基底裸片114时，该穿通硅通孔(TSV)修复电路不一定会被需要或使用。根据本公开的实施例，在仅有基底裸片114的测试期间，具有选择电路的穿通硅通孔(TSV)修复电路被用于生成各种模式的测试数据，因此，即使在基底裸片114中未配备任何单元阵列，仅有基底裸片114的晶圆级测试也是可能的。
现在参考图2，将根据本公开的实施例更详细地描述基底裸片(或第一集成电路芯片)114的与数据传输有关的一部分。
第一集成电路芯片114特别包括解码电路210、分频电路220、选择信号生成电路230、传输电路240和241、锁存电路250和251、穿通硅通孔(TSV)或穿通电极TSVR<0>和TSVR<1>、以及数据节点DQ<0>和DQ<1>。
如上所述，第一集成电路芯片114可以包括垂直穿通其内部而形成的多个穿通电极，如TSVR<0>和TSVR<1>。当在多个穿通电极TSVR<0>和TSVR<1>中的一个中出现缺陷时，第一集成电路芯片114可以用相邻的穿通电极或另一个穿通电极来替换有缺陷的穿通电极。
图2示出了第一集成电路芯片114的多个穿通电极中的第一穿通电极TSVR<0>和第二穿通电极TSVR<1>。类似地，在图2中，第一集成电路芯片114包括第一传输电路240和第二传输电路241、第一锁存电路250和第二锁存电路251、以及分别与第一穿通电极TSVR<0>和第二穿通电极TSVR<1>对应的第一数据节点DQ<0>和第二数据节点DQ<1>。然而，应注意的是，本实施例的范围不限于此。
分别对应于第一穿通电极TSVR<0>和第二穿通电极TSVR<1>的第一数据节点DQ<0>和第二数据节点DQ<1>用作用于向/从存储器控制器120发送/接收数据的节点。第一数据节点DQ<0>和第二数据节点DQ<1>可以通过微凸块等连接到中介层130，并且可以通过中介层130连接到存储器控制器120的接口PHY。
第一锁存电路250和第二锁存电路251可以储存通过第一穿通电极TSVR<0>和第二穿通电极TSVR<1>发送/接收的数据。在写入操作期间，通过第一数据节点DQ<0>和第二数据节点DQ<1>输入的数据可以储存在第一锁存电路250和第二锁存电路251中，并传输到相应的第一穿通电极TSVR<0>和第二穿通电极TSVR<1>。在读取操作期间，从第二集成电路芯片112读取的数据可以分别储存在第一锁存电路250和第二锁存电路251中以通过第一穿通电极TSVR<0>和第二穿通电极TSVR<1>进行传输。在根据本公开的实施例的测试操作期间，可以通过第一数据节点DQ<0>和第二数据节点DQ<1>输入具有不同逻辑电平的数据，并且可以分别将其储存在第一锁存电路250和第二锁存电路251中。
来自第一穿通电极TSVR<0>和第二穿通电极TSVR<1>的信号通过第一传输电路240和第二传输电路241被传输到第一数据节点DQ<0>和第二数据节点DQ<1>。即，在读取操作期间，从第二集成电路芯片112读取的数据通过第一穿通电极TSVR<0>和第二穿通电极TSVR<1>输入，并且第一传输电路240和第二传输电路241可以用于将输入数据通过数据线TIORL<0:1>和TIORH<0:1>传输到第一数据节点DQ<0>和第二数据节点DQ<1>。第一传输电路240和第二传输电路241可以对输入数据进行串行至并行转换，并将转换的数据传输至数据线TIORL<0:1>和TIORH<0:1>。如图2所示是用于以1:2的比率进行数据的串行至并行转换的操作，但是本实施例的范围不限于此。
第一传输电路240可以响应于选择信号SEL来选择通过第一穿通电极TSVR<0>传输的信号和通过第二穿通电极TSVR<1>传输的信号中的一者，并且将选择的信号传输至第一数据节点DQ<0>。根据实施例，在测试操作期间，第一传输电路240可以响应于选择信号SEL而交替地将储存在第一锁存电路250和第二锁存电路251中的数据传输到第一数据节点DQ<0>。即，由于在测试操作期间具有不同逻辑电平的数据被储存在第一锁存电路250和第二锁存电路251中，因此第一传输电路240可以将触发(toggle)至不同逻辑电平的数据传输至第一数据节点DQ<0>。
第一传输电路240可以包括选择器240_1和读取驱动器240_2。选择器240_1可以响应于选择信号SEL来选择通过第一穿通电极TSVR<0>传输的信号和通过第二穿通电极TSVR<1>传输的信号中的一者。读取驱动器240_2可以响应于读取数据选通信号RDQS将由选择器240_1选择的信号传输到第一数据节点DQ<0>。
例如，当选择信号SEL被去激活为逻辑低电平时，选择器240_1可以选择通过第一穿通电极TSVR<0>传输的信号。另一方面，当选择信号SEL被激活到逻辑高电平时，选择器240_1可以选择通过第二穿通电极TSVR<1>传输的信号。因此，当选择信号SEL被去激活为逻辑低电平时，读取驱动器240_2可以将通过第一穿通电极TSVR<0>传输的信号传输到第一数据节点DQ<0>，并且当选择信号SEL被激活为逻辑高电平时，读取驱动器240_2可以将通过第二穿通电极TSVR<1>传输的信号传输到第一数据节点DQ<0>。
与第一传输电路240的操作相似，第二传输电路241可以响应于第二穿通电极TSVR<1>和第三穿通电极(图2中未示出)而操作。因此，在此将省略对第二传输电路241的操作的重复描述。
解码电路210可以通过对从存储器控制器120输入的命令/地址进行解码来生成用于控制内部操作的信号。在读取操作期间，解码电路210可以通过对列地址ADD进行解码来生成读取命令信号。解码电路210可以通过将该读取命令信号与时钟同步来生成用于控制读取操作的信号，即，读取数据选通信号RDQS。
分频电路220可以通过对经由解码电路210生成的读取数据选通信号RDQS进行分频来生成分频信号RD_OD。分频电路220可以通过将读取数据选通信号RDQS的周期加倍来生成分频信号RD_OD。
根据实施例，在正常操作期间，选择信号生成电路230可以基于修复信息来生成选择信号SEL。另一方面，在测试操作期间，选择信号生成电路230可以使用分频信号RD_OD来生成选择信号SEL，或触发的选择信号SEL。选择信号生成电路230可以接收测试模式信号TM、修复信息信号REPAIR和分频信号RD_OD，根据本公开的实施例将参考图4更详细地描述选择信号生成电路230的配置和操作。
参考图3，图2的分频电路220特别包括：串联耦接的第一传送单元310和第二传送单元320。
第一传送单元310可以响应于读取数据选通信号RDQS将反馈的分频信号RD_OD传送到第二传送单元320。当读取数据选通信号RDQS在逻辑高电平被去激活时，三态反相器311和锁存器314可以被关断，并且三态反相器312和313可以被导通。当读取数据选通信号RDQS被激活为逻辑低电平时，三态反相器311和锁存器314可以被导通。当通过这样的操作将读取数据选通信号RDQS激活为逻辑低电平时，反馈的分频信号RD_OD可以被传送到第二传送单元320。第一传送单元310可以进一步包括接收复位信号RSTB的与非门315和反相器316。当复位信号RSTB被激活为逻辑低电平时，第一传送单元310可以被复位。
第二传送单元320可以响应于读取数据选通信号RDQS将第一传送单元310的输出信号反相，并输出该反相的信号作为分频信号RD_OD。当读取数据选通信号RDQS在逻辑高电平被去激活时，三态反相器321和锁存器324可以被关断，并且三态反相器322和323可以被导通。当读取数据选通信号RDQS被激活为逻辑低电平时，三态反相器321和锁存器324可以被导通。当通过这样的操作将读取数据选通信号RDQS激活为逻辑低电平时，第二传送单元320可以将第一传送单元310的输出信号反相，并且输出反相的信号作为分频信号RD_OD。第二传送单元320可以进一步包括接收复位信号RSTB的反相器326和或非门325。当复位信号RSTB被激活为逻辑低电平时，第二传送单元320可以被复位。
图4示出了根据本公开实施例的图2的选择信号生成电路230。选择信号生成电路230可以特别包括反相器INV以及第一门NAND1、第二门NAND2和第三门NAND3，根据本公开的实施例，第一、第二和第三门全都是与非门。但是，也可以通过其他逻辑门的组合来执行相同的逻辑运算。
第一门NAND1可以接收测试模式信号TM和修复信息信号REPAIR。第一门NAND1可以对测试模式信号TM和修复信息信号REPAIR执行与非逻辑运算，并且输出与非逻辑运算的结果值。
第二门NAND2可以接收分频信号RD_OD和由反相器INV反相的测试模式信号TM。第二门NAND2可以对分频信号RD_OD和反相的测试模式信号TM执行与非逻辑运算，并且输出与非逻辑运算的结果值。
第三门NAND3可以接收第一门NAND1和第二门NAND2的输出信号。第三门NAND3可以对第一门NAND1和第二门NAND2的输出信号执行与非逻辑运算，并且输出与非逻辑运算的结果值作为选择信号SEL。
根据实施例，当第一集成电路芯片114执行正常操作时，可以将测试模式信号TM去激活为逻辑高电平。当测试模式信号TM处于逻辑高电平时，第一门NAND1可以根据修复信息信号REPAIR来激活或去激活输出信号。另一方面，第二门NAND2可以输出高电平的输出信号，无论分频信号RD_OD如何。因此，第三门NAND3可以根据第一门NAND1的输出信号来激活或去激活选择信号SEL。
当第一集成电路芯片114执行正常操作时，选择信号生成电路230可以根据修复信息信号REPAIR来激活或去激活选择信号SEL。修复信息信号REPAIR可以根据在第一穿通电极TSVR<0>中是否检测到缺陷而被激活或去激活。
例如，当在第一穿通电极TSVR<0>中未检测到缺陷时，可以将修复信息信号REPAIR去激活为逻辑低电平。根据低电平的修复信息信号REPAIR，选择信号生成电路230可以将选择信号SEL去激活为逻辑低电平。如上所述，当选择信号SEL处于逻辑低电平时，第一传输电路240可以选择通过第一穿通电极TSVR<0>传输的信号，并且将选择的信号传输至第一数据节点DQ<0>。
另一方面，当在第一穿通电极TSVR<0>中检测到缺陷时，修复信息信号REPAIR可以被激活为逻辑高电平。根据高电平的修复信息信号REPAIR，选择信号生成电路230可以将选择信号SEL激活为逻辑高电平。如上所述，当选择信号SEL处于逻辑高电平时，第一传输电路240可以选择通过第二穿通电极TSVR<1>传输的信号，并将选择的信号传输至第一数据节点DQ<0>。
根据实施例，当第一集成电路芯片114执行测试操作时，测试模式信号TM可以被激活为逻辑低电平。当对第一集成电路芯片114执行晶圆级测试时，测试模式信号TM可以被激活为逻辑低电平。然而，本实施例的范围不限于此。
当测试模式信号TM处于逻辑低电平时，第一门NAND1可以输出高电平的输出信号，无论修复信息信号REPAIR如何。另一方面，第二门NAND2可以根据分频信号RD_OD来激活或去激活输出信号。因此，第三门NAND3可以根据第二门NAND2的输出信号来激活或去激活选择信号SEL。
当第一集成电路芯片114执行测试操作时，选择信号生成电路230可以根据分频信号RD_OD来激活或去激活选择信号SEL。由于分频信号RD_OD根据读取数据选通信号RDQS触发，因此在读取操作期间选择信号生成电路230可以通过触发选择信号SEL来生成选择信号SEL。第一传输电路240可以交替地将储存在第一锁存电路250和第二锁存电路251中的数据传输到第一数据节点DQ<0>。
图5示出了根据本公开的实施例的图2的第一集成电路芯片114的信号波形。
图5示出了由第一传输电路240从第一穿通电极TSVR<0>和第二穿通电极TSVR<1>传输到第一数据节点DQ<0>的数据的波形以及用于控制该数据的信号的波形。如上所述，传输到第一数据节点DQ<0>的数据可以通过第一数据线TIORL<0>和第二数据线TIORH<0>并行传输。因此，如图5所示是与数据有关的多个控制信号。
当在第一集成电路芯片114进入测试模式之后开始写入操作时，可以通过第一数据节点DQ<0>和第二数据节点DQ<1>输入测试数据。测试数据可以被传输到第一穿通电极TSVR<0>和第二穿通电极TSVR<1>，并且最终被储存在第一锁存电路250和第二锁存电路251中。
根据实施例，可以将具有彼此不同的逻辑电平(例如，1:0)的第一数据和第二数据分别储存在与第一穿通电极TSVR<0>和第二穿通电极TSVR<1>相对应的第一锁存电路250和第二锁存电路251中。测试数据可以是触发数据(toggling data)。尽管通过第一数据节点DQ<0>和第二数据节点DQ<1>输入的测试数据是触发的，但最后的输入数据可以具有不同的值。
当在写入操作之后开始读取操作时，解码电路210可以通过对列地址ADD进行解码来生成第一读取数据选通信号RDQSL和第二读取数据选通信号RDQSH。分频电路220可以通过对第一读取数据选通信号RDQSL和第二读取数据选通信号RDQSH进行分频来生成第一分频信号RD_ODL和第二分频信号RD_ODH。
每当第一读取数据选通信号RDQSL和第二读取数据选通信号RDQSH转变为逻辑低电平时，第一分频信号RD_ODL和第二分频信号RD_ODH的逻辑电平可以转变。第一分频信号RD_ODL和第二分频信号RD_ODH可以具有通过使第一读取数据选通信号RDQSL和第二读取数据选通信号RDQSH的周期加倍而增加的周期。每当第一读取数据选通信号RDQSL和第二读取数据选通信号RDQSH被激活时，第一分频信号RD_ODL和第二分频信号RD_ODH可以交替地具有高电平值和低电平值。可以根据实施例以各种方式执行分频方法或操作，并且本实施例不限于此。
因此，当第一数据选通信号RDQSL被第一次激活(在图5中，用带圆圈的“1”①来标记)时，第一分频信号RD_ODL可以具有逻辑低电平。选择信号生成电路230可以响应于低电平的分频信号RD_ODL将选择信号SEL去激活为逻辑低电平。当选择信号SEL处于逻辑低电平时，选择器240_1可以选择储存在第一穿通电极TSVR<0>(即，第一锁存电路250)中的第一数据1。读取驱动器240_2可以响应于第一读取数据选通信号RDQSL将选择的第一数据1传输至第一数据线TIORL<0>。
然后，当第一数据选通信号RDQSL被第二次激活(在图5中，用带圆圈的“2”②来标记)时，第一分频信号RD_ODL可以具有逻辑高电平。选择信号生成电路230可以响应于高电平的分频信号RD_ODL将选择信号SEL激活为逻辑高电平。当选择信号SEL处于逻辑高电平时，选择器240_1可以选择储存在第二穿通电极TSVR<1>(即，第二锁存电路251)中的第二数据0。读取驱动器240_2可以响应于第一读取数据选通信号RDQSL将选择的第二数据0传输至第一数据线TIORL<0>。
类似地，当第二读取数据选通信号RDQSH被第一次激活(在图5中，用带圆圈的“3”③来标记)并且第二分频信号RD_ODH具有逻辑低电平时，选择信号生成电路230可以将选择信号SEL去激活为逻辑低电平。第一传输电路240可以选择储存在第一穿通电极TSVR<0>(即，第一锁存电路250)中的第一数据1，并且将选择的数据传输到第二数据线TIORH<0>。当第二读取数据选通信号RDQSH被第二次激活(在图5中，用带圆圈的“4”④来标记)并且第二分频信号RD_ODH具有逻辑高电平时，选择信号生成电路230可以将选择信号SEL激活为逻辑高电平。第一传输电路240可以选择储存在第二穿通电极TSVR<1>(即，第二锁存电路251)中的第二数据0，并且将选择的数据传输到第二数据线TIORH<0>。
根据本公开的实施例，集成电路芯片可以使用用于控制读取操作的读取数据选通信号RDQSL和RDQSH来触发要通过数据线TIORL<0>和TIORH<0>传输的数据。即，集成电路芯片可以根据数据的带宽来传输逻辑高电平和逻辑低电平的数据，从而检查数据线TIORL<0>和TIORH<0>的建立/保持余量或者检测缺陷。
根据本公开的实施例，集成电路芯片可以通过切换数据路径来触发通过数据路径而传输的数据。特别地，即使像基底裸片一样的情况在集成电路芯片中未设置存储单元阵列，集成电路芯片也可以将触发数据传输到数据路径，并检查数据路径的建立/保持余量或者检测缺陷。此外，由于集成电路芯片可以使用安装在基底裸片中的修复电路来切换数据路径，因此可以测试数据输入/输出线而无需另外的电路配置或增加信号负载。
尽管出于说明性目的描述了各种实施例，但是对本领域技术人员显而易见的是，在不脱离如所附权利要求书所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (24)

1.一种集成电路芯片，包括：
第一穿通电极和第二穿通电极，它们穿通所述集成电路芯片而形成；
传输电路，其适用于响应于选择信号而选择分别通过所述第一穿通电极传输的信号和通过所述第二穿通电极传输的信号中的一者，并且将选择的信号传输至数据线；和
选择信号生成电路，其适用于在测试操作期间通过触发所述选择信号来生成所述选择信号。
2.根据权利要求1所述的集成电路芯片，其中，在正常操作期间，所述选择信号生成电路基于修复信息来激活或去激活所述选择信号。
3.根据权利要求1所述的集成电路芯片，还包括：
解码电路，其适用于在读取操作期间通过对从外部输入的列地址进行解码来生成读取数据选通信号；和
分频电路，其适用于通过对所述读取数据选通信号进行分频来生成分频信号。
4.根据权利要求3所述的集成电路芯片，其中，所述选择信号生成电路包括：
第一与非门，其适用于接收修复信息信号和测试模式信号，并对接收到的信号执行与非运算；
第二与非门，其适用于接收所述修复信息信号的反相信号和所述分频信号，并对接收到的信号执行与非运算；和
第三与非门，其适用于接收所述第一与非门和所述第二与非门的输出信号，并通过对接收到的信号执行与非运算来生成所述选择信号。
5.根据权利要求4所述的集成电路芯片，其中，所述修复信息信号根据在所述第一穿通电极中是否检测到缺陷而被激活或去激活。
6.根据权利要求4所述的集成电路芯片，其中，当对所述集成电路芯片进行晶圆级测试时，所述测试模式信号被激活。
7.根据权利要求3所述的集成电路芯片，其中，所述传输电路包括：
选择器，其适用于响应于所述选择信号来选择分别通过所述第一穿通电极传输的信号和通过所述第二穿通电极传输的信号中的一者；和
读取驱动器，其适用于响应于所述读取数据选通信号将选择的信号传输到所述数据线。
8.根据权利要求1所述的集成电路芯片，还包括：
第一锁存单元和第二锁存单元，它们分别耦接到所述第一穿通电极和所述第二穿通电极，并且适用于在所述测试操作期间储存具有不同逻辑电平的数据。
9.根据权利要求1所述的集成电路芯片，其中，所述集成电路芯片包括高带宽存储器HBM的基底裸片。
10.一种集成电路芯片，包括：
第一数据节点和第二数据节点；
第一锁存电路和第二锁存电路，它们适用于储存分别通过所述第一数据节点和所述第二数据节点输入的数据；和
传输电路，其适用于在测试操作期间响应于选择信号而交替地将储存在所述第一锁存电路和所述第二锁存电路中的数据传输到所述第一数据节点。
11.根据权利要求10所述的集成电路芯片，其中，在所述测试操作期间，具有不同逻辑电平的数据通过所述第一数据节点和所述第二数据节点而被输入，并且被储存在所述第一锁存电路和所述第二锁存电路中。
12.根据权利要求10所述的集成电路芯片，其中，所述传输电路包括：
选择器，其适用于响应于所述选择信号来选择储存在所述第一锁存电路中的数据和储存在所述第二锁存电路中的数据之中的一者；和
读取驱动器，其适用于响应于读取数据选通信号而将选择的信号传输到所述第一数据节点。
13.根据权利要求10所述的集成电路芯片，还包括：
选择信号生成电路，其适用于在正常操作期间基于修复信息而生成所述选择信号，以及在所述测试操作期间使用读取数据选通信号来触发所述选择信号。
14.根据权利要求13所述的集成电路芯片，其中，所述选择信号生成电路包括：
第一与非门，其适用于接收修复信息信号和测试模式信号，并且对接收到的信号执行与非运算；
第二与非门，其适用于接收所述读取数据选通信号的分频信号和所述修复信息信号的反相信号，并且对接收到的信号执行与非运算；和
第三与非门，其适用于接收所述第一与非门和所述第二与非门的输出信号，并通过对接收到的信号执行与非运算来生成所述选择信号。
15.一种存储器件，包括：
第一集成电路芯片；和
多个第二集成电路芯片，它们层叠在所述第一集成电路芯片之上，其中，所述第一集成电路芯片和所述第二集成电路芯片通过多个穿通电极来发送/接收数据，所述多个穿通电极穿通所述第一集成电路芯片和所述第二集成电路芯片而形成，
其中，所述第一集成电路芯片包括：
传输电路，其适用于响应于选择信号来选择通过所述多个穿通电极之中的第一穿通电极和第二穿通电极传输的数据之中的一者，并且将选择的数据传输至数据线；和
选择信号生成电路，其适用于在测试操作期间通过触发所述选择信号来生成所述选择信号。
16.根据权利要求15所述的存储器件，其中，在正常操作期间，所述选择信号生成电路基于修复信息来激活或去激活所述选择信号。
17.根据权利要求16所述的存储器件，其中，所述修复信息指示在所述第一穿通电极中是否存在缺陷。
18.根据权利要求15所述的存储器件，其中，所述选择信号生成电路包括：
第一与非门，其适用于接收修复信息信号和测试模式信号，并且对接收到的信号执行与非运算；
第二与非门，其适用于接收读取数据选通信号的分频信号和所述修复信息信号的反相信号，并且对接收到的信号执行与非运算；和
第三与非门，其适用于接收所述第一与非门和所述第二与非门的输出信号，并且通过对接收到的信号执行与非运算来生成所述选择信号。
19.根据权利要求15所述的存储器件，其中，所述第一集成电路芯片还包括：第一锁存单元和第二锁存单元，它们分别耦接至所述第一穿通电极和所述第二穿通电极，并且适用于在所述测试操作期间储存具有不同逻辑电平的数据。
20.根据权利要求15所述的存储器件，其中，所述存储器件包括高带宽存储器HBM。
21.一种通过利用修复电路对不具有单元阵列的集成电路芯片执行晶圆级测试以在所述晶圆级测试期间生成测试信号的方法，所述修复电路被配置为修复有缺陷的穿通电极，所述方法包括：
基于读取数据选通信号来生成触发信号；
提供与两个锁存电路耦接的两个穿通电极，所述两个锁存电路被配置为储存来自耦接的所述穿通电极的测试数据；
将所述触发信号提供给穿通电极修复电路作为选择信号，其中，所述修复电路被配置为响应于所述触发信号的逻辑电平来选择所述两个穿通电极之一；和
在所述晶圆级测试期间，通过响应于所述触发信号而输出所述两个锁存电路的逻辑电平来生成所述测试信号。
22.根据权利要求21所述的方法，还包括：
对读取命令进行解码，以生成所述读取数据选通信号；和
对所述读取数据选通信号进行分频，以生成所述触发信号。
23.根据权利要求21所述的方法，还包括：
当在进入所述晶圆级测试之后开始写入操作时，将所述测试数据传输至所述两个穿通电极，并将所述测试数据储存在两个对应的锁存电路中，其中，所述测试数据为具有不同逻辑电平的触发数据。
24.根据权利要求23所述的方法，还包括：
当在所述晶圆级测试期间在所述写入操作之后开始读取操作时，通过对列地址进行解码而生成所述读取数据选通信号并对所述读取数据选通信号进行分频，来生成所述触发信号。
CN201911251874.3A 2019-01-03 2019-12-09 不具有单元阵列的集成电路芯片和裸片测试 Active CN111402945B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190000682A KR20200084600A (ko) 2019-01-03 2019-01-03 집적회로 칩
KR10-2019-0000682 2019-01-03

Publications (2)

Publication Number Publication Date
CN111402945A true CN111402945A (zh) 2020-07-10
CN111402945B CN111402945B (zh) 2023-09-29

Family

ID=71405151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911251874.3A Active CN111402945B (zh) 2019-01-03 2019-12-09 不具有单元阵列的集成电路芯片和裸片测试

Country Status (3)

Country Link
US (1) US12009043B2 (zh)
KR (1) KR20200084600A (zh)
CN (1) CN111402945B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107688694A (zh) * 2016-08-05 2018-02-13 新思科技有限公司 使用多个选通点的单元感知缺陷表征和波形分析
CN115547404A (zh) * 2022-11-30 2022-12-30 普赛微科技(杭州)有限公司 用于先进封装mram存储器的测试架构及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098728A (ko) 2020-02-03 2021-08-11 삼성전자주식회사 적층형 메모리 장치 및 상기 적층형 메모리 장치의 동작 방법
KR20220006778A (ko) 2020-07-09 2022-01-18 현대모비스 주식회사 차량용 제동장치

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494088A (zh) * 2008-01-25 2009-07-29 恩益禧电子股份有限公司 半导体集成电路器件及测试其的方法
US20100060310A1 (en) * 2008-09-10 2010-03-11 Qualcomm Incorporated Systems and Methods Utilizing Redundancy in Semiconductor Chip Interconnects
US20100295600A1 (en) * 2009-05-20 2010-11-25 Qualcomm Incorporated Method and Apparatus for Providing Through Silicon VIA (TSV) Redundancy
US20110006391A1 (en) * 2009-07-10 2011-01-13 Jeong-Woo Lee Semiconductor device
US20120104388A1 (en) * 2010-10-29 2012-05-03 Hynix Semiconductor Inc. Three-dimensional stacked semiconductor integrated circuit and tsv repair method thereof
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN102539852A (zh) * 2012-03-14 2012-07-04 中南大学 一种用于晶圆级封装芯片自动检测的测试头及其实现方法
CN102592647A (zh) * 2011-01-14 2012-07-18 海力士半导体有限公司 半导体装置、分配芯片id的方法和设置芯片id的方法
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术
CN102738119A (zh) * 2011-04-13 2012-10-17 台湾积体电路制造股份有限公司 用于半导体衬底的贯穿硅通孔及其生产方法
US8339879B2 (en) * 2009-11-30 2012-12-25 SK Hynix Inc. Repair circuit and semiconductor apparatus including the same
KR20140030608A (ko) * 2012-09-03 2014-03-12 에스케이하이닉스 주식회사 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
US8717839B2 (en) * 2011-02-22 2014-05-06 Elpida Memory, Inc. Semiconductor device having plural penetration electrodes penetrating through semiconductor substrate and testing method thereof
US8917569B2 (en) * 2011-01-31 2014-12-23 SK Hynix Inc. Semiconductor apparatus transmitting fuse information and repair method thereof
US20160141014A1 (en) * 2012-06-29 2016-05-19 SK Hynix Inc. Semiconductor integrated circuit
US20180107387A1 (en) * 2016-07-13 2018-04-19 Samsung Electronics Co., Ltd. Interface circuits configured to interface with multi-rank memory
CN109037193A (zh) * 2018-09-05 2018-12-18 长鑫存储技术有限公司 硅通孔检测电路及方法、集成电路芯片
CN109037192A (zh) * 2018-08-31 2018-12-18 长鑫存储技术有限公司 硅通孔容错电路及方法、集成电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102146470B1 (ko) 2014-01-17 2020-08-21 에스케이하이닉스 주식회사 실리콘 관통 비아를 갖는 반도체 장치
US10468386B1 (en) 2018-11-08 2019-11-05 Micron Technology, Inc. TSV redundancy and TSV test select scheme

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494088A (zh) * 2008-01-25 2009-07-29 恩益禧电子股份有限公司 半导体集成电路器件及测试其的方法
US20100060310A1 (en) * 2008-09-10 2010-03-11 Qualcomm Incorporated Systems and Methods Utilizing Redundancy in Semiconductor Chip Interconnects
US8384417B2 (en) * 2008-09-10 2013-02-26 Qualcomm Incorporated Systems and methods utilizing redundancy in semiconductor chip interconnects
US20100295600A1 (en) * 2009-05-20 2010-11-25 Qualcomm Incorporated Method and Apparatus for Providing Through Silicon VIA (TSV) Redundancy
US20110006391A1 (en) * 2009-07-10 2011-01-13 Jeong-Woo Lee Semiconductor device
US8339879B2 (en) * 2009-11-30 2012-12-25 SK Hynix Inc. Repair circuit and semiconductor apparatus including the same
US20120104388A1 (en) * 2010-10-29 2012-05-03 Hynix Semiconductor Inc. Three-dimensional stacked semiconductor integrated circuit and tsv repair method thereof
CN102467964A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 三维层叠半导体集成电路及其穿通硅通孔修复方法
CN102592647A (zh) * 2011-01-14 2012-07-18 海力士半导体有限公司 半导体装置、分配芯片id的方法和设置芯片id的方法
US8917569B2 (en) * 2011-01-31 2014-12-23 SK Hynix Inc. Semiconductor apparatus transmitting fuse information and repair method thereof
US8717839B2 (en) * 2011-02-22 2014-05-06 Elpida Memory, Inc. Semiconductor device having plural penetration electrodes penetrating through semiconductor substrate and testing method thereof
CN102738119A (zh) * 2011-04-13 2012-10-17 台湾积体电路制造股份有限公司 用于半导体衬底的贯穿硅通孔及其生产方法
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN102539852A (zh) * 2012-03-14 2012-07-04 中南大学 一种用于晶圆级封装芯片自动检测的测试头及其实现方法
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术
US20160141014A1 (en) * 2012-06-29 2016-05-19 SK Hynix Inc. Semiconductor integrated circuit
KR20140030608A (ko) * 2012-09-03 2014-03-12 에스케이하이닉스 주식회사 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
US20180107387A1 (en) * 2016-07-13 2018-04-19 Samsung Electronics Co., Ltd. Interface circuits configured to interface with multi-rank memory
CN109037192A (zh) * 2018-08-31 2018-12-18 长鑫存储技术有限公司 硅通孔容错电路及方法、集成电路
CN109037193A (zh) * 2018-09-05 2018-12-18 长鑫存储技术有限公司 硅通孔检测电路及方法、集成电路芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107688694A (zh) * 2016-08-05 2018-02-13 新思科技有限公司 使用多个选通点的单元感知缺陷表征和波形分析
CN107688694B (zh) * 2016-08-05 2021-05-04 新思科技有限公司 使用多个选通点的单元感知缺陷表征和波形分析
CN115547404A (zh) * 2022-11-30 2022-12-30 普赛微科技(杭州)有限公司 用于先进封装mram存储器的测试架构及方法

Also Published As

Publication number Publication date
US20200219582A1 (en) 2020-07-09
US12009043B2 (en) 2024-06-11
CN111402945B (zh) 2023-09-29
KR20200084600A (ko) 2020-07-13

Similar Documents

Publication Publication Date Title
CN111402945B (zh) 不具有单元阵列的集成电路芯片和裸片测试
US10074579B1 (en) Stacked semiconductor device
US9134959B2 (en) Integrated circuit die stack
US9780073B2 (en) Using interrupted through-silicon-vias in integrated circuits adapted for stacking
US8253244B2 (en) Semiconductor package having memory devices stacked on logic device
US8384432B2 (en) Semiconductor device and information processing system including the same
KR101109562B1 (ko) 초고대역폭 메모리 다이 스택
US10074444B2 (en) Repair circuit, semiconductor apparatus and semiconductor system using the same
EP2533277A2 (en) Semiconductor device
JP5635924B2 (ja) 半導体装置及びその試験方法
US11456283B2 (en) Stacked semiconductor device and test method thereof
KR20150047292A (ko) 반도체 장치 및 이의 테스트 방법
CN113097198A (zh) 层叠式半导体器件及其测试方法
US11495498B2 (en) Semiconductor device and test method thereof
US11416425B2 (en) Memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant