CN111384173B - 鳍式场效应管的制备方法、鳍式场效应管及硅衬底 - Google Patents

鳍式场效应管的制备方法、鳍式场效应管及硅衬底 Download PDF

Info

Publication number
CN111384173B
CN111384173B CN201811638216.5A CN201811638216A CN111384173B CN 111384173 B CN111384173 B CN 111384173B CN 201811638216 A CN201811638216 A CN 201811638216A CN 111384173 B CN111384173 B CN 111384173B
Authority
CN
China
Prior art keywords
silicon substrate
gate
oxide layer
gate oxide
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811638216.5A
Other languages
English (en)
Other versions
CN111384173A (zh
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201811638216.5A priority Critical patent/CN111384173B/zh
Publication of CN111384173A publication Critical patent/CN111384173A/zh
Application granted granted Critical
Publication of CN111384173B publication Critical patent/CN111384173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明提供一种鳍式场效应管的制备方法、鳍式场效应管及硅衬底，能够实现鳍式场效应管性能的进一步提升。该制备方法包括：提供硅衬底，硅衬底上形成有栅氧化层，且栅氧化层具有至少一贯穿栅氧化层的孔洞；形成伪栅极、至少覆盖伪栅极两侧的侧墙、外延源极以及外延漏极；其中，伪栅极覆盖孔洞；去除伪栅极，令硅衬底在孔洞位置形成空穴；在伪栅极位置形成金属栅极结构；其中，金属栅极结构具有对应空穴的凸起。这样，能够获取电容值更高的鳍式场效应管，实现了鳍式场效应管性能的进一步提升。

Description

鳍式场效应管的制备方法、鳍式场效应管及硅衬底
技术领域
本发明涉及半导体制造加工领域，更详细地说，本发明涉及一种鳍式场效应管的制备方法、鳍式场效应管及硅衬底。
背景技术
目前，金属栅极工艺在半导体器件中得到了广泛应用，用以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用金属栅极工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应管(FinFET)是一种常见的多栅器件。FinFET中，栅极至少可以从两侧对沟道进行控制，比常规的MOS场效应管对沟道的控制能力强，能够很好的抑制短沟道效应。而且，FinFET与现有集成电路生产技术的兼容性良好。
然而，随着半导体工艺技术的不断发展，如何进一步地提升鳍式场效应管性能，是业界亟需要解决的问题。
发明内容
本发明解决的技术问题是提供一种鳍式场效应管的制备方法、鳍式场效应管及硅衬底，能够获取电容值更高的鳍式场效应管，实现了鳍式场效应管性能的进一步提升。
为了解决上述问题，本发明提供一种鳍式场效应管的制备方法，包括：
提供硅衬底，硅衬底上形成有栅氧化层，且栅氧化层具有至少一贯穿所述栅氧化层的孔洞；
形成伪栅极、至少覆盖伪栅极两侧的侧墙、外延源极以及外延漏极；其中，伪栅极覆盖孔洞；
去除伪栅极，令所述硅衬底在所述孔洞位置形成空穴；
在伪栅极位置形成金属栅极结构；其中，金属栅极结构具有对应空穴的凸起。
本发明所提供的技术方案中，硅衬底上形成的栅氧化层具有至少一贯穿的孔洞，并形成有覆盖孔洞的伪栅极、至少覆盖伪栅极两侧的侧墙、外延源极以及外延漏极。这样，去除伪栅极，令硅衬底在孔洞位置形成空穴时，便为金属栅极结构腾出了设置空间，从而在进行金属栅极的设置时，会有部分金属栅极结构的材料将硅衬底上的那些空穴填充满，因而金属栅极结构会具有对应空穴的凸起，相当于在不增加器件尺寸的情况下，实现了金属栅极结构设置空间的扩展，因而能够获取电容值更高的鳍式场效应管，实现鳍式场效应管性能的进一步提升。
在本发明的较优技术方案中，伪栅极为多晶硅栅极或锗硅栅极。
进一步地，在本发明的较优技术方案中，硅衬底上形成有栅氧化层，且栅氧化层具有至少一贯穿所述栅氧化层的孔洞，具体包括：在硅衬底上沉积栅氧化层；设置掩膜层；其中，掩膜层具有开口；刻蚀栅氧化层，令栅氧化层在开口区域内形成一贯穿的孔洞；去除掩膜层。这样，提供了设置具有至少一孔洞的栅氧化层的一种具体实现形式，增加了本发明实施方式的灵活性。
进一步地，在本发明的较优技术方案中，设置掩膜层，具体包括：铺设光刻胶层；对光刻胶层的预设区域进行光照、显影，去除预设区域的光刻胶层，获取掩膜层。
进一步地，在本发明的较优技术方案中，孔洞的个数为两个。
进一步地，在本发明的较优技术方案中，形成伪栅极、至少覆盖伪栅极两侧的侧墙、外延源极以及外延漏极后，去除伪栅极前，还包括：依序覆盖接触洞刻蚀停止层以及层间介电层；进行平坦化处理，直至露出伪栅极以及侧墙。
在本发明的较优技术方案中，去除伪栅极，具体包括：采用湿法刻蚀方法去除伪栅极，不仅操作较为便捷，而且能够获取较为干净的半导体器件。
进一步地，在本发明的较优技术方案中，空穴的深度为10纳米～100纳米。
本发明还提供一种鳍式场效应管包括：硅衬底、栅氧化层以及金属栅极结构；硅衬底设有至少一空穴，栅氧化层具有至少一贯穿所述栅氧化层的孔洞；栅氧化层铺设于硅衬底，且栅氧化层的孔洞与硅衬底的空穴对齐；金属栅极结构位于栅氧化层上，且金属栅极结构具有对应空穴的凸起。
在本发明的较优技术方案中，鳍式场效应管还包括：侧墙、外延源极以及外延漏极；侧墙至少覆盖金属栅极结构两侧；外延源极以及外延漏极设置于硅衬底，且凸出与硅衬底表面。
在本发明的较优技术方案中，鳍式场效应管为NMOS、PMOS或CMOS器件。
本发明还提供一种硅衬底，用于鳍式场效应管，该硅衬底上具有至少一空穴；其中，空穴用于容置部分金属栅极结构的材料。
附图说明
图1～图3是一种鳍式场效应管的栅极结构在制备过程中的剖面结构示意图；
图4～图8是本发明中一种鳍式场效应管的制备方法各个步骤对应的剖面结构示意图；
图9～图10是本发明中一种鳍式场效应管的制备方法部分步骤对应的剖面结构示意图。
具体实施方式
如背景技术所述，鳍式场效应管目前应用广泛，进一步地提升鳍式场效应管性能是业界亟需要解决的问题。
现结合图1～图3对现有技术中鳍式场效应管性能提升发展瓶颈的原因进行分析。
如图1所示，提供了一硅衬底10，硅衬底10上覆盖有栅极氧化层20，栅极氧化层20上形成有栅极结构30。并且，栅极结构30两侧设置有侧壁40，上面沉积有绝缘层50。
在此情况下，会对栅氧化层20进行部分刻蚀，并对硅衬底10进行部分刻蚀，以实现源极以及漏极的设置。本实施例中，在设置源极以及漏极时，需要对源极以及漏极进行外延生长，最终获取外延源极60以及外延漏极70，如图2所示。
而后，遵循覆盖接触洞刻蚀停止层(图未示)以及层间介电层80的步骤，并进行平坦化处理，直至露出栅极结构30，如图3所示，至此，鳍式场效应管的制作初步完成。
不难看出，现有技术鳍式场效应管的制备均是先设置栅极结构30，再完成外延源极60以及外延漏极70的设置，由于鳍式场效应管本身尺寸的限定，每一部分的设置空间、设置尺寸都是固定的，因而栅极结构30的设置空间十分有限，很难实现性能的进一步提升。
为解决上述问题，本发明提供一种鳍式场效应管的制备方法，使得硅衬底上具有空穴，以令部分金属栅极结构将硅衬底上的那些空穴填充满，相当于在不增加器件尺寸的情况下，实现了金属栅极结构设置空间的扩展，从而能够获取电容值更高的鳍式场效应管，实现鳍式场效应管性能的进一步提升。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
本发明一优选实施例还提供了一种鳍式场效应管的制备方法，请参考图4，在提供的硅衬底10上设置栅氧化层21，栅氧化层21具有至少一贯穿栅氧化层21的孔洞211。
硅衬底10作为形成半导体器件的工艺基础，材料可以为多晶硅。本实施例中，设置栅氧化层21的方式为：在硅衬底上沉积栅氧化层21，而后在栅氧化层21上覆盖具有开口的掩膜层(图未示)。这样，在后续进行刻蚀的步骤中，开口外的栅氧化层21会被掩膜层保护，不被刻蚀，开口内的栅氧化层21没有掩膜层保护，会被刻蚀掉，从而在去除掩膜层后，便能令硅衬底10上覆盖的栅氧化层21具有至少一贯穿栅氧化层21的孔洞211。
栅氧化层21起到绝缘作用，用于隔离器件中不同的结构。在本发明实施例中，栅氧化层21的材料可以为SiO2。
本实施例中，掩膜层为光刻胶层，设置掩膜层的步骤可以为：铺设光刻胶层，对光刻胶层的预设区域进行光照、显影，去除预设区域的光刻胶层，获取掩膜层。不难看出，本实施例中的预设区域为开口所在位置域时，光刻胶层为正性胶；预设区域为开口以外区域时，光刻胶层为负性胶。
设置具有至少一贯穿的孔洞211的栅氧化层21后，进行伪栅极31、至少覆盖伪栅极31两侧的侧墙40的形成。
伪栅极31需要覆盖孔洞211，请参考图5。其中，侧墙40采用氮化硅材料。伪栅极31可以为多晶硅栅极或锗硅栅极，具体地，在本发明实施例中，伪栅极31为多晶硅栅极。
本实施例中，形成伪栅极31以及侧墙40后，还需要沉积绝缘层50，令绝缘层50覆盖在伪栅极31上方，以便于后续进行平坦化处理，直至露出伪栅极31。
形成伪栅极31以及侧墙40后，会对栅氧化层21进行部分刻蚀，并对硅衬底10进行部分刻蚀，以实现源极以及漏极的设置。本实施例中，在设置源极以及漏极时，需要对源极以及漏极进行外延生长，最终获取外延源极60以及外延漏极70，如图6所示。
需要注意的是，图6所示的结构，是在完成外延源极60以及外延漏极70后，遵循了覆盖接触洞刻蚀停止层(图未示)以及层间介电层80的步骤，并进行了平坦化处理，绝缘层50已被去除，伪栅极31被露出，能够后续去除伪栅极31，并对硅衬底10进行刻蚀。
在去除伪栅极31，并对硅衬底10进行刻蚀的步骤中，采用湿法刻蚀方法刻蚀伪栅极31。在刻蚀过程中采用对于伪栅极31具有高选择比的反应液，在刻蚀伪栅极31的同时，几乎不会影响到侧墙40形貌。不仅操作较为便捷，而且能够获取较为干净的半导体器件。
相应地，经上述湿法刻蚀后获得的器件结构如图7所示，侧墙40的宽度几无变化，而伪栅极31所在位置被刻出开口，且硅衬底10上未覆盖栅氧化层21的区域(孔洞所在位置)，因为失去栅氧化层21的保护，就会在孔洞位置处刻蚀出一个个空穴101。开口以及空穴101对应后续金属栅结构的形成位置，不难看出，相比于现有技术而言，本实施例额外地设置出了空穴101来增加金属栅结构的设置空间。
本实施例中，空穴101的深度为10纳米～100纳米。在实际操作时，由于硅衬底10的厚度较厚，因而本领域技术人员可以根据实际需求设置空穴101的深度。并且，由于空穴101是纵向的，因而不会对硅衬底10的柔韧性造成影响，不会出现硅衬底10折断的情况。
最后，在伪栅极31位置形成金属栅极结构32，其中，部分金属栅极结构32填充空穴，请参照图8。
本实施例中，在开口以及空穴101内形成高k介电层322和金属栅极321。形成的高k介电层322具有高的绝缘性能，且能够产生较高的场效应，减小漏电量，协助金属栅极321更好地控制半导体器件。形成高k介电层322的材料包括：HfO2、ZrO2、Y2O3、TaO2等中的一种或多种。具体的，在本发明实施例中，高k介电层322的材料为HfO2。
形成金属栅极321的材料包括：W和/或Al。具体地，在本发明实施例中，金属栅极321的材料为W。
在本发明实施例中，在形成高k介电层322后，形成金属栅极321之前，还包括：形成功函数材料层(图未示)，功函数材料层形成于高k介电层322和W之间，覆盖高k介电层322。
形成功函数材料层的材料包括：TiN、TaN、TiAl等中的一种或多种组合，在这里并不作具体限制。具体的，在本发明实施例中，功函数材料层的材料为TiAl。
在本发明实施例中，在形成金属栅极结构32之后，还要经过化学机械平坦化工艺(CMP)进行研磨，最终使得层间介电层80、侧墙40、高k介电层322、功函数材料层和金属栅极321的顶部表面平齐。
至此，金属栅极结构32形成，实现了金属栅极结构32替换伪栅极31的过程。不难看出，本实施例中金属栅极结构32不仅填充满伪栅极31所在位置，而且填充满空穴101，空穴101的存在使得金属栅极结构32的设置空间得到了扩展，因而金属栅极结构32得到了容量的扩充，从而使得鳍式场效应管的电容值更高，实现了鳍式场效应管性能的进一步提升。
需要注意的是，本实施例中所示出的孔洞211个数为2个，因而硅衬底10上空穴101的个数也为2个。在实际制作过程中，技术人员可以根据需求设置孔洞211的个数，以使硅衬底10上具有对应个数的空穴，即，孔洞211的个数可以为1个或者2个以上。
本发明一实施例提供了一种鳍式场效应管的制备方法，如图9至图10所示。
请参考图9，在提供的硅衬底10上设置至少一空穴101。硅衬底10作为形成半导体器件的工艺基础，材料可以为多晶硅。
本实施例中在硅衬底10上设置至少一空穴101的方式可以为：在硅衬底上覆盖具有开口的掩膜层(图未示)，而后进行刻蚀，开口外的硅衬底10会被掩膜层保护，不被刻蚀，开口内的硅衬底10没有掩膜层保护，会被刻蚀掉，从而在去除掩膜层后，便能令硅衬底10上具有至少一空穴101。本实施例中，空穴101的深度为10纳米～100纳米。并且，由于空穴101是纵向的，因而不会对硅衬底10的柔韧性造成影响，不会出现硅衬底10折断的情况。
请参考图10，在硅衬底10上设置栅氧化层21，栅氧化层21在空穴101位置处具有起到避让作用的孔洞211，即，栅氧化层21具有至少一贯穿的孔洞211。其中，栅氧化层21起到绝缘作用，用于隔离器件中不同的结构。在本发明实施例中，栅氧化层21的材料可以为SiO2。
具体地说，在设置栅氧化层21时，可以先沉积一层栅氧化层21，而后对空穴101位置的栅氧化层21进行刻蚀，去除空穴101内的栅氧化层21。
在完成栅氧化层21的制作后，进行金属栅极结构32的制作，形成高k介电层322和金属栅极321。形成的高k介电层322具有高的绝缘性能，且能够产生较高的场效应，减小漏电量，协助金属栅极321更好地控制半导体器件。形成高k介电层322的材料包括：HfO2、ZrO2、Y2O3、TaO2等中的一种或多种。具体的，在本发明实施例中，高k介电层322的材料为HfO2。
形成金属栅极321的材料包括：W和/或Al。具体地，在本发明实施例中，金属栅极321的材料为W。
在本发明实施例中，在形成高k介电层322后，形成金属栅极321之前，还包括：形成功函数材料层(图未示)，功函数材料层形成于高k介电层322和W之间，覆盖高k介电层322。
形成功函数材料层的材料包括：TiN、TaN、TiAl等中的一种或多种组合，在这里并不作具体限制。具体的，在本发明实施例中，功函数材料层的材料为TiAl。
在本发明实施例中，在形成金属栅极结构32之后，还进行侧墙40、外延源极60以及外延漏极70的制作。而后，依序覆盖接触洞刻蚀停止层(图未示)以及层间介电层80，进行平坦化处理，直至露出金属栅极结构32的金属栅极321以及侧墙40，请参考图8。
至此，鳍式场效应管的制作初步完成。不难看出，本实施例提供了一种与上述实施例不同的制备方法，同样扩展了金属栅极结构32的设置空间，令金属栅极结构32容量得到扩充，实现了鳍式场效应管的电容值更高，性能进一步提升的目的。
本发明优选实施例还提供了一种鳍式场效应管，如图8所示，包括硅衬底10、栅氧化层21、金属栅极结构32。硅衬底10设有至少一空穴，栅氧化层21具有至少一贯穿的孔洞，栅氧化层21铺设于硅衬底10，且栅氧化层21的孔洞与硅衬底10的空穴对齐。金属栅极结构32位于栅氧化层21上，且部分金属栅极结构32填充硅衬底10的空穴。
本实施例中，鳍式场效应管为NMOS、PMOS或CMOS器件。空穴101的深度为10纳米～100纳米。在实际操作时，由于硅衬底10的厚度较厚，因而本领域技术人员可以根据实际需求设置空穴101的深度。并且，由于空穴101是纵向的，因而不会对硅衬底10的柔韧性造成影响，不会出现硅衬底10折断的情况。
本实施例中，鳍式场效应管还可以包括侧墙40，外延源极60以及外延漏极70。侧墙40位于栅氧化层21上，且至少覆盖金属栅极结构32两侧，外延源极60以及外延漏极70设置于硅衬底10，且凸出与硅衬底10表面，如图8所示。
具体地说，硅衬底10作为形成半导体器件的工艺基础，材料可以为多晶硅。并且，半导体器件上还可以包含有其他结构，如，层间介电层80、接触洞刻蚀停止层等，在这里并不做具体限定。
栅氧化层21起到绝缘作用，用于隔离器件中不同的结构。在本发明实施例中，栅氧化层21的材料可以为SiO2。
侧墙40采用氮化硅材料。金属栅极结构32至少包括高k介电层322和金属栅极321。高k介电层322具有高的绝缘性能，且能够产生较高的场效应，减小漏电量，协助金属栅极321更好地控制半导体器件。高k介电层322的材料包括：HfO2、ZrO2、Y2O3、TaO2等中的一种或多种。具体的，在本发明实施例中，高k介电层322的材料为HfO2。金属栅极321的材料包括：W和/或Al。具体地，在本发明实施例中，金属栅极321的材料为W。
在本发明实施例中，金属栅极结构32还包括功函数材料层(图未示)，功函数材料层形成于高k介电层322和W之间，覆盖高k介电层322。
功函数材料层的材料包括：TiN、TaN、TiAl等中的一种或多种组合，在这里并不作具体限制。具体的，在本发明实施例中，功函数材料层的材料为TiAl。
在本发明实施例中，在形成金属栅极结构32之后，还要经过化学机械平坦化工艺(CMP)进行研磨，最终使得层间介电层80、侧墙40、高k介电层322、功函数材料层和金属栅极321的顶部表面平齐。
不难看出，本实施例中金属栅极结构32不仅填充满伪栅极31所在位置，而且填充满空穴101，空穴101的存在使得金属栅极结构32的设置空间得到了扩展，因而金属栅极结构32得到了容量的扩充，从而使得鳍式场效应管的电容值更高，实现了鳍式场效应管性能的进一步提升。
需要注意的是，本实施例中所示出的孔洞211个数为2个，因而硅衬底10上空穴101的个数也为2个。在实际制作过程中，技术人员可以根据需求设置孔洞211的个数，以使硅衬底10上具有对应个数的空穴，即，孔洞211的个数可以为1个或者2个以上。
本发明优选实施例还提供了一种硅衬底，如图9所示。硅衬底10用于鳍式场效应管，具有至少一空穴101，该空穴101用于容置部分金属栅极结构的材料。
不难看出，本实施例中的硅衬底10能够应用于第二实施例，为实现鳍式场效应管的电容值更高，性能进一步提升提供了基础。
至此，已经结合附图描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

Claims (11)

1.一种鳍式场效应管的制备方法，其特征在于，包括：
提供硅衬底，所述硅衬底上形成有栅氧化层，且所述栅氧化层具有至少一贯穿所述栅氧化层的孔洞；
形成伪栅极、至少覆盖所述伪栅极两侧的侧墙、外延源极以及外延漏极；其中，所述伪栅极覆盖所述孔洞；
去除所述伪栅极，令所述硅衬底在所述孔洞位置形成空穴；
在所述伪栅极位置形成金属栅极结构，所述金属栅极结构包括高k介电层和金属栅极；其中，所述金属栅极结构具有对应所述空穴的凸起。
2.如权利要求1所述的鳍式场效应管的制备方法，其特征在于，所述伪栅极为多晶硅栅极或锗硅栅极。
3.如权利要求1所述的鳍式场效应管的制备方法，其特征在于，所述硅衬底上形成有栅氧化层，且所述栅氧化层具有至少一贯穿所述栅氧化层的孔洞，具体包括：
在所述硅衬底上沉积栅氧化层；
设置掩膜层；其中，所述掩膜层具有开口；
刻蚀所述栅氧化层，令所述栅氧化层在所述开口区域内形成一贯穿的孔洞；
去除所述掩膜层。
4.如权利要求3所述的鳍式场效应管的制备方法，其特征在于，所述设置掩膜层，具体包括：
铺设光刻胶层；
对所述光刻胶层的预设区域进行光照、显影，去除预设区域的所述光刻胶层，获取所述掩膜层。
5.如权利要求1所述的鳍式场效应管的制备方法，其特征在于，所述孔洞的个数为两个。
6.如权利要求1所述的鳍式场效应管的制备方法，其特征在于，所述形成伪栅极、至少覆盖所述伪栅极两侧的侧墙、外延源极以及外延漏极后，去除所述伪栅极前，还包括：
依序覆盖接触洞刻蚀停止层以及层间介电层；
进行平坦化处理，直至露出所述伪栅极以及所述侧墙。
7.如权利要求1所述的鳍式场效应管的制备方法，其特征在于，所述去除所述伪栅极，具体包括：
采用湿法刻蚀方法去除所述伪栅极。
8.如权利要求1所述的鳍式场效应管的制备方法，其特征在于，所述空穴的深度为10纳米～100纳米。
9.一种根据权利要求1-8中任一项所述的鳍式场效应管的制备方法制成的鳍式场效应管，其特征在于，包括：硅衬底、栅氧化层以及金属栅极结构；
所述硅衬底设有至少一空穴，所述栅氧化层具有至少一贯穿所述栅氧化层的孔洞；
所述栅氧化层铺设于所述硅衬底，且所述栅氧化层的所述孔洞与所述硅衬底的空穴对齐；
所述金属栅极结构位于所述栅氧化层上，且所述金属栅极结构具有对应所述空穴的凸起。
10.如权利要求9所述的鳍式场效应管，其特征在于，还包括：侧墙、外延源极以及外延漏极；
所述侧墙位于栅氧化层上，且至少覆盖所述金属栅极结构两侧；
所述外延源极以及外延漏极设置于所述硅衬底，且凸出与所述硅衬底表面。
11.如权利要求9所述的鳍式场效应管，其特征在于，所述鳍式场效应管为NMOS、PMOS或CMOS器件。
CN201811638216.5A 2018-12-29 2018-12-29 鳍式场效应管的制备方法、鳍式场效应管及硅衬底 Active CN111384173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811638216.5A CN111384173B (zh) 2018-12-29 2018-12-29 鳍式场效应管的制备方法、鳍式场效应管及硅衬底

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811638216.5A CN111384173B (zh) 2018-12-29 2018-12-29 鳍式场效应管的制备方法、鳍式场效应管及硅衬底

Publications (2)

Publication Number Publication Date
CN111384173A CN111384173A (zh) 2020-07-07
CN111384173B true CN111384173B (zh) 2023-10-10

Family

ID=71218089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811638216.5A Active CN111384173B (zh) 2018-12-29 2018-12-29 鳍式场效应管的制备方法、鳍式场效应管及硅衬底

Country Status (1)

Country Link
CN (1) CN111384173B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378002A (zh) * 2012-04-24 2013-10-30 格罗方德半导体公司 具有突出源极和漏极区的集成电路及形成集成电路的方法
CN104701149A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105097701A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 静态存储单元的形成方法
CN106876274A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865549B2 (en) * 2012-12-07 2014-10-21 Texas Instruments Incorporated Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378002A (zh) * 2012-04-24 2013-10-30 格罗方德半导体公司 具有突出源极和漏极区的集成电路及形成集成电路的方法
CN104701149A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105097701A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 静态存储单元的形成方法
CN106876274A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Also Published As

Publication number Publication date
CN111384173A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
TWI813550B (zh) 半導體元件及其製造方法
KR101729439B1 (ko) 매립된 절연체층을 가진 finfet 및 그 형성 방법
US9780199B2 (en) Method for forming semiconductor device
KR101504311B1 (ko) 맨드렐 산화 공정을 사용하여 finfet 반도체 디바이스용 핀들을 형성하는 방법
US9337195B2 (en) Semiconductor devices and methods of manufacture thereof
US9966456B1 (en) Methods of forming gate electrodes on a vertical transistor device
TWI511292B (zh) 形成具有替代通道材料之鰭式場效電晶體設備的方法
US7947606B2 (en) Methods of forming conductive features and structures thereof
TWI668866B (zh) 半導體元件及其製作方法
US20180350803A1 (en) Integrated Circuit with a Gate Structure and Method Making the Same
EP2696369B1 (en) Methods for manufacturing a field-effect semiconductor device
US11024549B2 (en) Semiconductor device and manufacturing method thereof
TW201733016A (zh) 半導體裝置與其製造方法
WO2015149705A1 (zh) 一种鳍型半导体结构及其成型方法
KR102045357B1 (ko) 랩-어라운드형 에피택셜 구조 및 방법
CN102299177B (zh) 一种接触的制造方法以及具有该接触的半导体器件
CN108807179B (zh) 半导体结构及其形成方法
US10008582B2 (en) Spacers for tight gate pitches in field effect transistors
CN107369621B (zh) 鳍式场效应晶体管及其形成方法
CN111384173B (zh) 鳍式场效应管的制备方法、鳍式场效应管及硅衬底
WO2013000197A1 (zh) 一种半导体结构及其制造方法
US10950692B2 (en) Methods of forming air gaps between source/drain contacts and the resulting devices
CN106910686B (zh) 一种半导体器件及其制备方法、电子装置
US9711394B1 (en) Method for cleaning the surface of an epitaxial layer in openings of semiconductor device
CN114242589A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant