CN111383695A - 在读取电路中调谐电压 - Google Patents
在读取电路中调谐电压 Download PDFInfo
- Publication number
- CN111383695A CN111383695A CN201911318845.4A CN201911318845A CN111383695A CN 111383695 A CN111383695 A CN 111383695A CN 201911318845 A CN201911318845 A CN 201911318845A CN 111383695 A CN111383695 A CN 111383695A
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- gate
- digit line
- biasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
本申请案涉及在读取电路中调谐电压。提供用于调谐用于读取存储器单元的电路的电压的技术,所述存储器单元能够存储三种或多于三种逻辑状态。为读取所述存储器单元,可使用电荷转移装置在数字线与感测组件之间转移电荷。可首先将所述电荷转移装置的栅极加偏压到第一电压且随后调谐到第二电压来优化感测窗。在将所述电荷转移装置的所述栅极加偏压到所述第二电压之后,所述存储器单元可将其电荷释放到所述数字线上,这可将所述数字线加偏压到第三电压。基于所述第三电压是否超过所述第二电压,所述电荷转移装置可转移与所述存储器单元相关联的所述电荷。
Description
交叉引用
本专利申请案主张2018年12月26日提出申请的拉德(Raad)等人的标题为“在读取电路中调谐电压(TUNING VOLTAGES IN A READ CIRCUIT)”的第16/232,359号美国专利申请案的优先权,所述美国专利申请案转让给其受让人且全文以引用方式明确并入本文中。
技术领域
本发明技术领域涉及在读取电路中调谐电压。
背景技术
以下内容大体来说涉及包含至少一个存储器装置的系统,且更具体来说涉及在读取电路中调谐电压。
存储器装置广泛地用在各种电子装置(例如,计算机、无线通信装置、相机、数字显示器等)中来存储信息。通过将存储器装置的不同状态编程来存储信息。举例来说,二进制装置最通常存储两种状态中的一种,通常标示为逻辑1或逻辑0。在其它装置中,可存储多于两种状态。为获取所存储的信息,装置的组件可读取或感测存储器装置中所存储的至少一种状态。为存储信息,装置的组件可对存储器装置中的状态进行写入或编程。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等等。存储器装置可以是易失性的或非易失性的。除非通过外部电源周期性地刷新易失性存储器装置(例如,DRAM),否则其可随时间而丢失其所存储的状态。
改进存储器装置通常可包含提高存储器单元密度、提高读取/写入速度、提高可靠性、延长数据留存期、减小功耗或降低制造成本以及其它衡量标准。一些存储器单元可经配置以存储多种状态。在读取操作期间,可期望感测此存储器单元以更准确地感测存储到所述存储器单元的状态且提高可靠性以及实现其它益处。
发明内容
在一些实例中,一种方法可包含:将第一晶体管的栅极加偏压到第一电压,所述第一晶体管与数字线及感测组件耦合且经配置以在读取操作期间在所述数字线与所述感测组件之间转移电荷;在将所述第一晶体管的所述栅极加偏压到所述第一电压之后,撤销激活第二晶体管以将所述第一晶体管的所述栅极与所述感测组件隔离;在撤销激活所述第二晶体管之后,将所述第一晶体管的所述栅极加偏压到第二电压;及至少部分地基于将所述第一晶体管的所述栅极加偏压到所述第二电压而在所述感测组件处确定存储器单元的逻辑状态。
在一些实例中,一种设备可包含:存储器单元,其与数字线耦合;感测组件,其包括节点;第一晶体管,其与所述感测组件耦合且经配置以在读取操作期间在所述数字线与所述感测组件的所述节点之间转移电荷;第二晶体管,其与所述第一晶体管的栅极及所述感测组件耦合,所述第二晶体管经配置以将第一电压施加到所述第一晶体管的所述栅极以补偿与所述第一晶体管相关联的阈值电压;及电容器,其与所述第一晶体管的所述栅极耦合且经配置以将所述第一晶体管的所述栅极加偏压到第二电压,所述第二电压不同于所述第一电压。
在一些实例中,一种设备可包含:存储器单元,其与数字线耦合;感测组件;第一晶体管,其与所述数字线及所述感测组件耦合;第二晶体管,其与所述第一晶体管的栅极及所述感测组件的耦合;控制器,其与所述存储器单元耦合。所述控制器可经配置以:将所述第一晶体管的所述栅极加偏压到第一电压;在将所述第一晶体管的所述栅极加偏压到所述第一电压之后,通过撤销激活所述第二晶体管将所述第一晶体管的所述栅极与所述感测组件隔离;在将所述第一晶体管的所述栅极与所述感测组件隔离之后,将所述第一晶体管的所述栅极加偏压到第二电压;且至少部分地基于将所述第一晶体管的所述栅极加偏压到所述第二电压而在所述感测组件处确定所述存储器单元的逻辑状态。
附图说明
图1图解说明根据本发明的方面用于在数字线与感测组件之间转移电荷的系统的实例,所述系统支持在读取电路中调谐电压。
图2图解说明根据本发明的方面支持在读取电路中调谐电压的存储器裸片的实例。
图3图解说明根据本发明的方面支持在读取电路中调谐电压的电路的实例。
图4图解说明根据本发明的方面支持在读取电路中调谐电压的时序图的实例。
图5图解说明根据本发明的方面支持在读取电路中调谐电压的装置的框图。
图6及7展示图解说明根据本发明的方面支持在读取电路中调谐电压的一或多种方法的流程图。
具体实施方式
可通过实施电容器以用于调谐电荷转移装置的栅极处的电压来改善对存储器单元(例如,能够存储两种状态的二进制存储器单元、能够存储多种状态的多电平存储器单元)的感测。如此,单个存储器单元可经配置以存储一个以上数字数据位。为感测存储器单元,可使用电荷转移装置来增大窗,以使通过放大存储在存储器单元上的电荷之间的差异来感测存储器单元以更准确地感测存储在存储器单元上的特定逻辑状态。因此,基于存储到存储器单元的特定逻辑状态,所述电荷转移装置可在读取操作期间将与所述存储器单元相关联的数字线耦合到感测组件。电荷转移装置可具有阈值电压。施加到电荷转移装置的栅极的电压可补偿电荷转移装置的阈值电压。耦合到电荷转移装置的栅极且耦合到电压源的电容器可调谐施加到电荷转移装置的栅极的电压。调谐施加到电荷转移装置的栅极的电压的能力可能够将使感测窗更加优化。
描述用于在读取电路中调谐电压的技术。可使用电荷转移装置在数字线与感测组件之间转移电荷。用于感测存储器单元的电路可包含:电荷转移装置(例如,第一晶体管);电容器,其经配置以调谐电荷转移装置的栅极电压;补偿装置(例如,第二晶体管),其经配置以将栅极电压施加到电荷转移装置的栅极;及感测组件。所述电容器可与电荷转移装置的栅极耦合。
为在读取操作期间在数字线与感测组件之间转移电荷,可将电荷转移装置的栅极加偏压到第一电压。施加到电荷转移装置的栅极的第一电压可使得在被施加时,电荷转移装置基于存储在存储器单元上的状态转移不同的电荷量。可首先至少部分地使用补偿装置将第一电压施加到电荷转移装置的栅极。在撤销激活补偿装置之后,可通过增大或减小施加到耦合到电荷转移装置的栅极的电容器的电压来调谐第一电压的值。举例来说,增大施加到电容器的电压可使栅极电压增大,而减小施加到电容器的电压可使栅极电压减小。可将存储器单元放电到数字线上以将所述数字线加偏压到第二电压。因此,当第一电压超过(例如,大于)第二电压时,电荷转移装置可将数字线耦合到感测组件并在数字线与感测组件之间转移电荷。因此,可基于存储到存储器单元的逻辑状态的值将电荷从存储器单元转移到感测组件。
首先在存储器系统的上下文中描述本发明的特征。在根据本发明的方面支持在读取电路中调谐电压的存储器裸片、存储器系统及时序图的上下文中描述本发明的特征。参考与使用电荷转移装置的感测技术相关的设备图及流程图来进一步图解说明且描述本发明的这些及其它特征。
图1图解说明根据本文中所揭示的方面利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110及多个通道115,所述多个通道115耦合外部存储器控制器105与存储器装置110。系统100可包含一或多个存储器装置,但为便于图解说明,可将所述一或多个存储器装置描述为单个存储器装置110。
系统100可包含若干种电子装置,例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是以下各项的实例:计算机、膝上型计算机、平板计算机、智能电话、蜂窝式电话、可穿戴装置、联网装置等。存储器装置110可以是经配置以存储系统100的一或多个其它组件的数据的系统组件。在一些实例中,系统100经配置以使用基站或接入点来与其它系统或装置进行双向无线通信。在一些实例中,系统100能够进行机器型通信(MTC)、机器间(M2M)通信或装置间(D2D)通信。
系统100的至少一些部分可以是主机装置的实例。此主机装置可以是使用存储器来执行过程的装置的实例,例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝式电话、可穿戴装置、联网装置、一些其它静止或便携式电子装置等。在一些情形中,主机装置可指的是实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情形中,外部存储器控制器105可被称为主机或主机装置。
在一些情形中,存储器装置110可以是经配置以与系统100的其它组件进行通信的独立装置或组件,且提供可供系统100使用或参考的物理存储器地址/空间。在一些实例中,存储器装置110可经配置以与至少一种或多种不同类型的系统100协同工作。系统100的组件与存储器装置110之间的信令可操作来支持用以调制信号的调制方案、用于传达信号的不同引脚设计、系统100与存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令及同步、分段计时法(timing conventions)及/或其它因素。
存储器装置110可经配置以存储系统100的组件的数据。在一些情形中,存储器装置110可用作系统100的从型装置(例如,对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此命令可包含针对存取操作的存取命令(例如针对写入操作的写入命令、针对读取操作的读取命令)、针对刷新操作的刷新命令或其它命令。存储器装置110可包含两个或多于两个存储器裸片160(例如,存储器芯片)以支持所期望或规定的数据存储容量。包含两个或多于两个存储器裸片的存储器装置110可被称为多裸片存储器或封装(也被称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130及输入/输出(I/O)控制器135。系统100的组件可使用总线140来彼此进行电子通信。
处理器120可经配置以控制系统100的至少一些部分。处理器120可以是通用处理器、数字信号处理器(DSP)、特殊应用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或者其可以是这些类型的组件的组合。在这些情形中,处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)或芯片上系统(SoC)的实例以及其它实例。
BIOS组件125可包含用作固件的BIOS的软件组件,所述固件可起始且运行系统100的各种硬件组件。BIOS组件125也可管理处理器120与系统100的各种组件(例如,外围组件130、I/O控制器135等)之间的数据流。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件125可以是可被集成到系统100中或与系统100集成在一起的任何输入装置或输出装置或此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽,例如外围组件互连(PCI)或加速图形端口(AGP)槽。外围组件125可以是被所属领域的技术人员理解为外围装置的其它组件。
I/O控制器135可管理处理器120与外围组件13、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成在一起的外围装置。在一些情形中,I/O控制器135可表示去往外部外围组件的物理连接或端口。
输入145可表示在系统100外部的将信息、信号或数据提供到系统100或其组件的装置或信号。此可包含用户界面或者与其它装置的或位于其它装置之间的接口。在一些情形中,输入145可以是经由一或多个外围组件130与系统100介接的外围装置,或者可由I/O控制器135管理。
输出150可表示在系统100外部的经配置以从系统100或其组件中的任一者接收输出的装置或信号。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情形中,输出150可以是经由一或多个外围组件130与系统100介接的外围装置,或者可由I/O控制器135管理。
系统100的组件可由经设计以实施其功能的通用或专用电路系统构成。此可包含经配置以实施本文中所描述的功能的各种电路元件,例如导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。在一些实例中,存储器装置110或存储器裸片160可与一或多个感测组件耦合或包含一或多个感测组件。举例来说,每一存储器单元可经由数字线与感测组件耦合,所述数字线与电荷转移装置(例如,晶体管)耦合。电荷转移装置的栅极可与补偿装置(例如,第二晶体管)耦合,所述补偿装置经配置以将电压施加到电荷转移装置的栅极。在一些例子中,电容器可经配置以对施加到电荷转移装置的栅极的栅极电压做出调谐调整以能够使感测窗更加优化。在一些实例中,电荷转移装置可经配置以基于存储器单元被放电到数字线上而在数字线与感测组件之间转移电荷。
存储器装置110可包含装置存储器控制器155以及一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b及/或本地存储器控制器165-N)及存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b及/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如,栅格),其中每一存储器单元经配置以存储至少一个数字数据位。参考图2更详细地描述存储器阵列170及/或存储器单元的特征。存储器装置110可与一或多个感测组件耦合。举例来说,每一存储器单元(例如,相应存储器阵列的每一存储器单元)可经由数字线及电荷转移装置(例如,晶体管)与感测组件耦合。在一些实例中,每一晶体管的栅极可与补偿装置(例如,第二晶体管)及电容器耦合,所述补偿装置及电容器经配置以调谐电荷转移装置的栅极电压。
存储器装置110可以是二维(2D)存储器单元阵列的实例或可以是三维(3D)存储器单元阵列的实例。举例来说,2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或多于两个存储器裸片160(例如,存储器裸片160-a、存储器裸片160-b及/或任何数目个存储器裸片160-N)。在3D存储器装置中,多个存储器裸片160-N可彼此堆叠。在一些情形中,3D存储器装置中的存储器裸片160-N可被称为层面、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如,两高、三高、四高、五高、六高、七高、八高)。与单个2D存储器装置相比,这可增大可定位在衬底上的存储器单元的数目,继而可降低存储器阵列的生产成本或提高其性能或者既降低成本又提高性能。
装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。如此,装置存储器控制器155可包含使得存储器装置110能够执行命令的硬件、固件及软件,且可经配置以接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120进行通信。在一些情形中,存储器装置110可从外部存储器控制器105接收数据及/或命令。举例来说,存储器装置110可接收写入命令或读取命令,所述写入命令指示存储器装置110将存储代表系统100的组件(例如,处理器120)的特定数据,所述读取命令指示存储器装置110将向系统100的组件(例如,处理器120)提供存储器裸片160中所存储的特定数据。在一些情形中,装置存储器控制器155可控制本文中结合存储器裸片160的本地存储器控制器165所描述的存储器装置110的操作。装置存储器控制器155及/或本地存储器控制器165中所包含的组件的实例可包含用于解调从外部存储器控制器105接收到的信号的接收器、用于将信号调制并传输到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。在一些实例中,装置存储器控制器155可经配置以在存储器阵列与电荷转移装置相关时控制所述存储器阵列的操作。举例来说,存储器阵列170-a的每一存储器单元可经由相应数字线与感测组件耦合。在一些实例中,数字线可与电荷转移装置耦合,所述电荷转移装置经配置以基于存储器单元被放电到数字线上而在数字线与感测组件之间转移电荷。
由于将转移电荷,因此本地存储器控制器165可将第一晶体管(例如,电荷转移装置)的栅极加偏压到第一电压。本地存储器控制器165可通过改变跨越耦合到电荷转移装置的栅极的电容器施加的电压来调整第一电压(例如,调谐第一电压)。第一电压可表示允许第一晶体管保持激活(例如,接通)的电压。在一些实例中,本地存储器控制器165然后可通过将存储器单元放电到数字线上而将数字线加偏压到第二电压。因此,本地存储器控制器165可使得通过第一晶体管(例如,通过电荷转移装置)基于第一电压大于数字线的第二电压而在数字线与感测组件之间转移电荷。换句话说,本地存储器控制器165可使得基于存储到存储器单元的逻辑状态及放电到数字线上的相应电荷将电荷转移到感测组件。
在其它实例中,由于电荷被转移,因此本地存储器控制器165可将第一晶体管(例如,电荷转移装置)的栅极加偏压到第一电压。如上文所描述,第一电压可表示允许基于存储器单元中所存储的状态可变地激活(例如,接通)第一晶体管的电压。在一些实例中,当第一晶体管的节点与数字线隔离时,本地存储器控制器165可将第二电压从电压源施加到第一晶体管的节点。可从与数字线耦合的电压源施加所述第二电压。本地存储器控制器165可在对第一晶体管的栅极加偏压的同时将存储器单元放电到数字线上,这可使得将数字线加偏压到第三电压。随后,本地存储器控制器可将电压源与数字线隔离且耦合数字线与第一晶体管的节点。在一些实例中,本地存储器控制器165可使得通过第一晶体管基于第三电压小于第一晶体管的栅极的第一电压而在数字线与感测组件之间转移电荷。
本地存储器控制器165(例如,在存储器裸片160本地)可经配置以控制存储器裸片160的操作。此外,本地存储器控制器165可经配置以与装置存储器控制器155进行通信(例如,接收及传输数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155控制本文中所描述的存储器装置110的操作。在一些情形中,存储器装置110不包含装置存储器控制器155,且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。如此,本地存储器控制器165可经配置以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器105或处理器120进行通信。
外部存储器控制器105可经配置以使得能够在系统100的组件(例如,处理器120)与存储器装置110之间传达信息、数据及/或命令。外部存储器控制器105可用作系统100的组件与存储器装置110之间的联络,以使得系统100的组件可无需获悉存储器装置操作的细节。系统100的组件可将请求提交到外部存储器控制器105(例如,读取命令或写入命令),由外部存储器控制器105满足所述请求。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情形中,外部存储器控制器105可包含生成共同(源极)系统时钟信号的系统时钟。在一些情形中,外部存储器控制器105可包含生成共同(源极)数据时钟信号的共同数据时钟。
在一些情形中,本文中所描述的外部存储器控制器105或系统100的其它组件或其功能可由处理器120来实施。举例来说,外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或者其一些组合。虽然外部存储器控制器105被描绘为在存储器装置110外部,但在一些情形中,本文中所描述的外部存储器控制器105或其功能可由存储器装置110来实施。举例来说,外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或者其一些组合。在一些情形中,外部存储器控制器105可跨越处理器120及存储器装置110分布,以使得外部存储器控制器105的部分由处理器120实施且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地,在一些情形中,本文中归于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情形中由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。
系统100的组件可使用多个通道115与存储器装置110交换信息。在一些实例中,通道115可达成外部存储器控制器105与存储器装置110之间的通信。每一通道115可包含在与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如,导体)。举例来说,通道115可包含第一端子,所述第一端子包含位于外部存储器控制器105处的一或多个引脚或垫以及位于存储器装置110处的一或多个引脚或垫。引脚可以是系统100的装置的导电输入或输出点的实例,且引脚可经配置以用作通道的一部分。在一些情形中,端子的引脚或垫可以是通道115的信号路径的一部分。额外信号路径可与通道的端子耦合以在系统100的组件内路由信号。举例来说,存储器装置110可包含将信号从通道115的端子路由到存储器装置110的各种组件(例如,装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如,在存储器装置110或其组件内部的信号路径,例如在存储器裸片160内部)。
通道115(以及相关联信号路径及端子)可专用于传达特定类型的信息。在一些情形中,通道115可以是聚合通道且因此可包含多个个别通道。举例来说,数据通道190可以是x4(例如,包含四个信号路径)、x8(例如,包含八个信号路径)、x16(包含16个信号路径)等。
在一些情形中,通道115可包含一或多个命令与地址(CA)通道186。CA通道186可经配置以在外部存储器控制器105与存储器装置110之间传达命令,包含传达与所述命令相关联的控制信息(例如,地址信息)。举例来说,CA通道186可包含具有所期望数据的地址的读取命令。在一些情形中,CA通道186可显现在上升时钟信号沿及/或下降时钟信号沿上。在一些情形中,CA通道186可包含八个信号路径或九个信号路径。
在一些情形中,通道115可包含一或多个时钟信号(CK)通道188。CK通道188可经配置以在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105与存储器装置110之间的动作。在一些情形中,时钟信号可以是差分输出(例如,CK_t信号及CK_c信号)且可相应地配置CK通道188的信号路径。在一些情形中,时钟信号可以是单端式的。在一些情形中,时钟信号可以是1.5GHz信号。CK通道188可包含任何数目个信号路径。在一些情形中,时钟信号CK(例如,CK_t信号及CK_c信号)可为存储器装置110的命令与定址操作或为存储器装置110的其它系统级操作提供时序参考。时钟信号CK可被称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟生成,所述系统时钟可包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管等)。
在一些情形中,通道115可包含一或多个数据(DQ)通道190。数据通道190可经配置以在外部存储器控制器105与存储器装置110之间传达数据及/或控制信息。举例来说,数据通道190可传达(例如,双向地)将写入到存储器装置110的信息或从存储器装置110读取的信息。数据通道190可传达可使用各种不同的调制方案(例如,NRZ、PAM4)调制的信号。
在一些情形中,通道115可包含可专用于实现其它目的的一或多个其它通道192。这些其它通道192可包含任何数目个信号路径。
在一些情形中,其它通道192可包含一或多个写入时钟信号(WCK)通道。虽然WCK中的‘W’可在名义上代表‘写入’,但写入时钟信号WCK(例如,WCK_t信号及WCK_c信号)可为通常针对存储器装置110的存取操作提供时序参考(例如,为读取操作及写入操作两者提供时序参考)。因此,写入时钟信号WCK也可被称为数据时钟信号WCK。WCK通道可经配置以在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105及存储器装置110的存取操作(例如,写入操作或读取操作)。在一些情形中,写入时钟信号可以是差分输出(例如,WCK_t信号及WCK_c信号)且可相应地配置WCK通道的信号路径。WCK通道可包含任何数目个信号路径。数据时钟信号WCK可由数据时钟生成,所述数据时钟可包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管等)。
在一些情形中,其它通道192可包含一或多个错误检测码(EDC)通道。EDC通道可经配置以通信错误检测信号(例如校验和)以提高系统可靠性。EDC通道可包含任何数目个信号路径。
通道115可使用各种不同的架构耦合外部存储器控制器105与存储器装置110。各种架构的实例可包含总线、点对点连接、交叉开关、高密度中介层(例如,硅中介层)或形成在有机衬底中的通道或上述各项的一些组合。举例来说,在一些情形中,信号路径可至少部分地包含高密度中介层,例如硅中介层或玻璃中介层。
可使用各种不同的调制方案来调制经由通道115传达的信号。在一些情形中,可使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可以是M进制调制方案的实例,其中M等于2。二进制符号调制方案的每一符号可经配置以表示一个数字数据位,例如所述符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零制(NRZ)、单极性编码、双极性编码、曼彻斯特编码、具有两种符号的脉冲振幅调制(PAM)(例如,PAM2)等等。
在一些情形中,可使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可以是M进制调制方案的实例,其中M大于或等于3。多符号调制方案的每一符号可经配置以表示一个以上的数字数据位(例如,符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8、等、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号或PAM4信号可以是使用包含用以对一个以上信息位进行编码的至少三个电平的调制方案所调制的信号。多符号调制方案及符号也可被称为非二进制、多位或高阶调制方案及符号。如本文中所指示且如参考图3及4所描述,可关于多电平存储器单元来执行所描述的感测方案。另外或另一选择为,可关于二进制存储器单元执行所描述的感测方案。
图2图解说明根据本发明的方面支持在读取电路中调谐电压的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些情形中,存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可编程以存储两个或多于两种状态。举例来说,存储器单元205可经配置以一次存储一个数字逻辑位(例如,逻辑0及逻辑1)。在一些情形中,单个存储器单元205(例如,多电平存储器单元)可经配置以一次存储一个以上数字逻辑位。举例来说,存储器单元205可经配置以存储三个数字逻辑位(例如,逻辑00、逻辑“中”01或10、或逻辑11)或四个数字逻辑位(例如,逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可将表示可编程状态的电荷存储在电容器中。DRAM架构可包含电容器,所述含电容器包含用以存储表示可编程状态的电荷的介电材料。在一些实例中,存储器单元205可经由数字线215与感测组件245耦合。在一些实例中,数字线可与电荷转移装置耦合,所述电荷转移装置经配置以在读取操作期间在数字线与感测组件的节点之间转移电荷。电荷转移装置可经配置以提高存储器单元205(例如,经配置以存储三种或多于三种逻辑状态的多电平存储器单元)的感测能力。
可通过激活或选择存取线(例如,字线210及/或数字线215)来对存储器单元205执行操作,例如读取及写入。在一些情形中,数字线215也可被称为位线。所提及的存取线、字线及数字线或其类似物可互换,这不会损害到理解或操作。激活或选择字线210或数字线215可包含对相应线施加电压。
存储器裸片200可包含布置成栅格状图案的存取线(例如,字线210及数字线215)。存储器单元205可定位在字线210与数字线215的交叉点处。通过对字线210及数字线215加偏压(例如,对字线210或数字线215施加电压),可在其交叉点处存取单个存储器单元205。
可通过行解码器220、列解码器225来控制对存储器单元205的存取。举例来说,行解码器220可从本地存储器控制器260接收行地址并基于所接收到的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收到的列地址激活数字线215。举例来说,存储器裸片200可包含多个字线210,其被标记为WL_1到WL_M;及多个数字线215,其被标记为DL_1到DL_N,其中M及N取决于存储器阵列的大小。因此,通过激活字线210及数字线215(例如,WL_1及DL_3),可存取位于其交叉点处的存储器单元205。在二维配置或三维配置中,字线210与数字线215的交叉点可被称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件(例如电容器230)及切换组件235。电容器230可以是介电电容器或铁电电容器的实例。电容器230的第一节点可与切换组件235耦合且电容器230的第二节点可与电压源240耦合。在一些情形中,电压源240可以是单元板参考电压,例如Vpl。在一些情形中,电压源240可以是与板线驱动器耦合的板线的实例。切换组件235可以是选择性地建立或解除建立两个组件之间的电子通信的晶体管或任何其它类型的切换器装置的实例。在一些实例中,存储器单元205可以是或可被称为二进制存储器单元。换句话说,存储器单元205可经配置以存储两种状态(例如,逻辑‘0’或逻辑‘1’)。在一些其它实例中,存储器单元205可以是或可被称为多电平存储器单元。换句话说,存储器单元205可经配置以存储三种或多于三种状态(例如,三种或多于三种逻辑状态)。
可通过激活或撤销激活切换组件235来实现选择或取消选择存储器单元205。电容器230可使用切换组件235与数字线215进行电子通信。举例来说,当切换组件235被撤销激活时电容器230可与数字线215隔离,且当切换组件235被激活时电容器230可与数字线215耦合。在一些情形中,切换组件235是晶体管且可通过对晶体管栅极施加电压来控制其操作,其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情形中,切换组件235可以是p型晶体管或n型晶体管。字线210可与切换组件235的栅极进行电子通信且可基于施加到字线210的电压来激活/撤销激活切换组件235。
字线210可以是与存储器单元205进行电子通信的导线,其用于对存储器单元205执行存取操作。在一些架构中,字线210可与存储器单元205的切换组件235的栅极进行电子通信且可经配置以控制存储器单元的切换组件235。在一些架构中,字线210可与存储器单元205的电容器的节点进行电子通信且存储器单元205可不包含切换组件。
数字线215可以是连接存储器单元205与感测组件245的导线。在一些架构中,存储器单元205可在存取操作的部分期间与数字线215选择性地耦合。举例来说,字线210及存储器单元205的切换组件235可经配置以将存储器单元205的电容器230与数字线215耦合及/或隔离。在一些架构中,存储器单元205可与数字线215进行电子通信(例如,恒定的)。如上文所描述,数字线215可与电荷转移装置(例如,晶体管)耦合,电荷转移装置可与感测组件245耦合。在一些实例中,数字线215可经配置以从存储器单元205接收电荷(例如,由存储器单元205加偏压)。换句话说,可将存储器单元205放电到数字线215上,这可将数字线加偏压到特定电压。因此,数字线的电压可表示存储到存储器单元205的逻辑状态或与所述逻辑状态相关。举例来说,如果存储器单元205将存储逻辑“0”且被放电到数字线215上,那么所述数字线可被加偏压到与在存储器单元205将存储逻辑“1”且被放电到数字线215上的情况不同的电压。在一些实例中,电荷转移装置可基于数字线的电压及其栅极的电压而将放电到数字线215上的电压转移到感测组件中245。
感测组件245可经配置以检测存储在存储器单元205的电容器230上的状态(例如,电荷)且基于所存储的状态确定存储器单元205的逻辑状态。在一些情形中,存储器单元205所存储的电荷可极其小。如此,感测组件245可包含用以放大由存储器单元205输出的信号的一或多个读出放大器。读出放大器可在读取操作期间检测数字线215的电荷的微小改变且可基于所检测到的电荷而生成与逻辑状态0或逻辑状态1对应的信号。
在读取操作,存储器单元205的电容器230可将信号输出(例如,释放电荷)到其对应的数字线215。所述信号可使数字线215的电压改变。感测组件245可经配置以对跨越数字线215从存储器单元205接收到的信号与参考信号250进行比较(例如,参考电压)。感测组件245可基于所述比较确定存储器单元205所存储的状态。举例来说,在二进制信令中,如果数字线215具有比参考信号250高的电压,那么感测组件245可确定存储器单元205所存储的状态是逻辑1,且如果数字线215具有比参考信号250低的电压,那么感测组件245可确定存储器单元205所存储的状态是逻辑0。
感测组件245可包含用以检测并放大信号差的各种晶体管或放大器。可通过列解码器225输出所检测到的存储器单元205逻辑状态作为输出255。在一些情形中,感测组件245可以是另一组件(例如,列解码器225、行解码器220)的一部分。在一些情形中,感测组件245可与行解码器220或列解码器225进行电子通信。在一些实例中,感测组件245可经配置以从与数字线215耦合的电荷转移装置接收电荷。如上文所描述,存储器单元205可被放电到数字线215上,且在一些实例中,电荷转移装置可将所得电荷转移到感测组件245。在一些实例中,电荷转移装置可提高转移到感测组件245的信号(例如,电荷)的质量,以使得感测组件245可以更大的准确性操作。感测组件245可特别是在与多电平存储器单元相关时以更大的准确性操作。
本地存储器控制器260可通过各种组件(例如行解码器220、列解码器225及感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情形中,行解码器220、列解码器225及感测组件245中的一或多者可与本地存储器控制器260位于同一位置。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令及/或数据,将所述命令及/或数据转译成可由存储器裸片200使用的信息,对存储器裸片200执行一或多个操作,并响应于执行所述一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可生成行地址信号及列地址信号以激活目标字线210及目标数字线215。本地存储器控制器260也可生成且控制各种在存储器裸片200的操作期间使用的电压或电流。通常,可调整或变化本文中所论述的所施加电压或电流的振幅、形状或持续时间,且所述振幅、形状或持续时间可根据在操作存储器裸片200时所论述的各种操作而有所不同。
如上文参考图1所描述,本地存储器控制器260可促进将电荷从存储器单元205转移到感测组件245。由于电荷被转移,因此本地存储器控制器260可将第一晶体管(例如,电荷转移装置)的栅极加偏压到第一电压。第一电压可表示允许第一晶体管保持激活(例如,接通)的电压。本地存储器控制器260可调整(例如,调谐)施加到第一晶体管的栅极的电压。在一些实例中,本地存储器控制器260可确定第一电压可高于或低于最初施加到第一晶体管的电压。本地存储器控制器可调整施加到耦合到第一晶体管的栅极的电容器的板的偏压电压,因此使得会对应地调整第一晶体管的栅极电压。在一些实例中,本地存储器控制器260可通过将存储器单元放电到数字线上将数字线加偏压到第二电压。因此,本地存储器控制器260可使用第一晶体管(例如,通过电荷转移装置)基于第一电压大于数字线的第二电压而在数字线与感测组件之间转移电荷。换句话说,本地存储器控制器260可使得基于存储到存储器单元的逻辑状态及放电到数字线上的相应电荷将电荷转移到感测组件。
在其它实例中,用于电荷被转移,因此本地存储器控制器260可将第一晶体管(例如,电荷转移装置)的栅极加偏压到第一电压。如上文所描述,第一电压可表示允许基于存储在存储器单元上的状态可变地激活第一晶体管的电压。在一些实例中,当第一晶体管的节点与数字线隔离时,本地存储器控制器260然后可将第二电压从电压源施加到第一晶体管的节点。可从与数字线耦合的电压源施加所述第二电压。本地存储器控制器260可在对第一晶体管的栅极加偏压的同时将存储器单元放电到数字线上,这可使得数字线被加偏压到第三电压。随后,本地存储器控制器260可将电压源与数字线隔离。在将电压源与数字线隔离之后,本地存储器控制器260可将施加到与第一晶体管的栅极耦合的电容器的电压从第一电压调整到第二电压。施加到电容器的第一电压与第二电压之间的差可使得对应地调整第一晶体管的栅极电压。本地存储器控制器260可耦合数字线与第一晶体管的节点。在一些实例中,本地存储器控制器260可使得通过第一晶体管基于第三电压小于第一晶体管的栅极的第一电压而在数字线与感测组件之间转移电荷。
在一些情形中,本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如,编程操作)。在写入操作期间,存储器裸片200的存储器单元205可经编程以存储所期望的逻辑状态。在一些情形中,可在单次写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可识别将被执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205进行电子通信的目标字线210及目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如,对字线210或数字线215施加电压)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如,电压)以在存储器单元205的电容器230中存储特定状态(例如,电荷),所述特定状态(例如,电荷)可指示所期望的逻辑状态。
在一些情形中,本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如,感测操作)。在读取操作期间,可确定存储器裸片200的存储器单元205中所存储的逻辑状态。在一些情形中,可在单次读取操作期间感测多个存储器单元205。本地存储器控制器260可识别将被执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205进行电子通信的目标字线210及目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如,对字线210或数字线215施加电压)以存取目标存储器单元205。目标存储器单元205可响应于对存取线加偏压而将信号转移到感测组件245。感测组件245可放大所述信号。本地存储器控制器260可激活感测组件245(例如,锁存感测组件)且借此对从存储器单元205接收到的信号与参考信号250进行比较。基于所述比较,感测组件245可确定存储在存储器单元205上的逻辑状态。本地存储器控制器260可将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器155)以作为读取操作的一部分。
在一些存储器架构中,存取存储器单元205可使存储器单元205中所存储的逻辑状态降级或受到破坏。举例来说,在DRAM架构中执行的读取操作可将目标存储器单元的电容器部分地或完全放电。本地存储器控制器260可执行重写操作或刷新操作以使存储器单元恢复到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情形中,所述重写操作可被视为读取操作的一部分。另外,激活单个存取线(例如,字线210)可扰乱与所述存取线进行电子通信的一些存储器单元中所存储的状态。因此,可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
图3图解说明根据本发明的方面支持在读取电路中调谐电压的电路300的实例。在一些实例中,电路300可包含上文参考图1及2所描述的一或多个组件。举例来说,电路300可包含:存储器单元305,其可以是参考图2所描述的存储器单元205的实例;数字线310,其可以是参考图2所描述的数字线215的实例;及感测组件340,其可以是参考图2所描述的感测组件245的实例。在一些实例中,电路300可包含隔离装置315、电荷转移装置320、补偿装置325、电容器330、电压源335、晶体管337、晶体管345及晶体管345-a以及参考线350。电路300可包含节点355、节点360、电压源(例如,CT预充电电压)365、晶体管370及电压源(例如,DVC2)375及晶体管377。在一些实例中,存储器单元305可包含晶体管(例如,切换组件)380及电容器385。在一些实例中,电荷转移装置320可被称为第一晶体管,补偿装置325可被称为第二晶体管,且隔离装置315可被称为第三晶体管。
在一些实例中,存储器单元305可与感测组件340间接耦合。举例来说,存储器单元305可与数字线310耦合,数字线310可与隔离装置315耦合,隔离装置315可与电荷转移装置320耦合,电荷转移装置320可与感测组件340耦合。在一些实例中,如上文所描述,可将存储器单元305放电到数字线310上。可经由电荷转移装置320及/或隔离装置315将数字线310上的所得电压或电荷转移到感测组件340。所述转移可部分地基于施加到电荷转移装置320的栅极的电压及/或隔离装置315是作用的(还是非作用的)而发生。在一些实例中,感测组件340可通过晶体管345及晶体管345-a与一或多个电压源耦合,且可对所转移的电荷(例如,节点355上的电压)与参考线350进行比较。在一些实例中,可晶体管345及晶体管345-a实施以在读取操作期间防止不注意地激活感测组件340(例如,在读取操作发生之前被接通)。举例来说,当给节点355预充电,可激活感测组件340的组件或晶体管。使用晶体管345及晶体管345-a,可将较大的预充电电压施加到节点355。
电荷转移装置320可与隔离装置315、补偿装置325、电容器330及感测组件340耦合。在一些实例中,电荷转移装置320可以是晶体管(例如第一晶体管)。因此,电荷转移装置320的栅极可与补偿装置325及电容器330耦合。电荷转移装置320的源极可与隔离装置315耦合(例如,与存储器单元305耦合)。电荷转移装置320的漏极可与感测组件340耦合。在一些实例中,电荷转移装置320的漏极可与节点355耦合。电荷转移装置320可经配置以基于数字线310的电压小于施加到电荷转移装置320的栅极的电压转移电荷(例如,在其源极处接收到的电荷)。在电荷转移装置320被激活的情况下,所述装置可将任何电荷转移到感测组件340以使得其源极处的电压小于栅极的电压(例如,从而使得装置保持激活)。
如上文所描述,补偿装置325及电容器330可与电荷转移装置320的栅极耦合。在一些实例中,可将预充电电压施加到节点355以作为将第一电压施加到电荷转移装置320的栅极的一部分。当激活补偿装置325时,将预充电电压施加到节点355也可施加到电荷转移装置320的栅极。
补偿装置325可经配置以将电压施加到电荷转移装置320的栅极以补偿电荷转移装置320的阈值电压。存储器装置可包含多个电荷转移装置。由于每一电荷转移装置可具有唯一的阈值电压,针对每一电荷转移装置实施至少一个补偿装置325可允许跨越不同的数字线实现读取操作的均一性。作为将电荷转移装置320的栅极加偏压到第一电压的一部分,可移除电压施加到节点355且可激活隔离装置315。在这些情形中,节点355可耦合到比已预充电的数字线310高(例如,略高)的电压。节点355上的电压可下降到是数字线310的预充电值加电荷转移装置320的阈值电压的电压。在设定好第一电压之后,可撤销激活补偿装置325且可使电荷转移装置320的栅极浮动。
电荷转移装置320的栅极及电压源332可与电容器330耦合。举例来说,电容器330的第一板可与电压源332耦合且电容器330的第二板可与电荷转移装置320耦合。在撤销激活补偿装置325之后,可使用电容器330调整(例如,调谐)电荷转移装置320的栅极的电压。调谐电荷转移装置320的栅极的电压可能够使感测窗更加优化。在一些例子中,在补偿周期之后(例如,在补偿装置325可被撤销激活之后),电荷转移装置320的栅极的电压可能不是适当的电压设定点。调谐电荷转移装置320的栅极的电压的能力可达成适当的电压设定点以优化感测窗。
可识别电荷转移装置320的栅极的电压。如果所识别的电压不同于电荷转移装置320的阈值电压或如果其满足阈值,那么电容器330可经配置以调谐电荷转移装置320的栅极处的电压。举例来说,可在节点355的电压已下降到与电荷转移装置320相关联的阈值电压的值之前撤销激活补偿装置325。电容器330可经配置以进一步减小电荷转移装置320的栅极处的电压,因此应对与电荷转移装置320相关联的阈值电压。在另一实例中,电荷转移装置320不同,电荷转移装置320的特性可能会有所不同(例如,根据制造批次或根据制造厂家)。电容器330可经配置以调谐电荷转移装置320的栅极处的电压以应对这些改变(例如,电容器330可经配置以增大电荷转移装置320的栅极处的电压以应对阈值电压增大)。
电压源332可经配置以调整施加到电容器330的电压,以使得可将电压的对应调整施加到电荷转移装置320的栅极。电容器330可包含耦合到电压源332的第一板及耦合到电荷转移装置320的栅极的第二板。电压源332可将电容器330从第一电压加偏压到第二电压,其中施加到电荷转移装置320的栅极的电压可基于第一电压与第二电压之间的差。在一些情形中,存储器装置可包含多个电荷转移装置,其中电压源332可与多个电荷转移装置耦合。因此,当电压源332发生调整时,其可调整施加到多个电荷转移装置320的栅极的电压。另外或另一选择为,可实施电容器330以将电荷转移装置320的栅极维持在固定电压下(例如,维持在第一电压下)。
在将第一电压施加到电荷转移装置320的栅极之后,可撤销激活隔离装置315且可将电荷转移装置320与数字线310隔离。此后,可将存储器单元305放电到数字线310上,这基于存储在存储器单元305上的状态可将数字线310加偏压到特定电压电平。当再次激活隔离装置315时,可在电荷转移装置320处(例如,在电荷转移装置320的源极处)接收数字线310的电压(例如,由于存储器单元305被放电)。在一些实例中,可在将存储器单元305放电之后撤销激活隔离装置315。
为对存储器单元305进行感测操作,可将电荷转移装置320的栅极加偏压到第一电压。第一电压可等于或可部分地基于数字线310的预充电电压加电荷转移装置320的阈值电压。电容器330及电压源332可经配置以调谐电荷转移装置320的栅极处的第一电压(例如,将电荷转移装置320的栅极从初始电压加偏压到调谐电压)。最初施加到电荷转移装置320的栅极的第一电压可基于在补偿阶段期间节点360处的电压(例如,数字线310的预充电电压或由电压源335提供的补偿电压)及电荷转移装置320的阈值电压。稍后,可基于调整施加到与电荷转移装置320的栅极耦合的电容器330的电压来调整第一电压。施加到电荷转移装置320的栅极的第一电压可使得电荷转移装置320基于存储在存储器单元305上的状态而处于激活状态中。在一些实例中,可在将第一电压施加到电荷转移装置320的栅极之后(包含在使用电压源332改变施加到电容器330的电压之后)将存储器单元305放电到数字线310上。因此,通过将存储器单元305放电,可将数字线310加偏压到电压(例如,加偏压到第二电压),此举可基于存储到存储器单元305的逻辑状态。举例来说,在存储器单元305存储逻辑“1”状态与存储器单元305存储逻辑“0”状态这两种情况下,可将数字线310加偏压到不同的电压。在一些实例中,存储器单元305可经配置以存储三种或多于三种状态。在这些实例中,可针对这些状态中的每一者将数字线加偏压到不同的电压。
在一些实例中,在将电荷转移装置320的栅极加偏压到第一电压之后,可将第二预充电电压(例如,来自电压源365)施加到到节点355。可通过激活与电压源365耦合的晶体管370将第二预充电电压施加到节点355。在一些实例中,第二预充电电压不同于施加到节点355的第一预充电电压。在一些情形中,第二预充电电压与施加到节点355的第一预充电电压相同。
在一些实例中,在将存储器单元305放电到数字线310上之后,可激活隔离装置315以在数字线310与电荷转移装置320之间转移电荷。因此,通过电荷转移装置320转移在所得电荷(例如,从将存储器单元305放电获得电荷)之后(例如,在电荷转移装置320的源极处接收到与电荷相关联的电压时),可撤销激活隔离装置315。
电荷转移装置320可基于存储在存储器单元305中的状态将数字线310上的不同电荷量转移到感测组件340。换句话说,当将存储器单元305放电到数字线310上时,可在电荷转移装置320的源极处接收到对应电压(例如,第二电压)。如果第二电压小于第一电压,那么可将电荷从存储器单元305转移到感测组件340。换句话说,如果施加到电荷转移装置320的源极的电压小于施加到电荷转移装置320的栅极的电压,那么可将电荷从存储器单元305转移到感测组件。在一些情形中,由于跨越数字线310的电荷可与存储器单元305的逻辑状态相关联,因此当将特定逻辑状态存储到存储器单元305时,电荷转移装置320可保持激活。举例来说,当存储器单元305存储逻辑“0”时,可将所得电荷转移到感测组件340。反之,在一些实例中,当将逻辑“1”存储到存储器单元305时,可不转移电荷(例如,可撤销激活电荷转移装置320)。
在一些情形中,可使用电压源335而不是使用被加偏压到预充电电压的数字线310将第一电压施加到电荷转移装置320的栅极。在此类情形中,在将第一电压施加到电荷转移装置320的栅极时(例如,在补偿阶段期间),可将数字线310与电荷转移装置320隔离。为将电荷转移装置320的栅极加偏压到第一电压时,可在补偿装置325激活时通过激活晶体管370将预充电电压(例如,CT预充电)施加到节点355。在节点355处于所要的预充电电压下时,可撤销激活晶体管370且然后可使用晶体管337将电压源335耦合到节点360以将补偿电压施加到节点360。
在一些实例中,节点360可被称为电荷转移装置320的节点。可通过撤销激活晶体管370从节点355移除预充电电压。因此,节点355及电荷转移装置320的栅极可开始放电到可约为补偿电压加电荷转移装置320的电压阈值的值。电压源335可经配置以在存储器单元305的电荷与数字线310耦合的同时(例如,在发生单元转储阶段的同时发生补偿阶段)将电压施加到节点360。使用电压源335可因允许一次发生两件事而减少读取操作所花费的时间量。
在一些实例中,电荷转移装置320可将数字线310上的电荷转移到感测组件340。在将存储器单元305放电到数字线310上之后,可激活隔离装置315且可在电荷转移装置320的源极处接收到对应的电压。如果所得电荷小于施加到电荷转移装置320的栅极的电压,那么可将所得电荷转移到感测组件340。由于数字线310上的电荷与存储器单元305的逻辑状态相关联,因此当将特定逻辑状态存储到存储器单元305时可激活电荷转移装置320。因此,基于存储到存储器单元305的逻辑状态,可通过电荷转移装置320将数字线的所得电荷转移到感测组件340。
在一些实例中,可在感测操作期间(例如,在读取操作期间)对转移到感测组件340的电荷与参考线350上的电压进行比较。当电荷转移装置320将电荷从数字线转移到感测组件340时,节点355可基于存储在存储器单元305中的状态更快或不太快地放电。在一些实例中,当电荷转移装置320未将电荷从数字线转移到感测组件340时,节点355可更慢地放电。因此,感测组件340可在预定时间之后基于对节点355的电压与参考线350的电压的比较来确定存储器单元305的逻辑状态。
图4图解说明根据本发明的方面支持在读取电路中调谐电压的时序图400的实例。在一些实例中,时序图400可图解说明参考图3所描述的电路300的操作。因此,时序图400可图解说明上文参考图1、2及3所描述的一或多个组件的操作。举例来说,时序图400可图解说明电压405,其可从操作参考图3所描述的电荷转移装置320获得;参考电压410(例如,参考值),其可以是参考图3所描述的参考线350的实例;数字线电压415,其可以是操作参考图3所描述的数字线310的实例;隔离装置电压420,其被施加到参考图3所描述的隔离装置315的栅极;补偿装置电压425,其被施加到参考图3所描述的补偿装置325的栅极;及电压470,其被施加到参考图3所描述的电容器330。在一些实例中,电压405可表示与电荷转移装置(例如,参考图3所描述的节点355)耦合的节点的电压值,且电压407可表示电荷转移装置的栅极的电压。仅出于图解说明目的而将电压405及电压407展示为略微不同的电压(例如,在430、435及440时),电压405及电压407在430、435及440时可以是相同的电压。
可将由电路(例如,参考图3所描述的电路300)执行的读取操作划分为不同的阶段。可使用预充电阶段将节点(例如,参考图3所描述的节点355)及/或数字线预充电到其相应的预充电电压。可使用补偿阶段来设定栅极电荷转移装置(例如,参考图3所描述的电荷转移装置320)的栅极的电压。可使用单元转储阶段将存储器单元的状态(例如,电荷)转储到数字线上。在一些实例中,可串行地执行补偿阶段及单元转储阶段。在一些实例中,可至少部分地同时执行补偿阶段与单元转储阶段。在补偿阶段之后,可撤销激活补偿装置(例如,参考图3所描述的补偿装置325),借此使得电荷转移装置的栅极浮动。在撤销激活补偿装置之后,可在读取操作的感测阶段开始之前对节点进行第二次预充电。在设定好电荷转移装置的栅极电压且存储器单元已将其电荷转储到数字线上之后,可开始感测阶段。为开始感测阶段,可激活隔离装置(例如,参考图3所描述的隔离装置315),借此耦合数字线与电荷转移装置。电荷转移装置可基于存储器单元的状态及/或施加到电荷转移装置的栅极的栅极电压在数字线与节点之间转移电荷。感测组件可经配置以在电荷被转移之后感测节点上的信号。可基于在节点处感测到的信号确定存储器单元的状态。
在430处,可将电与荷转移装置(例如,参考图3所描述的电荷转移装置320)耦合的节点预充电到第一电压。举例来说,可通过与节点(例如,节点355)耦合的电压源(例如,电压源365)且通过补偿装置(例如,补偿装置325)将节点预充电。在一些实例中,可将所述节点预充电到1.5V。在一些实例中,可将节点预充电到大约或介于1.0V与1.5V之间的电压值(例如,0.8V、0.9V、1.0V、1.1V、1.2V、1.3V、1.4V、1.5V、1.6V、1.7V等)。因此,电压405与电压407是相同的电压(例如,1.5V)。另外或另一选择为,参考电压410可在430时保持在固定电压下。
可将数字线电压415加偏压到固定的电压值(例如,预充电电压,例如DVC2)。可通过耦合数字线与电压源(例如,电压源375)而将数字线预充电。在一些实例中,可通过激活晶体管(例如,晶体管377)来耦合数字线与电压源。在430时,可通过将补偿装置电压425施加到补偿装置的栅极来激活补偿装置。在430时,可通过将隔离装置电压420施加到隔离装置的栅极来撤销激活隔离装置。
在435处,可发生补偿操作。可使用补偿操作来设定电荷转移装置(例如,参考图3所描述的电荷转移装置320)的栅极的栅极电压。举例来说,为设定栅极电压,可激活晶体管(例如,参考图3所描述的晶体管337),且可将补偿电压施加到节点(例如,施加到参考图3所描述的节点360)。在一些实例中,此时可撤销激活额外晶体管(例如,参考图3所描述的晶体管370),从而防止将电压施加到与电荷转移装置的栅极耦合的节点。在435时,与电荷转移装置耦合的节点及电荷转移装置的栅极可开始放电(例如,基于施加到节点的电压及电荷转移装置的阈值电压放电到一定值)。在一些实例中,可激活补偿装置以将节点及电荷转移装置的栅极维持在类似的电压值下。
在440时,可开始单元转储操作,可使用所述单元转储操作将存储器单元的状态(例如,电荷)转储到数字线上。因此,在440时,可将存储器单元(例如,参考图3所描述的存储器单元305)放电到数字线上。因此,在440时,可通过将存储器单元放电到数字线上将数字线电压415加偏压到第二电压。数字线的电压(例如,第二电压)可基于存储到存储器单元的逻辑状态而定。举例来说,数字线电压417可基于存储器单元存储逻辑“1”值而表示第二电压值。另外或另一选择为,数字线电压418可表示被放电到数字线上的逻辑“0”。在图4的实例中,可至少部分地同时执行补偿阶段与单元转储阶段。因此,在435及440时发生的操作可同时发生及/或可部分重叠地发生。在一些实例中,可串行地执行补偿阶段及单元转储阶段。
在放电操作期间,与电荷转移装置耦合的节点的电压及电荷转移装置的栅极的电压可作为补偿操作的一部分继续放电。如上文所论述,此可部分地基于施加到节点且随后被移除的电压(例如,由于节点被预充电)。在一些实例中,可撤销激活先前被激活以部分地施加补偿电压的晶体管(例如,参考图3所描述的晶体管337)。因此,可停止将补偿电压施加到节点(例如,参考图3所描述的节点360)。
在440期间的某一时间,可撤销激活补偿装置,借此隔离节点与电荷转移装置的栅极。此可在电压407与电压405分离处得到图解说明。
在445时,可在撤销激活补偿装置之后识别栅极电压407。如果所识别的栅极电压407不同于电荷转移装置的所要的目标电压,可将施加到与电荷转移装置的栅极耦合的电容器的电压470(例如,由电压源332施加到参考图3所描述的电容器330)从第一电压调整到第二电压。举例来说,施加到电容器的电压475可表示增大施加到电容器的电压475。另外或另一选择为,施加到电容器的电压480可表示减小施加到电容器的电压480。第一电压与第二电压之间的差(即,电压470与475之间以及电压470与电压480之间的差)可使电荷转移装置的栅极电压407出现对应的差。举例来说,电荷转移装置的栅极电压408可表示在电压475可被施加到电容器时的电压值。即,将施加到电容器的电压从电压470增大到电压475可使得栅极电压407增大到栅极电压408。另外或另一选择为,栅极电压409可表示电压480可被施加到电容器时的电压值。即,将施加到电容器的电压从电压470减小到电压480可使栅极电压407减小到栅极电压409。在图4的实例中,可在撤销激活补偿装置之后调整施加到电容器的电压。
在440期间,在将存储器单元放电的时间的至少一部分期间将电压可施加到节点(例如,第二次)。可使用此电压来使节点为读取操作中在节点与数字线之间转移电荷的感测阶段做准备。在一些情形中,电压可不同于在430期间施加到节点的第一预充电电压。在一些情形中,电压可与在430期间施加到节点的第一预充电电压相同。稍后,在感测阶段期间,可基于存储在存储器单元上的状态以不同的速率将节点放电。
在450时,可发生感测操作。可在隔离装置电压420变高且激活隔离装置借此耦合数字线与电荷转移装置时,可开始所述感测操作。电荷转移装置可基于电荷转移装置的栅极上的电压及存储到存储器单元的逻辑状态在感测组件(例如,节点)与数字线之间转移电荷(例如,跨越数字线的电荷)。电荷转移电压455可表示以第一速率放电的节点,且电荷转移电压460可表示以第二速率放电的节点。在一些实例中,电荷转移电压455可表示存储在存储器单元上的逻辑“1”值,且对应放电速率可由于电荷转移装置未将电荷从数字线转移到感测组件。在一些实例中,电荷转移电压460可表示存储在存储器单元上的逻辑“0”值,且对应的放电速率可由于电荷转移装置将电荷从数字线转移到感测组件。换句话说,当电荷转移装置将电荷从数字线转移到感测组件时(例如,当将逻辑“0”存储到存储器单时),节点可以较快的速率放电。在感测阶段期间节点的放电速率可基于电荷转移装置的栅极上的电压与电荷转移装置的源极上的电压之间的电压差。
在一些实例中,可在465时激发感测组件。可对节点的电压(例如,电荷转移电压455、电荷转移电压460)与参考电压410进行比较。因此,465可表示在将节点放电之后的预定时间使用固定参考电压进行的感测操作。如上文所描述,通过实施电荷转移装置,可改善感测窗,因此使得读取操作更准确。另外,通过实施耦合到电荷转移装置的栅极的电容器以用于调谐施加到电荷转移装置的栅极的电压,可将施加到电荷转移装置的栅极电压与目标电压更准确地匹配(例如,可更准确地补偿与电荷转移装置相关联的阈值电压)。
图5图解说明根据本发明的方面支持在读取电路中调谐电压的电荷转移组件505的框图500的实例。电荷转移组件505可以是控制器的一些方面(例如,参考图1所描述的外部存储器控制器105,装置存储器控制器155或本地存储器控制器165)的实例。电荷转移组件505可包含加偏压组件510、撤销激活组件515、确定组件520、激活组件525、放电组件530、转移组件535及识别组件540。这些组件中的每一者可彼此直接或间接地通信(例如,经由一或多个总线)。
加偏压组件510可将第一晶体管的栅极加偏压到第一电压,第一晶体管与数字线及感测组件耦合且经配置以在读取操作期间在数字线与感测组件之间转移电荷。在一些例子中,加偏压组件510可至少部分地基于第二晶体管被激活而将第一晶体管的栅极加偏压到第一电压。在一些实例中,加偏压组件510可在撤销激活第二晶体管将第一晶体管的栅极加偏压到第二电压。在一些情形中,将第一晶体管的栅极加偏压到第二电压可包含加偏压组件510将电容器的第一板从第三电压加偏压到第四电压,所述电容器具有与第一晶体管的栅极耦合的第二板。在一些情形中,加偏压组件510可在已将第二晶体管撤销激活之后且在激活第三晶体管之前将第一板加偏压到第四电压。在一些例子中,第二电压可至少部分地基于第三电压与第四电压之间的差。在一些实例中,第四电压可大于第三电压,且第二电压可大于第一电压。在一些情形中,将第一晶体管的栅极加偏压到第二电压可与第一晶体管的目标电压更准确地匹配(例如,可补偿与第一晶体管相关联的阈值电压变化)。
撤销激活组件515可撤销激活第二晶体管以将第一晶体管的栅极与感测组件隔离。在一些情形中,撤销激活组件515可在第一晶体管的栅极被加偏压到第一电压之后撤销激活第二晶体管。在一些实例中,撤销激活第二晶体管可使第一晶体管的栅极浮动。在一些例子中,撤销激活组件515可撤销激活第三晶体管以将第一晶体管与数字线隔离。在一些情形中,撤销激活组件515可在第一晶体管的栅极已被加偏压到第一电压之后撤销激活第三晶体管。在一些例子中,撤销激活组件515可在撤销激活第三晶体管之后撤销激活第二晶体管。
确定组件520可至少部分地基于第一晶体管的栅极被加偏压到第二电压而在感测组件处确定存储器单元的逻辑状态。
激活组件525可激活第三晶体管以耦合第一晶体管与数字线。在一些例子中,激活组件525可在电容器的第一板已被加偏压到第四电压之后激活第三晶体管。在一些实例中,激活组件525可至少部分地基于第一晶体管被加偏压到第二电压激活第三晶体管。在一些情形中,激活组件525可在第一晶体管的栅极被加偏压到第一电压之前激活耦合到感测组件及第一晶体管的第二晶体管。
在将第一晶体管的栅极加偏压到第二电压之后,放电组件530可通过将存储器单元放电到数字线上而将所述数字线加偏压到第五电压。转移组件535可通过第一晶体管至少部分地基于第五电压小于第一晶体管的栅极的第二电压在数字线与感测组件之间转移电荷。在将第一晶体管的栅极加偏压到第二电压之前,识别组件540可识别第一晶体管的栅极的第一电压,其中至少部分地基于识别第一晶体管的栅极的第一电压将第一晶体管的栅极加偏压到第二电压。
图6展示图解说明根据本发明的方面支持在读取电路调谐电压的方法600的流程图。可通过本文中所描述的控制器或其组件来实施方法600的操作。举例来说,可通过参考图1所描述的外部存储器控制器105、装置存储器控制器155、本地存储器控制器165或其组合来执行方法600的操作。在一些实例中,控制器可执行一组指令来控制存储器装置的功能元件以执行下文所描述的功能。另外或另一选择是,控制器可使用专用硬件来执行下文所描述的功能的各方面。
在605处,可将第一晶体管的栅极加偏压到第一电压。在一些实例中,第一晶体管可与数字线及感测组件耦合且经配置以在读取操作期间在数字线与感测组件之间转移电荷。在一些实例中,可通过参考图5所描述的加偏压组件来执行操作605的方面。
在610,可撤销激活第二晶体管以将第一晶体管的栅极与感测组件隔离。在一些情形中,可在将第一晶体管的栅极加偏压到第一电压之后撤销激活第二晶体管。在一些实例中,可通过参考图5所描述的撤销激活组件来执行操作610的方面。
在615处,可在撤销激活第二晶体管之后将第一晶体管的栅极加偏压到第二电压。在一些实例中,可通过参考图5所描述的加偏压组件来执行操作615的方面。
在620处,可基于将第一晶体管的栅极加偏压到第二电压而在感测组件处确定存储器单元的逻辑状态。在一些实例中,可通过参考图5所描述的确定组件来执行操作620的方面。
图7展示图解说明根据本发明的方面支持在读取电路中调谐电压的方法700的流程图。可通过本文中所描述的控制器或其组件来实施方法700的操作。举例来说,可通过参考图1所描述的外部存储器控制器105、装置存储器控制器155、本地存储器控制器165或其组合来执行方法700的操作。在一些实例中,控制器可执行一组指令以控制存储器装置的功能元件来执行下文所描述的功能。另外或另一选择是,控制器可使用专用硬件来执行下文所描述的功能的各方面。
在705处,可将第一晶体管的栅极加偏压到第一电压。在一些情形中,第一晶体管可与数字线及感测组件耦合且经配置以在读取操作期间在数字线与感测组件之间转移电荷。在一些实例中,可通过参考图5所描述的加偏压组件来执行操作705的方面。
在710处,可撤销激活第二晶体管以将第一晶体管的栅极与感测组件隔离。在一些例子中,可在将第一晶体管的栅极加偏压到第一电压之后撤销激活第二晶体管。在一些实例中,可通过参考图5所描述的撤销激活组件来执行操作710的方面。
在715处,可将电容器的第一板从第三电压加偏压到第四电压。所述电容器可具有与第一晶体管的栅极耦合的第二板。在一些实例中,可通过参考图5所描述的加偏压组件来执行操作715的方面。
在720处,可在撤销激活第二晶体管之后将第一晶体管的栅极加偏压到第二电压。在一些实例中,可通过参考图5所描述的加偏压组件来执行操作720的方面。
在725处,可基于将第一晶体管的栅极加偏压到第二电压而在感测组件处确定存储器单元的逻辑状态。在一些实例中,可通过参考图5所描述的确定组件来执行操作725的方面。
描述一种方法。在一些实例中,所述方法可包含将第一晶体管的栅极加偏压到第一电压,所述第一晶体管与数字线及感测组件耦合且经配置以在读取操作期间在所述数字线与所述感测组件之间转移电荷。在一些例子中,所述方法可包含:在将所述第一晶体管的所述栅极加偏压到所述第一电压之后,撤销激活第二晶体管以将所述第一晶体管的所述栅极与所述感测组件隔离;在撤销激活所述第二晶体管之后,将所述第一晶体管的所述栅极加偏压到第二电压;及基于将第一晶体管的栅极加偏压到第二电压而在感测组件处确定存储器单元的逻辑状态。
在一些实例中,所述方法可包含将第一晶体管的栅极加偏压到第二电压,此外可包含将电容器的第一板从第三电压加偏压到第四电压,电容器具有与第一晶体管的栅极耦合的第二板。在一些实例中,所述方法可包含激活第三晶体管以耦合第一晶体管与数字线,其中将所述电容器的所述第一板加偏压到所述第四电压发生在撤销激活所述第二晶体管之后且在激活所述第三晶体管之前。在一些实例中,第二电压可基于第三电压与第四电压之间的差而定。在一些实例中,第二电压可基于第三电压与第四电压之间的差而定。在一些实例中,第四电压可大于第三电压,且第二电压可大于第一电压。在所述方法的一些实例中,撤销激活第二晶体管使第一晶体管的栅极浮动。在一些情形中,将所述第一晶体管的所述栅极加偏压到所述第二电压补偿与所述第一晶体管相关联的阈值电压变化。
在一些实例中,所述方法可包含:在将所述第一晶体管的所述栅极加偏压到所述第二电压之后,通过将所述存储器单元放电到所述数字线上而将所述数字线加偏压到第五电压;激活第三晶体管以耦合第一晶体管与数字线,基于将第一晶体管的栅极加偏压到第二电压而激活所述第三晶体管;及通过第一晶体管基于第五电压小于第一晶体管的栅极的第二电压而在数字线与感测组件之间转移电荷。在一些情形中,所述方法可包含在将所述第一晶体管的所述栅极加偏压到所述第一电压之后,撤销激活所述第三晶体管以将所述第一晶体管与所述数字线隔离,其中撤销激活所述第二晶体管发生在撤销激活所述第三晶体管之后。在一些例子中,所述方法可包含在将所述第一晶体管的所述栅极加偏压到所述第一电压之前,激活耦合到所述感测组件及所述第一晶体管的所述第二晶体管,其中将所述第一晶体管的所述栅极加偏压到所述第一电压至少部分地基于激活所述第二晶体管而进行。在一些实例中,所述方法可包含在将所述第一晶体管的所述栅极加偏压到所述第二电压之前,识别所述第一晶体管的所述栅极的所述第一电压,其中至少部分地基于识别所述第一晶体管的所述栅极的所述第一电压将所述第一晶体管的所述栅极加偏压到所述第二电压。在一些情形中,存储器单元可经配置以存储三种或多于三种状态。
描述一种设备。所述设备可包含用于进行以下操作的构件:将第一晶体管的栅极加偏压到第一电压,所述第一晶体管与数字线及感测组件耦合且经配置以在读取操作期间在所述数字线与所述感测组件之间转移电荷;在将所述第一晶体管的所述栅极加偏压到所述第一电压之后,撤销激活第二晶体管以将所述第一晶体管的所述栅极与所述感测组件隔离;在撤销激活所述第二晶体管之后,将所述第一晶体管的所述栅极加偏压到第二电压;及基于将第一晶体管的栅极加偏压到第二电压而在感测组件处确定存储器单元的逻辑状态。
在一些实例中,用于将第一晶体管的栅极加偏压到第二电压的构件可包含用于将电容器的第一板从第三电压加偏压到第四电压的构件,所述电容器具有与第一晶体管的栅极耦合的第二板。在一些实例中,将第一晶体管的栅极加偏压到第二电压的构件可进一步包含激活第三晶体管以耦合第一晶体管与数字线的构件,其中将所述电容器的所述第一板加偏压到所述第四电压发生在撤销激活所述第二晶体管之后且在激活所述第三晶体管之前。在一些实例中,第二电压可基于第三电压与第四电压之间的差而定。在一些情形中,第四电压可大于第三电压,且第二电压可大于第一电压。在一些例子中,撤销激活第二晶体管使第一晶体管的栅极浮动。在一些实例中,将所述第一晶体管的所述栅极加偏压到所述第二电压补偿与所述第一晶体管相关联的阈值电压变化。
在一些实例中,所述设备可支持用于进行以下操作的构件:在将所述第一晶体管的所述栅极加偏压到所述第二电压之后,通过将所述存储器单元放电到所述数字线上而将所述数字线加偏压到第五电压;激活第三晶体管以耦合第一晶体管与数字线,基于将第一晶体管的栅极加偏压到第二电压而激活所述第三晶体管;及通过第一晶体管基于第五电压小于第一晶体管的栅极的第二电压而在数字线与感测组件之间转移电荷。在一些实例中,所述设备可支持用于进行以下操作的构件:在将所述第一晶体管的所述栅极加偏压到所述第一电压之后,撤销激活所述第三晶体管以将所述第一晶体管与所述数字线隔离,其中撤销激活所述第二晶体管发生在撤销激活所述第三晶体管之后。在一些情形中,所述设备可支持用于进行以下操作的构件:在将所述第一晶体管的所述栅极加偏压到所述第一电压之前,激活耦合到所述感测组件及所述第一晶体管的所述第二晶体管,其中将所述第一晶体管的所述栅极加偏压到所述第一电压至少部分地基于激活所述第二晶体管而进行。在一些例子中,所述设备可支持用于进行以下操作的构件:在将所述第一晶体管的所述栅极加偏压到所述第二电压之前,识别所述第一晶体管的所述栅极的所述第一电压,其中至少部分地基于识别所述第一晶体管的所述栅极的所述第一电压将所述第一晶体管的所述栅极加偏压到所述第二电压。在一些实例中,存储器单元可经配置以存储三种或多于三种状态。
描述一种设备。所述设备可包含:存储器单元,其与数字线耦合;感测组件,其包含节点;第一晶体管,其与所述感测组件耦合且经配置以在读取操作期间在所述数字线与所述感测组件的所述节点之间转移电荷;第二晶体管,其与所述第一晶体管的栅极及所述感测组件耦合,所述第二晶体管经配置以将第一电压施加到所述第一晶体管的所述栅极以补偿与所述第一晶体管相关联的阈值电压;及电容器,其与所述第一晶体管的所述栅极耦合且经配置以将所述第一晶体管的所述栅极加偏压到第二电压,所述第二电压不同于所述第一电压。
在所述设备的一些实例中,电容器包含与电压源耦合的第一板及与第一晶体管的栅极耦合的第二板。在一些情形中,所述设备可包含:电压源,其与电容器耦合且经配置以将电容器的第一板从第三电压加偏压到第四电压,其中所述电容器可经配置以基于将电容器的第一板从第三电压加偏压到第四电压而将第一晶体管的栅极从第一电压加偏压到第二电压。在一些实例中所述设备可包含,与数字线及第一晶体管耦合的第三晶体管,第三晶体管经配置以在读取操作期间选择性地耦合数字线与第一晶体管。在所述设备的一些实例中,第二晶体管可被配置为二极管。在所述设备的一些例子中,可将第一晶体管的栅极充电到预充电电压以补偿第一晶体管的阈值电压。在所述设备的一些情形中,所述存储器单元可经配置以存储三种或多于三种状态。
描述一种设备。所述设备可包含:存储器单元,其与数字线耦合;感测组件;第一晶体管,其与所述数字线及所述感测组件耦合;第二晶体管,其与第一晶体管的栅极及所述感测组件耦合;控制器,其与存储器单元耦合。在一些情形中,所述控制器可经配置以通过在将第一晶体管的栅极加偏压到第一电压之后撤销激活第二晶体管而将第一晶体管的栅极与感测组件隔离。在一些实例中,所述控制器可经配置以在将第一晶体管的栅极与感测组件隔离之后将第一晶体管的栅极加偏压到第二电压。在一些实例中,所述控制器可经配置以基于将第一晶体管的栅极加偏压到第二电压而在感测组件处确定存储器单元的逻辑状态。
在所述设备的一些实例中,所述电容器可包含第一板及第二板,所述第二板可与第一晶体管的栅极耦合。在一些情形中,所述控制器可经配置以将电容器的第一板从第三电压加偏压到第四电压,其中将第一晶体管的栅极加偏压到第二电压可至少部分地基于将电容器的第一板加偏压到第四电压而进行。在一些实例中,所述设备可包含与第一晶体管及数字线耦合的第三晶体管。在一些情形中,所述控制器可经配置以激活第三晶体管,其中将所述电容器的所述第一板加偏压到所述第四电压发生在撤销激活所述第二晶体管之后且在激活所述第三晶体管之前。在一些实例中,第二电压可基于第三电压与第四电压之间的差而定。在一些情形中,第四电压可不同于第三电压,且第二电压可不同于第一电压。在一些例子中,撤销激活第二晶体管使第一晶体管的栅极浮动。
应注意,上文所描述的方法描述可能的实施方案,且可重新布置或者修改操作及步骤且可存在其它实施方案。此外,可将所述方法中的两者或多于两者的若干方面加以组合。
可使用各种不同的技术及技巧中的任一者来表示本文中所描述的信息及信号。举例来说,可在以上说明通篇所提及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或者其任何组合来表示。一些图式可将信号图解说明为单个信号;然而,所属领域的技术人员应理解信号可表示信号总线,其中所述总线可具有各种位宽度。
如本文中所使用,术语“虚拟接地”是指维持在大约零伏特(0V)的电压下的电路节点而非与地线直接耦合。因此,虚拟接地的电压可短暂地浮动且在稳定状态下恢复到大约0V。可使用各种电子电路元件(例如,由运算放大器及电阻器组成的分压器)来实施所述虚拟接地。也可能存在其它实施方案。“虚拟接地(Virtual grounding)”或“虚拟接地的(virtually grounded)”意指连接到大约0V。
术语“电子通信”、“导电接触”、“连接”及“耦合”可指的是支持信号在组件之间流动的所述组件之间的关系。如果在可在任何时间支持信号在组件之间流动的所述组件之间存在任何导电路径,那么所述组件被视为彼此进行电子通信(或导电接触或连接或耦合)。在任何给定时间,彼此进行电子通信(或导电接触或连接或耦合)的组件之间的导电路径可基于包含所述所连接的组件的装置的操作而是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径,或所连接组件之间的导电路径可以是可包含中间组件(例如,开关、晶体管或其它组件)的间接导电路径。在一些情形中,可例如使用一或多个中间组件(例如,开关或晶体管)将所连接组件之间的信号流中断一段时间。
术语“耦合”指的是从组件之间的开路关系(当前不能够经由导电路径在组件之间传达信号)移动到组件之间的闭路关系(能够经由导电路径在组件之间传达信号)的状况。当组件(例如,控制器)将其它组件耦合在一起时,所述组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”指的是信号当前不能够在组件之间流动的组件间关系。如果组件之间是开路,那么所述组件彼此隔离。举例来说,被定位在组件之间的开关分离的两个组件在所述开关断开时彼此隔离。当控制器将两个组件隔离时,所述控制器引起改变,所述改变阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中所使用的术语“层”指的是几何结构的阶层或片层。每一层可具有单个维度(例如,高度、宽度及深度)且可覆盖表面的至少一部分。举例来说,层可以是两个维度大于第三维度的三维结构,例如薄膜。层可包含不同元件、组件及/或材料。在一些情形中,一个层可由两个或多于两个子层构成。在一些附图中,出于图解说明目的描绘三维层的两个维度。然而所属领域的技术人员应认识到,层本质上是三维的。
如本文中所使用,术语“基本”上意指所修饰的特性(例如,术语“基本上”所修饰的动词或形容词)不必是绝对的,而是足够接近地实现所述特性的优势。
本文中所论述的装置(包含存储器阵列)可形成在半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情形中,衬底是半导体晶片。在其它情形中,所述衬底可以是绝缘体上硅(SOI)衬底(例如,玻璃上硅(SOG)或蓝宝石上硅(SOP))或位于另一衬底上的半导体材料外延层。可使用各种化学物种(包含但不限于磷、硼或砷)进行掺杂来控制衬底、衬底子区的导电性。可通过离子植入或通过任何其它掺杂方式在衬底的初始形成或生长期间执行掺杂。
本文中所论述的切换组件或晶体管可表示场效晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。可通过导电材料(例如,金属)将端子连接到其它电子元件。源极及漏极可导电且可包括重度掺杂(例如,退化)的半导体区。源极与漏极可被轻微掺杂的半导体区或通道分离。如果通道是n型的(即,多数载流子是信号),那么FET可被称为n型FET。如果通道是p型的(即,多数载流子是空穴),那么FET可被称为p型FET。通道可被隔离栅极氧化物覆盖。可通过对栅极施加电压来控制通道导电性。举例来说,分别对n型FET或p型FET施加正电压或负电压可使通道变得导电。当对晶体管栅极施加大于或等于晶体管的阈值电压的电压时,可将晶体管“接通”或“激活”。当对晶体管栅极施加小于晶体管的阈值电压的电压时,可将晶体管“关断”或“撤销激活”。
本文中结合附图所描述的说明描述实例性配置,而并不表示可被实施或在权利要求书范围内的所有实例。本文中所使用的术语“示范性”意指“用作实例、例子或图解说明”,而非“优选的或者优于其它实例”。详细说明包含使得能理解所描述技巧的具体细节。然而,无这些具体细节仍可实践这些技术。在其它例子中,以框图形式展示众所周知的结构及装置以免使所描述的实例的概念模糊。
在附图中,类似组件或特征可具有相同的参考标签。此外,可通过在参考标签后接着破折号及在类似组件当中进行区分的第二标签来区分同一类型的各种组件。如果在说明书中仅使用第一参考标签,那么说明可适用于具有相同第一参考标签的类似组件中的任一者而无论第二参考标签如何。
可使用各种不同的技术及技巧中的任一者来表示本文中所描述的信息及信号。举例来说,可在以上说明通篇所提及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或者其任何组合来表示。
可通过通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中所描述的功能的其任何组合来实施或执行结合本文中的揭示内容所描述的各种图解说明性块及模块。通用处理器可以是微处理器,但在替代方案中,处理器可以是任何常规处理器、控制器、微控制器或状态机。也可将处理器实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的结合的组合或任何其它此类配置)。
可通过硬件、由处理器执行的软件、固件或其任何组合来实施本文中所描述的功能。如果通过由处理器执行的软件来实施,那么这些功能可作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本发明及随附权利要求书的范围内。举例来说,由于软件的性质,可使用由处理器执行的软件、硬件、固件、硬连线或这些器件中的任一者的组合来实施上文所描述的功能。实施功能的特征也可物理地位于各种位置,包含散布以使得在不同的物理位置实施功能的各部分。此外,如本文中(包含在权利要求书中)所使用,在物项列表中所使用的“或”(例如,前面有例如“…中的至少一者”或“…中的一或多者”等短语的物项列表)指示包含性列举,使得例如A、B或C中的至少一者的列表意指A或B或C、或AB或AC或BC、或ABC(即,A及B及C)。此外,如本文中所使用,短语“基于”应被解释为指的是一组封闭条件。举例来说,被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者,而这不背离本发明的范围。换句话说,如本文中所使用,短语“基于”应被解释为与短语“至少部分地基于”同义。
提供本文中的说明以使得所属领域的技术人员能够形成或使用本发明。所属领域的技术人员将明了对揭示内容的各种修改,且本文中所定义的通用原理可应用于其它变化形式,而这并不背离本发明的范围。因此,本发明并不限于本文中所描述的实例及设计,而是符合与本文中所揭示的原理及新颖特征一致的最广泛范围。
Claims (25)
1.一种方法,其包括:
将第一晶体管的栅极加偏压到第一电压,所述第一晶体管与数字线及感测组件耦合且经配置以在读取操作期间在所述数字线与所述感测组件之间转移电荷;
在将所述第一晶体管的所述栅极加偏压到所述第一电压之后,撤销激活第二晶体管以将所述第一晶体管的所述栅极与所述感测组件隔离;
在撤销激活所述第二晶体管之后,将所述第一晶体管的所述栅极加偏压到第二电压;及
至少部分地基于将所述第一晶体管的所述栅极加偏压到所述第二电压而在所述感测组件处确定存储器单元的逻辑状态。
2.根据权利要求1所述的方法,其中将所述第一晶体管的所述栅极加偏压到所述第二电压进一步包括:
将电容器的第一板从第三电压加偏压到第四电压,所述电容器具有与所述第一晶体管的所述栅极耦合的第二板。
3.根据权利要求2所述的方法,其进一步包括:
激活第三晶体管以耦合所述第一晶体管与所述数字线,其中将所述电容器的所述第一板加偏压到所述第四电压在撤销激活所述第二晶体管之后且在激活所述第三晶体管之前发生。
4.根据权利要求2所述的方法,其中所述第二电压至少部分地基于所述第三电压与所述第四电压之间的差而定。
5.根据权利要求2所述的方法,其中:
所述第四电压大于所述第三电压;且
所述第二电压大于所述第一电压。
6.根据权利要求1所述的方法,其中:
撤销激活所述第二晶体管使所述第一晶体管的所述栅极浮动。
7.根据权利要求1所述的方法,其中:
将所述第一晶体管的所述栅极加偏压到所述第二电压补偿与所述第一晶体管相关联的阈值电压变化。
8.根据权利要求1所述的方法,其进一步包括:
在将所述第一晶体管的所述栅极加偏压到所述第二电压之后,通过将所述存储器单元放电到所述数字线上而将所述数字线加偏压到第五电压;
激活第三晶体管以耦合所述第一晶体管与所述数字线,所述第三晶体管至少部分地基于将所述第一晶体管的所述栅极加偏压到所述第二电压而被激活;及
通过所述第一晶体管至少部分地基于所述第五电压小于所述第一晶体管的所述栅极的所述第二电压而在所述数字线与所述感测组件之间转移所述电荷。
9.根据权利要求8所述的方法,其进一步包括:
在将所述第一晶体管的所述栅极加偏压到所述第一电压之后,撤销激活所述第三晶体管以将所述第一晶体管与所述数字线隔离,其中撤销激活所述第二晶体管在撤销激活所述第三晶体管之后发生。
10.根据权利要求1所述的方法,其进一步包括:
在将所述第一晶体管的所述栅极加偏压到所述第一电压之前,激活耦合到所述感测组件及所述第一晶体管的所述第二晶体管,其中将所述第一晶体管的所述栅极加偏压到所述第一电压至少部分地基于激活所述第二晶体管而进行。
11.根据权利要求1所述的方法,其进一步包括:
在将所述第一晶体管的所述栅极加偏压到所述第二电压之前,识别所述第一晶体管的所述栅极的所述第一电压,其中至少部分地基于识别所述第一晶体管的所述栅极的所述第一电压而将所述第一晶体管的所述栅极加偏压到所述第二电压。
12.根据权利要求1所述的方法,其中所述存储器单元经配置以存储三种或多于三种状态。
13.一种设备,其包括:
存储器单元,其与数字线耦合;
感测组件,其包括节点;
第一晶体管,其与所述感测组件耦合且经配置以在读取操作期间在所述数字线与所述感测组件的所述节点之间转移电荷;
第二晶体管,其与所述第一晶体管的栅极及所述感测组件耦合,所述第二晶体管经配置以将第一电压施加到所述第一晶体管的所述栅极以补偿与所述第一晶体管相关联的阈值电压;及
电容器,其与所述第一晶体管的所述栅极耦合且经配置以将所述第一晶体管的所述栅极加偏压到第二电压,所述第二电压不同于所述第一电压。
14.根据权利要求13所述的设备,其中所述电容器包括与电压源耦合的第一板及与所述第一晶体管的所述栅极耦合的第二板。
15.根据权利要求13所述的设备,其进一步包括:
电压源,其与所述电容器耦合且经配置以将所述电容器的第一板从第三电压加偏压到第四电压,其中所述电容器经配置以至少部分地基于将所述电容器的所述第一板从所述第三电压加偏压到所述第四电压而将所述第一晶体管的所述栅极从所述第一电压加偏压到所述第二电压。
16.根据权利要求13所述的设备,其进一步包括:
第三晶体管,其与所述数字线及所述第一晶体管耦合,所述第三晶体管经配置以在所述读取操作期间选择性地耦合所述数字线与所述第一晶体管。
17.根据权利要求13所述的设备,其中所述第二晶体管被配置为二极管。
18.根据权利要求13所述的设备,其中将所述第一晶体管的所述栅极充电到预充电电压以补偿所述第一晶体管的所述阈值电压。
19.根据权利要求13所述的设备,其中所述存储器单元经配置以存储三种或多于三种状态。
20.一种设备,其包括:
存储器单元,其与数字线耦合;
感测组件;
第一晶体管,其与所述数字线及所述感测组件耦合;
第二晶体管,其与所述第一晶体管的栅极及所述感测组件耦合;
控制器,其与所述存储器单元耦合,所述控制器经配置以:
将所述第一晶体管的所述栅极加偏压到第一电压;
在将所述第一晶体管的所述栅极加偏压到所述第一电压之后,通过撤销激活所述第二晶体管将所述第一晶体管的所述栅极与所述感测组件隔离;
在将所述第一晶体管的所述栅极与所述感测组件隔离之后,将所述第一晶体管的所述栅极加偏压到第二电压;且
至少部分地基于将所述第一晶体管的所述栅极加偏压到所述第二电压而在所述感测组件处确定所述存储器单元的逻辑状态。
21.根据权利要求20所述的设备,其进一步包括:
电容器,其包括第一板及与所述第一晶体管的所述栅极耦合的第二板,其中所述控制器经配置以:
将所述电容器的所述第一板从第三电压加偏压到第四电压,其中将所述第一晶体管的所述栅极加偏压到所述第二电压至少部分地基于将所述电容器的所述第一板加偏压到所述第四电压而进行。
22.根据权利要求21所述的设备,其进一步包括:
第三晶体管,其与所述第一晶体管及所述数字线耦合,其中所述控制器经配置以:
激活所述第三晶体管,其中将所述电容器的所述第一板加偏压到所述第四电压在撤销激活所述第二晶体管之后且在激活所述第三晶体管之前发生。
23.根据权利要求21所述的设备,其中所述第二电压至少部分地基于所述第三电压与所述第四电压之间的差而定。
24.根据权利要求21所述的设备,其中:
所述第四电压不同所述第三电压;且
所述第二电压不同于所述第一电压。
25.根据权利要求20所述的设备,其中:
撤销激活所述第二晶体管使所述第一晶体管的所述栅极浮动。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/232,359 | 2018-12-26 | ||
US16/232,359 US10650888B1 (en) | 2018-12-26 | 2018-12-26 | Tuning voltages in a read circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111383695A true CN111383695A (zh) | 2020-07-07 |
CN111383695B CN111383695B (zh) | 2021-05-14 |
Family
ID=70612703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911318845.4A Active CN111383695B (zh) | 2018-12-26 | 2019-12-19 | 在读取电路中调谐电压 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10650888B1 (zh) |
CN (1) | CN111383695B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11837269B2 (en) | 2021-08-31 | 2023-12-05 | Micron Technology, Inc. | Deck-level signal development cascodes |
US11557330B1 (en) * | 2021-08-31 | 2023-01-17 | Micron Technology, Inc. | Deck-level shuntung in a memory device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170053705A1 (en) * | 2015-08-18 | 2017-02-23 | Globalfoundries Inc. | Disturb free bitcell and array |
CN108389807A (zh) * | 2012-11-26 | 2018-08-10 | D3半导体有限公司 | 用于垂直半导体器件的精度提高的器件体系结构和方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101622922B1 (ko) * | 2009-03-06 | 2016-05-20 | 삼성전자 주식회사 | 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치 |
KR20100118839A (ko) * | 2009-04-29 | 2010-11-08 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR102070977B1 (ko) * | 2013-08-01 | 2020-01-29 | 삼성전자주식회사 | 감지 증폭기 및 그것을 포함하는 메모리 장치 |
KR20170030304A (ko) * | 2015-09-09 | 2017-03-17 | 삼성전자주식회사 | 스위처블 감지 증폭기를 갖는 메모리 장치 |
US10446220B1 (en) * | 2018-04-19 | 2019-10-15 | Micron Technology, Inc. | Sense amplifier with lower offset and increased speed |
-
2018
- 2018-12-26 US US16/232,359 patent/US10650888B1/en active Active
-
2019
- 2019-12-19 CN CN201911318845.4A patent/CN111383695B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108389807A (zh) * | 2012-11-26 | 2018-08-10 | D3半导体有限公司 | 用于垂直半导体器件的精度提高的器件体系结构和方法 |
US20170053705A1 (en) * | 2015-08-18 | 2017-02-23 | Globalfoundries Inc. | Disturb free bitcell and array |
Also Published As
Publication number | Publication date |
---|---|
CN111383695B (zh) | 2021-05-14 |
US10650888B1 (en) | 2020-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110853687B (zh) | 用于多电平单元的感测技术 | |
US10818343B2 (en) | Techniques for charging a sense component | |
CN111312310B (zh) | 相位电荷共享 | |
CN111540394B (zh) | 使用电荷转移装置的感测技术 | |
US11183241B2 (en) | Source line configuration for a memory device | |
US11217293B2 (en) | Reference voltage management | |
US11145367B2 (en) | Techniques for read operations | |
CN111383695B (zh) | 在读取电路中调谐电压 | |
CN113903377B (zh) | 用于设置读取操作的参考电压的方法 | |
CN111383690B (zh) | 具有电荷转移装置的存储器装置 | |
US10699783B1 (en) | Sensing techniques using a moving reference | |
TW202341133A (zh) | 用於差動記憶體單元之設備 | |
US11289146B2 (en) | Word line timing management | |
CN113826163A (zh) | 用于驱动多模信道的多电压操作 | |
US11404111B2 (en) | Sensing techniques using a charge transfer device | |
US11037621B2 (en) | Sensing techniques using a charge transfer device | |
US11488656B2 (en) | Write techniques for a memory device with a charge transfer device | |
CN112289350A (zh) | 字线电容平衡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |