CN111383673B - 功能信号线过驱动 - Google Patents

功能信号线过驱动 Download PDF

Info

Publication number
CN111383673B
CN111383673B CN201911420563.5A CN201911420563A CN111383673B CN 111383673 B CN111383673 B CN 111383673B CN 201911420563 A CN201911420563 A CN 201911420563A CN 111383673 B CN111383673 B CN 111383673B
Authority
CN
China
Prior art keywords
signal lines
memory
overdrive
signal
compensation curve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911420563.5A
Other languages
English (en)
Other versions
CN111383673A (zh
Inventor
M·皮卡尔迪
L·T·武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111383673A publication Critical patent/CN111383673A/zh
Application granted granted Critical
Publication of CN111383673B publication Critical patent/CN111383673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及功能信号线过驱动。本文公开了用以补偿跨存储器单元阵列的多个信号线的一或多个电参数变化的装置和技术。补偿电路可以向所述多个信号线中的第一者提供偏置信号，根据功能补偿曲线，所述偏置信号具有大于目标电压达所选增量并持续所选过驱动周期的过驱动电压。

Description

功能信号线过驱动
优先权申请
本申请要求2018年12月31日提交的标题为“功能信号线过驱动(FunctionalSignal Line Overdrive)”的第62/787,018号美国申请和2019年3月1日提交的标题为“功能信号线过驱动(Functional Signal Line Overdrive)”的第16/290,398号美国申请的优先权权益，前述美国申请以全文引用的方式并入本文中。
技术领域
本申请涉及存储器装置，且具体地，涉及功能信号线过驱动。
背景技术
存储器装置是为主机系统(例如，计算机或其它电子装置)提供数据的电子存储装置的半导体电路。存储器装置可以是易失性或非易失性的。易失性存储器需要功率来维护数据，并且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)之类的装置。非易失性存储器可以在未供电时保留所存储数据，并且包含例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器之类的装置，电阻可变存储器例如是相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)或磁阻随机存取存储器(MRAM)等。
主机系统通常包含主机处理器、支持所述主机处理器的第一量的主存储器(例如，通常是易失性存储器，例如DRAM)，以及一或多个存储系统(例如，通常是非易失性存储器，例如快闪存储器)，其提供额外的存储以保留除主存储器之外或与主存储器不同的数据。
例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMC)等的存储系统可以包含存储器控制器和一或多个存储器装置，包含多个裸片或逻辑单元(LUN)。在某些实例中，每一裸片可以包含多个存储器阵列和其上的外围电路系统，例如裸片逻辑或裸片处理器。存储器控制器可以包含接口电路系统，其经配置以通过通信接口(例如，双向并行或串行通信接口)与主机(例如，主机处理器或接口电路系统)通信。存储器控制器可以从主机系统接收与存储器操作或指令相关联的命令或操作，例如在存储器装置与主机之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据或地址数据等)的读取或写入操作，从存储器装置擦除数据的擦除操作，执行驱动器管理操作(例如，数据迁移、垃圾收集、块注销)等。
发明内容
在一个方面，本申请涉及一种系统，其包括：包含多个信号线的存储器单元阵列，每一信号线经配置以响应于所述相应信号线的偏置条件而提供对一组存储器单元的存取；以及补偿电路，其经配置以向所述多个信号线中的每一者提供相应偏置信号，根据功能补偿曲线，每一相应偏置信号具有大于目标电压达所选增量并持续所选过驱动周期的过驱动电压，其中所述功能补偿曲线包括所述所选增量或所述所选过驱动周期中的一者跨所述多个信号线的所存储分布，以补偿跨所述信号线的电参数变化。
在另一方面，本申请涉及一种方法，其包括：使用补偿电路向存储器单元阵列的多个信号线的第一信号线提供相应偏置信号以响应于所述第一信号线的偏置条件存取一组存储器单元，根据功能补偿曲线，所述偏置信号具有大于目标电压达所选增量并持续所选过驱动周期的过驱动电压，其中所述功能补偿曲线包括所述所选增量或所述所选过驱动周期中的一者跨所述多个信号线的分布，以补偿跨所述多个信号线的电参数变化。
在另一方面，本申请涉及一种系统，其包括：包含多个信号线的存储器单元阵列，每一信号线经配置以响应于所述相应信号线的偏置条件而提供对一组存储器单元的存取；以及补偿电路，其经配置以向所述多个信号线中的每一者提供相应偏置信号，每一相应偏置信号具有大于目标电压达所选增量并持续所选过驱动周期的过驱动电压，这是根据所述所选增量或所述所选过驱动周期中的一者跨所述多个信号线的所存储分布，以补偿跨所述信号线的电参数变化。
附图说明
在不一定按比例绘制的附图中，相似标号可以在不同视图中描述类似组件。具有不同字母后缀的相似标号可以表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所论述的各种实施例。
图1示出包含主机和存储系统的实例主机系统。
图2示出实例3D NAND架构半导体存储器阵列，其包含堆叠在源极线与M个位线之间的N个字线以及第一和第二选择栅极。
图3示出具有时间常数的实例分布式RC线，所述时间常数表征为分布式RC线的电阻和电容的乘积。
图4示出存在和不存在过驱动情况下的信号线的实例稳定时间。
图5示出存储器阵列中的堆叠字线的归一化过驱动周期与过驱动系数之间的实例关系。
图6示出包含跨多个存储器阵列的多个字线的调节值的实例补偿曲线。
图7-9示出使用不同补偿技术确定的实例功能补偿曲线。
图10示出用于补偿跨存储器阵列的多个信号线的电参数变化的实例方法。
图11示出3D NAND架构半导体存储器阵列的实例示意图。
图12示出存储器模块的实例框图。
图13示出可以在其上执行本文讨论的任何一或多种技术的实例机器的框图。
具体实施方式
例如字线或位线之类的信号线通常例如使用一或多个驱动器电路而被偏置到目标条件(例如，目标电压)，以执行某些存储器操作(例如，读取操作、写入操作等)。信号线可以在一段时间内偏置到目标条件以上，以减少信号线达到目标条件的稳定时间(例如，信号线的电压达到目标条件的延迟)，例如Tabriz等人共同转让的标题为“用于偏置信号线的设备、电路和方法(Apparatuses,Circuits,and Methods for Biasing Signal Lines)”的第9,646,662号美国专利中所公开的，所述美国专利以全文引用的方式并入本文，包含其关于减小存储器阵列的信号线上偏置电压的传播延迟的公开内容。在其它实例中，信号线可以被欠偏置到目标条件，例如从第一目标条件偏置到第二较低目标条件。
本发明的发明人已经认识到尤其使用功能信号线过驱动(例如，或欠驱动)来减小跨存储器阵列的性能变化(例如跨存储器阵列的信号线的稳定时间变化)以进一步改进存储器阵列和存储器系统的性能的系统、设备和方法。例如，代替为存储器阵列(或存储器单元阵列)或存储器系统的每一信号线确定或存储特定的过驱动值(例如，过驱动系数、过驱动周期等)，可以确定或存储各个值的功能表示。信号线可以包含字线、位线，或存储器装置的一或多个其它信号线。尽管本文中针对字线进行了描述，但是此类装置和技术可以应用于存储器系统的其它信号线，例如位线等。
本文公开了用以补偿跨存储器阵列的多个信号线(例如，字线)的一或多个电参数变化的装置和技术。在实例中，补偿电路可以向所述多个信号线中的第一者提供偏置信号，根据功能补偿曲线，所述偏置信号的幅度大于目标条件的幅度达过驱动系数并持续过驱动周期。在实例中，可以针对存储器阵列、存储器系统、特定类型的存储器阵列和系统或一组信号线确定功能补偿曲线。可以结合存储器阵列的一或多个所确定电参数(例如电阻(R)(例如，RMAX、RMIN等)、电容(C)(例如，CMAX、CMIN等))或一或多个电参数使用功能补偿曲线来确定特定存储器阵列的特定信号线的过驱动值。在实例中，根据跨存储器阵列的多个信号线的电参数变化，功能补偿曲线可以用于固定第一过驱动参数，例如过驱动系数或过驱动周期中的第一者，并且创建第二过驱动参数的分布，例如过驱动系数或过驱动周期中的第二者。在其它实例中，功能补偿曲线可以包含多个过驱动参数(例如，过驱动系数、过驱动周期等)。在实例中，固定参数可以被存储为补偿或功能补偿曲线的一部分，或者被存储为补偿或功能补偿曲线之外的其它处。由于一或多个可变参数的值取决于固定值，因此即使在固定参数未与一或多个可变参数一起直接存储的情况下，在某些实例中，固定参数仍可以被视为补偿或功能补偿曲线的一部分。
软件(例如，程序)、指令、操作系统(OS)和其它数据通常存储在存储系统上并由主存储器存取以供主机处理器使用。主存储器(例如，RAM)通常为比存储系统的大部分存储器(例如，非易失性，例如SSD、UFS、eMMC，等)快、昂贵且类型不同的存储器装置(例如，易失性)。除了主存储器之外，主机系统还可以包含不同层级的易失性存储器，例如静态存储器(例如，高速缓存，常常是SRAM)的群组，其常常比主存储器快，在某些实例中经配置以按接近于或超出主机处理器的速度的速度操作，但密度比主存储器低且成本比主存储器高。在其它实例中，可以取决于所需主机系统性能、大小、复杂性或成本而使用更多或更少层级或数量的主存储器或静态存储器。
图1示出实例系统(例如，主机系统)100，其包含经配置以通过通信接口(I/F)115(例如，双向并行或串行通信接口)进行通信的主机105和存储系统110。主机105可以包含主机处理器106(例如主中央处理单元(CPU)或其它处理器或处理装置)或其它主机电路系统(例如存储器管理单元(MMU)、接口电路系统，等)。在某些实例中，主机105可以包含主存储器108(例如DRAM等)以及任选的静态存储器109，以支持主机处理器106的操作。
存储系统110可以包含固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置，或一或多个其它存储器装置。例如，如果存储系统110包含UFS装置，则通信接口115可以包含串行双向接口，例如在一或多个联合电子装置工程委员会(JEDEC)标准(例如，JEDEC标准D223D(JESD223D)，通常称为JEDEC UFS主机控制器接口(UFSHCI)3.0等)中定义的。在另一实例中，如果存储系统110包含eMMC装置，则通信接口115可以包含多个并行双向数据线(例如，DAT[7:0])和一或多个命令行，例如在一或多个JEDEC标准(例如，JEDEC标准D84-B51(JESD84-A51)，通常称为JEDEC eMMC标准5.1等)中定义的。在其它实例中，存储系统110可以包含一或多个其它存储器装置，或者通信接口115可以包含一或多个其它接口，这取决于主机105和存储系统110。
存储系统110可以包含存储器控制器111和非易失性存储器112。在实例中，非易失性存储器112可以包含多个存储器装置(例如裸片或LUN)，例如一或多个快闪存储器装置等，所述多个存储器装置各自包含在其上的外围电路系统且由存储器控制器111控制。快闪存储器装置通常包含一或多组单晶体管、浮动栅极存储器单元。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构。存储器阵列中的存储器单元通常布置成矩阵。阵列的一行中的每一存储器单元的栅极耦合到存取线(例如字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如位线)。在NAND架构中，阵列的一列中的每一存储器单元的漏极在源极线与位线之间以源极到漏极的方式串联耦合在一起。
在三维(3D)架构半导体存储器装置技术中，可以堆叠竖直浮动栅极或电荷捕获存储结构，从而增加存储器装置中的层数、物理页以及相应的存储器单元的密度。NOR、NAND、3D交叉点、HRAM、MRAM或一或多个其它架构半导体存储器阵列中的每一存储器单元可以单独地或共同地编程为一或多个编程状态。单级单元(SLC)可以在两个编程状态(例如，1或0)之一中表示每单元一个数据位。多级单元(MLC)可以在多个编程状态(例如，2n，其中n是数据的位数)中表示每单元两个或更多个数据位。在某些实例中，MLC可以指能在4个编程状态之一中存储两个数据位的存储器单元。三级单元(TLC)可以在8个编程状态之一中表示每单元三个数据位。四级单元(QLC)可以在16个编程状态之一中表示每单元四个数据位。在其它实例中，MLC可以指每单元能存储多于一个数据位的任何存储器单元，包含TLC和QLC，等。
非易失性存储器112(例如，3D NAND架构半导体存储器阵列)可以包含布置成例如多个装置、平面、块或物理页的多个存储器单元。作为一个实例，TLC存储器装置可以包含每页18,592字节(B)的数据、每块1536个页、每平面548个块及每装置4个平面。作为另一实例，MLC存储器装置可以包含每页18,592字节(B)的数据、每块1424个页、每平面548个块和每装置4个平面，但其中所需写入时间的一半和编程/擦除(P/E)循环的两倍为对应TLC存储器装置。其它实例可以包含其它数目或布置。
存储器控制器111可以从主机105接收指令，并且可以与非易失性存储器112通信，以便将数据传送到(例如，写入或擦除)非易失性存储器112的一或多个存储器单元或者从所述非易失性存储器的一或多个存储器单元传送(例如，读取)数据。存储器控制器111可以包含尤其专用集成电路(ASIC)、现场可编程门阵列(FPGA)或一或多个其它处理电路或固件，例如多个组件或集成电路。例如，存储器控制器111可以包含一或多个存储器控制单元、电路或组件，所述一或多个存储器控制单元、电路或组件经配置以控制跨存储器阵列的存取且经配置以在主机105与存储系统110之间提供转换层。
在操作中，在基于NAND的存储装置的实例中，数据通常以“页”的形式写入到存储系统110或从所述存储系统读取，且以“块”的形式擦除。然而，根据需要，可以对更大或更小组存储器单元执行一或多个存储器操作(例如，读取、写入、擦除等)。例如，可以在数据迁移或垃圾收集期间收集来自卸载单元的标记数据的部分更新，以确保其被有效地重写。NAND存储器装置的数据传送大小通常称为页，而主机的数据传送大小通常称为扇区。尽管数据页可以包含多个字节的用户数据(例如，包含多个数据扇区的数据有效负载)及其对应的元数据，但是页的大小通常仅指用于存储用户数据的字节数。作为实例，具有4KB的页大小的数据页可以包含4KB的用户数据(例如采用512B的扇区大小的8个扇区)以及对应于用户数据的多个字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如错误检测或校正代码数据)、地址数据(例如逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列可以提供可读取、写入及擦除数据的不同大小的单元，且在某些实例中，可能需要与其相关联的不同量的元数据。例如，不同存储器装置类型可以具有不同位错误率，其可导致必需要不同量的元数据来确保数据页的完整性(例如，具有较高位错误率的存储器装置可能比具有较低位错误率的存储器装置需要更多字节的错误校正码数据)。作为实例，MLC NAND快闪装置可能具有比对应SLC NAND快闪装置更高的位错误率，并且因此，可能需要比对应SLC装置更多的字节用于错误数据。
存储系统110可以包含补偿电路系统113，例如补偿电路、驱动器电路或一或多个其它电路，其经配置以偏置存储器阵列(例如，非易失性存储器112的存储器阵列)的信号线来提供功能信号线过驱动，以减小跨存储器阵列的性能变化，例如，跨存储器阵列的信号线(例如，字线等)的稳定时间变化。在某些实例中，补偿电路系统113的功能的至少一部分，例如确定或控制功能信号线过驱动的补偿曲线的应用等，可以在存储系统110的一或多个其它组件中实现，例如存储器控制器111、非易失性存储器112的一或多个电路或组件等，或在主机装置105的一或多个组件中实现，例如主机处理器106等。补偿电路系统113可以控制驱动器电路，例如行或列解码器的驱动器等，以向信号线提供功能信号线过驱动。
图2示出实例3D NAND架构半导体存储器阵列200，其包含堆叠在源极线204与M个位线205之间的N个字线201以及第一选择栅极202和第二选择栅极203。多个柱延伸穿过字线201以创建存储器单元。由于工艺(例如，侧部和蚀刻效果)，柱直径可能是不规则的(例如，在多个柱之间不规则、每一柱延伸穿过堆叠的字线201时不规则，等)。此外，每一字线可以变化(例如，在大小上、在表面变化上，等)。因此，每一字线的电参数(例如，电阻、电容，等)可以相对于堆叠变化，从而影响存储器单元的性能。尽管在本文中被示为5个字线和7个位线，但存储器阵列常常具有大量的字线和位线(例如，64、92、128等)。位线的电参数也可以变化；然而，此类变化常常小于字线中所见的变化。
图3示出具有时间常数的实例分布式RC线300，所述时间常数表征为分布式RC线300的电阻(R)和电容(C)的乘积。分布式RC线300的时间常数与分布式RC线300的传播延迟成正比。
存储器阵列的每一字线可以被示为具有跨存储器阵列变化的相应电参数的分布式RC线。随着字线的电参数变化，跨存储器阵列的字线的传播延迟也变化。为了解决存储器阵列中或跨存储系统的这种变化，通常假定最大传播延迟，从而限制了存储器阵列或存储系统的性能。
为了改进存储器阵列性能，可以将信号线(例如，字线、位线等)偏置在高于信号线的最终目标(KOD*VTARGET)的电压处持续有限的过驱动周期(TOD)，以减少信号线的稳定时间。
图4示出存在和不存在过驱动情况下的信号线的实例稳定时间。在执行某些存储器操作(例如，读取操作、写入操作等)之前，信号线通常被偏置到目标条件(例如，目标电压(VTARGET)401、目标电流等)。当施加目标电压(VTARGET)401时，所得电压在第一时间段后建立在接近目标电压(VTARGET)401的信号线(VSL W/O OD)402上。目标条件可以包含存储器阵列或存储器装置的信号线上的读取偏置阈值、写入偏置阈值或一或多个其它阈值条件中的至少一者。当在过驱动周期(TOD)405施加超过目标电压例如达所选增量(例如，过驱动系数(KOD)的过驱动电压(VOD)403时，所得电压比第一时间段更快地建立在接近目标电压(VTARGET)401的信号线(VSL W/OD)404上。
图5示出存储器阵列中的堆叠字线的归一化过驱动周期(T'OD)与过驱动系数(KOD)之间的实例关系500。归一化过驱动周期(T'OD)是通过字线的电参数(T'OD＝TOD/RC)归一化的过驱动周期(TOD)；因此，这种关系对于一组存储系统或存储器装置上的任何工艺或制造商均有效。
本发明的发明人已经认识到，对于最小传播时间，过驱动周期(TOD)与过驱动系数(KOD)之间的关系可以根据字线的电参数(例如，电阻、电容等)来实现，本文中将字线称为最小稳定线(T'OD(KOD))501。即使对于具有不同电参数(例如由于工艺、位置等原因)的字线，也为每一字线应用一组特定的TOD/KOD值，这可以跨所有字线实现相同(或相似)的传播延迟。代替为字线上的最坏情况或变化做准备，可以跨字线实现可配置的或最小的传播延迟或稳定时间，从而改进或提供存储器阵列上的可配置的等待时间或操作速度。
例如，如果KOD＝B，则T'OD＝A，并且TOD可以设置为A*RC，以实现字线上的最小稳定时间，而与工艺或制造无关。当存储器阵列上的字线具有在RMIN与RMAX之间的电阻分布时，所有电阻可以通过除以RMIN归一化，并且将大于1且小于RMAX/RMIN。
在实例中，可以假设存储器阵列中的字线具有恒定的电容(C)。如果将KOD固定为B，则对于具有R＝RMIN的字线，TOD＝A*RC是最佳TOD。对于具有R＝RMAX的字线，TOD(RMAX)＝TOD(RMIN)*(RMAX/RMIN)。因此，可以使用归一化的R值来线性调整TOD。在其它实例中，存储器阵列中的字线可以具有变化的电容(C)。因而，可以使用归一化的C值TOD*(RMAX/RMIN)*(CMAX/CMIN)来线性调整TOD。在其它实例中，电阻或电容分布对于存储器阵列的字线上的相同的最小化稳定时间可以转换为固定KOD处的TOD分布，或者对于存储器阵列的字线上的相同的最小化稳定时间可以转换为固定的TOD处的KOD分布。
本发明的发明人还进一步认识到尤其稳定时间在TOD和KOD值的范围内不是线性的。在最小稳定线(T'OD(KOD))501处，稳定时间可以减少例如多达60％或更多。在最小稳定线(T'OD(KOD))501周围的稳定时间导数比远离所述最小稳定线处更高。此外，在最小稳定线(T'OD(KOD))501下方的第一区域502中的稳定时间比在最小稳定线(T'OD(KOD))501上方的区域中的稳定时间更短。例如，第一区域502中的稳定时间可以减少0％到40％之间。然而，在最小稳定线(T'OD(KOD))501上方的区域中，与根本没有施加过驱动相比，在第二区域503中稳定时间可能增加多达40％，或在第三区域504中稳定时间可能增加多达60％或更多。过多的过驱动、电压或时间可能是不利的。给定字线的一组RC参数的不正确的KOD/TOD对可能导致增加稳定时间。例如使用补偿电路将适当的KOD/TOD对应用于给定的字线可以带来明显的益处。
图6示出包含跨多个存储器阵列的多个字线(例如，字线WL00-WL50等)的调节值的实例补偿曲线600(例如，箱须图)。可以选择调节值来补偿字线上的变化的电参数(例如，R、C，R和C的组合等)，并且在某些实例中，例如通过控制驱动器电路的参数(例如，过驱动电压、过驱动时间等)以减少稳定时间或跨存储器阵列的一或多个其它参数(例如，过驱动时间或电压变化等)，可以控制每一字线的KOD或TOD参数中的一或多者。尽管在本文中被示为具有100个可选的调节值，但是在其它实例中，可以使用一或多个其它数量的调节值，或可以确定可变的调节值并将其应用于每一字线。调节值可经配置以控制驱动器电路的可选或可控制的输出或例如从第一过驱动电压到目标条件的过渡时间。在其它实例中，调节值可经配置以控制一或多个其它偏置信号，例如电压、电流等。
在某些实例中，可以确定一对KOD/TOD参数并将其分配给每一字线，以便使存储器阵列上的稳定时间最小化。在其它实例中，可以跨存储器系统中的一或多个存储器阵列固定KOD/TOD对中的第一者(例如，TOD)，并且可以确定KOD/TOD对中的第二者(例如，KOD)并将其分配给每一字线。然而，给定存储器系统中字线的数量，要存储在所述存储器系统的静态存储器上或其它地方(例如，在主机上等)的信息量可能很大。因此，当测量或确定每一字线的电参数以确定每一字线的调节时，为每一字线确定和分配单独的参数可能会禁止存储并且是资源/时间密集的。例如，如果KOD是固定的，并且TOD具有8位分辨率，则存储TOD信息所需的位数可以是8位*#WL，其中#WL是字线的数量。
为了减少确定和应用补偿信息(例如，电参数、KOD/TOD参数、调节值等)所需的存储量和时间，可以结合固定KOD或TOD中的一者或与固定KOD或TOD中的一者分开地使用多种补偿技术来确定算法函数。
图7-9示出使用不同补偿技术确定的考虑存储器装置的字线之间的变化的实例功能补偿曲线700、800、900。在实例中，可以例如使用来自图5的最小稳定线(T'OD(KOD))信息来固定KOD或TOD中的一者，因此只需要存储KOD或TOD中的仅一者。例如，在下文的图7-9的描述中，假设固定KOD并且存储TOD。然而，在其它实例中，可以固定TOD并存储KOD，或者可以同时存储TOD和KOD。
图7示出使用线性补偿技术来存储TOD的功能补偿曲线700的实例分段701。在实例中，TOD＝A+B*(WLINDEX)，其中0<INDEX<N，其中A和B是定义线性技术701的行的变量，并且N是存储器装置中字线的总数。这种技术所需的存储空间可以包含变量A和B的分辨率之和。例如，如果A和B各自为8位，则所需的存储可以是16位。
图8示出使用分段线性补偿技术来存储TOD的功能补偿曲线800的实例第一、第二、第三和第四分段801A-801D。在实例中，TOD＝A+B*(WLINDEX)，其中0<INDEX<N*i，其中A和B是定义分段线性补偿技术的行的变量，N是存储器装置中字线的总数，并且i是分段数量(在此实例中为4)。这种技术所需的存储空间可以包含变量A和B的分辨率之和乘以分段数量。例如，如果A和B各自为8位，并且有4个分段，则所需的存储空间可以是16*4位，即64位。为了节省存储空间，分段数量应小于字线数量除以2。
图9示出使用分段多项式补偿技术来存储TOD的功能补偿曲线900的实例第一分段901A和第二分段901B。在实例中，TOD＝an+an-1*(WLINDEX)n-1+…+an-1*(WLINDEX)n，其中0<INDEX<N*i，其中N是存储器中字线的总数，i是分段数量(在此实例中为2)，并且n是多项式的次数(在此实例中为4)。这种技术所需的存储空间可以包含变量a的分辨率之和乘以分段数量再乘以多项式的次数所需的变量数量(例如，多项式的次数+1)。例如，如果a的分辨率为8位，并且有两个分段4次多项式，则所需的存储空间可以是8*5*2位，即80位。分段越少，多项式次数越高。例如，对于2次多项式，分段数量应小于字线数除以3。
在其它实例中，可以使用分段常数补偿技术或一或多种其它技术来存储TOD。分段常数补偿技术可能需要将代表常数的变量的分辨率之和乘以分段数量。其它技术可能需要其它位数。在某些实例中，可以组合多种补偿技术以覆盖功能补偿曲线，例如在不同分段中使用不同的补偿技术以减少覆盖功能补偿曲线所需的存储空间。例如，对于图9所示的第一分段901A和第二分段901B，可以使用线性技术来描述第一分段901A，并且使用多项式补偿技术来描述第二分段901B。
在实践中，为每一存储器阵列的或每一存储器装置中的每一字线单独确定功能补偿曲线的特定值(例如，调节值等)可能是不实际的。在某些实例中，可以确定功能补偿曲线，以针对一种类型的存储器阵列或存储器装置而不是针对跨多个存储器阵列或存储器装置的各个变化补偿给定字线的电参数(例如，R、C、其组合等)的分布的平均值。在实例中，补偿器可以针对对于字线电参数和变化的系统工艺影响，而不是针对对于特定存储器阵列或存储器装置的特定随机影响。
此外，当对于分段、分段数量、或存储器阵列、存储器装置的所有字线、或功能补偿曲线，RMAX/RMIN>>1时，补偿会更有效。这种补偿可以降低存储器装置制造和工艺的成本，因为如果可以以其它方式补偿工艺控制技术，则可以避免使用昂贵的工艺控制技术来限制字线电参数的大幅变化。在某些实例中，从补偿的角度来看，跨存储器阵列或存储器装置的电参数的一致变化(例如，变化特性)比特定装置中的变化幅度(例如，变化敏感性)更有利。因此，使用这种补偿技术可以减少设计、工艺和制造时间，并且缩短高性能存储器装置的上市时间。
图10示出用于补偿跨存储器阵列的多个信号线(例如，字线)的电参数(例如，R、C，R和C两者等)变化的实例方法1000。在某些实例中，例如使用存储器系统、主机系统或外部系统或工艺的补偿电路或一或多个组件，可以确定过驱动电压(例如，目标条件(例如，目标电压(VTARGET))与过驱动系数(KOD)的乘积VOD)与过驱动周期之间的关系。可以根据信号线的电参数使用确定的关系来优化传播和稳定时间。
在1001，例如使用补偿电路等来确定存储器阵列的物理参数的分布。在实例中，可以确定跨存储器阵列的电阻分布，例如跨存储器阵列的信号线的RMAX和RMIN等。在其它示例中，可以确定不同信号线的选择值，并且可以使用所确定的值来推断分布。在其它实例中，可以确定一或多个其它参数，例如电容等。在某些实例中，可以接收分布的指示，并且可以使用接收到的指示来确定分布的一或多个分量或参数。在其它实例中，可以例如从一或多个其它电路或工艺接收分布。
在1002，例如使用补偿电路来确定存储器阵列的功能补偿曲线。在实例中，可以使用过驱动周期(TOD)和过驱动系数(KOD)之间的关系来确定功能补偿曲线。在其它实例中，确定功能补偿曲线可以包含确定特定存储器阵列或存储系统或一种类型的存储器阵列、系统或装置的过驱动周期与过驱动系数之间的关系。一旦确定了过驱动周期与过驱动系数之间的关系，就可以例如通过根据存储器阵列的电参数(例如存储器阵列的一或多个信号线(例如，字线)的电参数)将过驱动系数或过驱动周期中的第一者设置为常数并确定过驱动系数或过驱动周期中的第二者的范围来确定存储器阵列的功能补偿曲线。
在实例中，电参数可以包含存储器阵列的电阻(R)、电容(C)或一或多个其它电参数，包含存储器单元阵列的一或多个信号线的电阻或电容。取决于所需的存储参数和性能，可以确定跨存储器单元阵列的一或多个信号线的电参数。在实例中，可以确定跨存储器阵列的电阻分布，例如跨信号线的RMAX和RMIN值。在其它实例中，可以确定存储器阵列的所选数量的信号线的电参数，并且可以使用那些确定的选择值来确定功能补偿曲线。
例如，对于图6中的功能补偿曲线，如果假设恒定的电容，则信号线的电阻变化将驱动功能补偿曲线的形状。如果形状已知，则可以根据所需的补偿技术来测量所选数量的电阻，以确定总体功能补偿曲线。例如，如果期望具有单个分段的线性补偿技术，则可以测量第一字线和最小字线的电阻以确定功能补偿曲线。在其它实例中，可以测量更多或其它字线的电参数以确定功能补偿曲线。
在1003，可以根据功能补偿曲线，例如通过行解码器或列解码器的偏置电路，将偏置信号提供给存储器阵列的信号线。在实例中，偏置电路可以是行解码器的组件，并且信号线可以包括字线。在某些实例中，功能补偿曲线可以由补偿电路确定并且存储在存储器中，例如存储器系统的只读存储器或一或多个其它存储器阵列或装置。补偿电路可以控制将偏置信号和偏置信号参数(例如，过驱动系数、过驱动周期等)施加到信号线。
图11示出3D NAND架构半导体存储器阵列1100的实例示意图，所述存储器阵列包含以块(例如，块A 1101A、块B1101B等)和子块(例如，子块A0 1101A0、子块An1101An、子块B01101B0、子块Bn 1101Bn等)组织的多个存储器单元串(例如，第一到第三A0存储器串1105A0-1107A0，第一到第三An存储器串1105An-1107An，第一到第三B0存储器串1105B0-1107B0，第一到第三Bn存储器串1105Bn-1107Bn等)。存储器阵列1100表示在存储器装置的块、装置或其它单元中通常将找到的较多量的相似结构的一部分。
每一存储器单元串包含若干层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷捕集结构等)，所述电荷存储晶体管在Z方向上以源极到漏极方式堆叠于源极线(SRC)1135或源极侧选择栅极(SGS)(例如，第一到第三A0 SGS 1131A0-1133A0、第一到第三AnSGS1131An-1133An、第一到第三B0 SGS 1131B0-1133B0、第一到第三Bn SGS 1131Bn-1133Bn等)与漏极侧选择栅极(SGD)(例如，第一到第三A0 SGD 1126A0-1128A0、第一到第三An SGD1126An-1128An、第一到第三B0 SGD 1126B0-1128B0、第一到第三Bn SGD1126Bn-1128Bn等)之间。3D存储器阵列中的每一存储器单元串可以沿X方向布置为数据线(例如，位线(BL)BL0-BL6 1120-1122)，并且沿Y方向布置为物理页。
在物理页内，每一层表示一行存储器单元，且每一存储器单元串表示列。子块可以包含一或多个物理页。块可以包含多个子块(或物理页)(例如，128、256、384等)。虽然本文中示出为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，且每串具有8层存储器单元，但在其它实例中，存储器阵列1100可以包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层。例如，每一存储器单元串按需要可以包含更多或更少层(例如，16、32、64、128等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的半导体材料的一或多个额外层。作为实例，48GB TLC NAND存储器装置可以包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548个块，以及每装置4个或更多个平面。
存储器阵列1100中的每一存储器单元包含耦合到(例如，电耦合到或另外以操作方式连接到)存取线(例如，字线(WL)WL00-WL70 1110A-1117A、WL01-WL71 1110B-1117B等)的控制栅极(CG)，所述存取线按需要跨越特定层或层的一部分共同地耦合控制栅极(CG)。可以使用各个存取线来存取或控制3D存储器阵列中的特定层且因此串中的特定存储器单元。可以使用各种选择线存取多组选择栅极。例如，可以使用A0 SGD线SGDA01125A0存取第一到第三A0 SGD 1126A0-1128A0，可以使用An SGD线SGDAn 1125An存取第一到第三An SGD1126An-1128An，可以使用B0 SGD线SGDB0 1125B0存取第一到第三B0 SGD 1126B0-1128B0，且可以使用Bn SGD线SGDBn 1125Bn存取第一到第三Bn SGD 1126Bn-1128Bn。可以使用栅极选择线SGS0 1130A存取第一到第三A0 SGS1131A0-1133A0和第一到第三An SGS 1131An-1133An，并且可以使用栅极选择线SGS11130B存取第一到第三B0 SGS 1131B0-1133B0和第一到第三BnSGS 1131Bn-1133Bn。
在实例中，存储器阵列1100可以包含多个层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应层的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。可以使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层的特定存储器单元。
在NAND架构半导体存储器阵列中，可以通过感测与含有所选存储器单元的特定数据线相关联的电流或电压变化来存取所选存储器单元的状态。可以使用一或多个驱动器电路(例如，由控制电路、一或多个处理器、数字逻辑等)存取存储器阵列1100。在实例中，一或多个驱动器电路可以通过将特定电位驱动到一或多个数据线(例如，位线BL0-BL2)、存取线(例如，字线WL0-WL7)或选择栅极来启动特定存储器单元或存储器单元组，这取决于需要对特定存储器单元或存储器单元组执行的操作的类型。
为了将数据编程或写入存储器单元，可以将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到所选字线(例如，WL40)，并且因此施加到耦合到所选字线的每一存储器单元的控制栅极。编程脉冲可以例如在15V处或附近开始，并且在某些实例中，可以在每一编程脉冲施加期间增加幅度。当将编程电压施加到所选字线时，可以将例如地电位(例如，Vss)的电位施加到数据线(例如，位线)和以编程为目标的存储器单元的衬底(以及因此源极与漏极之间的通道)，导致从通道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或福勒-诺德海姆(FN)隧穿等)。
相比之下，可以将传递电压(Vpass)施加到具有并不以编程为目标的存储器单元的一或多个字线，或者可以将禁止电压(例如，Vcc)施加到具有并不以编程为目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从通道传送到这些非目标存储器单元的浮动栅极。传递电压可以例如取决于施加的传递电压与以编程为目标的字线的接近度而变化。禁止电压可以包含电源电压(Vcc)，例如，相对于地电位(例如，Vss)来自外部源或电源(例如，电池、AC-DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线，例如WL40，则可以将10V的传递电压施加到一或多个其它字线，例如WL30、WL50等，用于禁止非目标存储器单元的编程，或者保留存储在此类并不以编程为目标的存储器单元上的值。随着施加的编程电压与非目标存储器单元之间的距离增加，制止对非目标存储器单元进行编程所需的传递电压可减小。例如，在将15V的编程电压施加到WL40的情况下，可以将10V的传递电压施加到WL30和WL50，可以将8V的传递电压施加到WL20和WL60，可以将7V的传递电压施加到WL10和WL70等。在其它实例中，传递电压或字线的数量等可以更高或更低、或更大或更小。
感测放大器可以耦合到数据线中的一或多者(例如，第一、第二或第三位线(BL0-BL2)1120-1122)，可以通过感测特定数据线上的电压或电流而检测各个数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可以执行验证操作以确定所选存储器单元是否已达到其预期经编程状态。如果所选存储器单元已达到其预期经编程状态，则可以禁止其进一步编程。如果所选存储器单元尚未达到其预期经编程状态，则可以施加额外编程脉冲。如果在特定数量的编程脉冲(例如，最大数量)之后所选存储器单元尚未达到其预期经编程状态，则可以将所选存储器单元或与此类所选存储器单元相关联的串、块或页标记为有缺陷。
为了擦除存储器单元或一组存储器单元(例如，擦除通常以块或子块执行)，可以(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到以擦除为目标的存储器单元的衬底(以及因此源极与漏极之间的通道)，同时目标存储器单元的字线保持在例如地电位(例如，Vss)的电位，从而导致从目标存储器单元的浮动栅极到通道的电荷转移(例如，直接注入或福勒-诺德海姆(FN)隧穿等)。
图12示出存储器装置1200的实例框图，其包含具有多个存储器单元1204的存储器阵列1202，以及提供与存储器阵列1202的通信或对所述存储器阵列执行一或多个存储器操作的一或多个电路或组件。尽管示出为具有单个存储器阵列1202，但在其它实例中，本文中可以包含一或多个额外存储器阵列、裸片或LUN。在某些实例中，在具有数个裸片或LUN的存储系统中，存储器装置1200可以表示每一裸片或LUN的电路和组件的框图。存储器装置1200可以包含行解码器1212、列解码器1214、感测放大器1220、页缓冲器1222、选择器1224、输入/输出(I/O)电路1226、存储器控制单元1230以及一或多个驱动器电路，所述一或多个驱动器电路经配置以向一或多个信号线(例如，一或多个存取线1206、一或多个数据线1210等)提供偏置信号。在实例中，行解码器1212和列解码器1214可以包含一或多个驱动器电路。
存储器阵列1202的存储器单元1204可以以块布置，例如第一块1202A和第二块1202B。每一块可以包含子块。例如，第一块1202A可以包含第一子块1202A0和第二子块1202An，并且第二块1202B可以包含第一子块1202B0和第二子块1202Bn。每一子块可以包含多个物理页，每一页包含多个存储器单元1204。尽管在本文中被示为具有两个块，每一块具有两个子块，并且每一子块具有多个存储器单元1204，但是在其它实例中，存储器阵列1202可以包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元1204可以以多个行、列、页、子块、块等布置，并使用例如存取线1206，第一数据线1210或一或多个选择栅极、源极线等进行存取。
存储器控制单元1230可以根据在控制线1232上接收到的一或多个信号或指令来控制存储器装置1200的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线1216上接收到的地址信号(A0-AX)。在存储器装置1200外部的一或多个装置可以控制控制线1232上的控制信号或地址线1216上的地址信号的值。在存储器装置1200外部的装置的实例可以包含但不限于主机、存储器控制器、处理器或图12中未示出的一或多个电路或组件。
存储器装置1200可以使用存取线1206和第一数据线1210将数据传送(例如，写入或擦除)到存储器单元1204中的一或多个或从所述存储器单元中的一或多个传送(例如，读取)数据。行解码器1212和列解码器1214可以从地址线1216接收地址信号(A0到AX)并对其进行解码，可以确定将存取哪个存储器单元1204，并且可以向存取线1206(例如，多个字线(WL0-WLm)中的一或多个)或第一数据线1210(例如，多个位线(BL0-BLn)中的一或多个)中的一或多个提供信号，如上所述。
存储器装置1200可以包含如感测放大器1220的感测电路系统，其配置成使用第一数据线1210来确定(例如，读取)存储器单元1204上的数据的值，或确定待写入到所述存储器单元的数据的值。例如，在所选串存储器单元1204中，响应于在存储器阵列1202中流动通过所选串至数据线1210的读取电流，一或多个感测放大器1220可以读取所选存储器单元1204中的逻辑电平。
在存储器装置1200外部的一或多个装置可以使用I/O线(DQ0-DQN)1208、地址线1216(A0-AX)或控制线1232与存储器装置1200通信。输出(I/O)电路1226可以例如根据控制线1232和地址线1216，使用I/O线1208将数据值传入或传出存储器装置1200，例如传入或传出页缓冲器1222或存储器阵列1202。页缓冲器1222可以在数据被编程到存储器阵列1202的相关部分中之前存储从存储器装置1200外部的一或多个装置接收的数据，或者可以在将数据传输到存储器装置1200外部的一或多个装置之前存储从存储器阵列1202中读取的数据。
列解码器1214可以接收地址信号(A0-AX)并将其解码为一或多个列选择信号(CSEL1-CSELn)。选择器1224(例如，选择电路)可以接收列选择信号(CSEL1-CSELn)，并且在页缓冲器1222中选择表示要从存储器单元1204读取或要编程到所述存储器单元中的数据的值的数据。可以使用第二数据线1218在页缓冲器1222与I/O电路1226之间传送所选数据。
存储器控制单元1230可以从外部源或电源(例如，内部或外部电池、AC到DC转换器等)接收正和负电源信号，例如电源电压(Vcc)1234和负电源(Vss)1236(例如，地电位)。在某些实例中，存储器控制单元1230可以包含调节器1228以在内部提供正或负电源信号。
图13示出可以在其上执行本文讨论的任何一或多种技术(例如，方法)的实例机器1300的框图，例如使用由NVDIMM的存储器控制器实施的定时器触发存储器装置(例如，NVDIMM)中的CSAVE操作。在替代实施例中，机器1300可以用作独立装置或可以连接(例如，联网)到其它机器。在联网部署中，机器1300可以在服务器-客户端网络环境中作为服务器机器、客户端机器或两者操作。在实例中，机器1300可以充当对等式(P2P)(或其它分布式)网络环境中的对等式机器。机器1300可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅示为单一机器，但术语“机器”也将被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任何一个或多种(例如，云计算、软体即服务(SaaS)、其它计算机集群配置)的任何机器集合。
如本文中所描述，实例可以包含逻辑、组件、装置、封装或机制，或者可以通过逻辑、组件、装置、封装或机制操作。电路系统是在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路系统成员可以随时间推移和基础硬件变化而为灵活的。电路系统包含当操作时可单独或组合地执行特定任务的部件。在实例中，可以不可改变地设计电路系统的硬件以实行特定操作(例如，硬连线)。在实例中，电路系统的硬件可以包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体改变成导体，或反之亦然。指令使得参与的硬件(例如，执行单元或加载机制)能够经由可变连接产生硬件中的电路系统部件以当在操作中时实行特定任务的部分。因此，当装置操作时计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路中的多于一个部件中。例如，在操作时，执行单元可以在一个时间点用于第一电路系统的第一电路，并且由第一电路系统中的第二电路再使用，或在不同时间由第二电路系统中的第三电路再使用。
机器(例如，计算机系统)1300(例如，主机105、存储系统110等)可以包含硬件处理器1302(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核或其任何组合，例如存储控制器等)、主存储器1304和静态存储器1306，它们中的一些或全部可以通过互连(例如，总线)1330相互通信。机器1300可进一步包含显示单元、字母数字输入装置(例如，键盘)和用户界面(UI)导航装置(例如，鼠标)。在实例中，显示单元、输入装置和UI导航装置可以是触摸屏显示器。机器1300可以另外包含信号生成装置(例如，扬声器)、网络接口装置1308和一或多个传感器，例如全球定位系统(GPS)传感器、罗盘、加速度计或其它传感器。机器1300可以包含输出控制器，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
机器1300可以包含存储系统(例如，机器可读媒体)，其上存储体现本文中所描述的技术或功能中的任何一或多者或由本文中所描述的技术或功能中的任何一或多者使用的数据结构或指令1326(例如，软件)的一或多个集合。在机器1300执行指令1326的过程中，所述指令也可以全部或至少部分地驻留在主存储器1304内、静态存储器1306内或硬件处理器1302内。在实例中，硬件处理器1302、主存储器1304、静态存储器1306或存储系统1318的一个或任何组合可以构成机器可读媒体。术语“机器可读媒体”可以包含经配置以存储一或多个指令1326的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓存和服务器)。
术语“机器可读媒体”可以包含能够存储、编码或载送用于由机器1300执行且使机器1300执行本发明的技术中的任何一个或多个的指令，或能够存储、编码或载送由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可以包含固态存储器以及光学和磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的具体实例可以包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)或电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可移动盘；磁光碟；以及CD-ROM和DVD-ROM盘。
指令1326(例如，软件、程序、操作系统(OS)等)或其它数据被存储在存储系统1318上，可以由存储器1304存取以供处理器1302使用。存储器1304(例如，DRAM)通常是快速但易失性的，且因此是与存储系统1318(例如，SSD)不同类型的存储装置，其适合于长期存储，包含处于“关闭”状态时。用户或机器1300正在使用的指令1326或数据通常被加载到存储器1304中以供处理器1302使用。当存储器1304已满时，存储系统1318的虚拟空间可经分配以补充存储器1304；然而，由于存储系统1318装置通常比存储器1304慢，并且写入速度通常比读取速度慢至少两倍，因此使用虚拟存储器会由于存储器装置等待时间(相比于存储器1304，例如DRAM)而大大降低用户体验。此外，将存储系统1318用于虚拟存储器会大大减少存储系统1318的可用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如，LinuxTM内核特征“ZRAM”)使用存储器的一部分作为压缩块存储，以避免对存储系统1318的寻呼。寻呼在压缩块中发生直到有必要将此类数据写入到存储系统1318为止。虚拟存储器压缩增加了存储器1304的可用大小，同时减小了对存储系统1318的磨损。
针对移动电子装置或移动存储装置而优化的存储传统上包含MMC固态存储系统(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机的若干并行接口(例如，8位并行接口)，且常常是从主机可移除和分离的组件。相比之下，eMMCTM装置附接到电路板且视为主机的组件，其读取速度比得上基于串行ATATM(串行高级技术(AT)附接，或SATA)的SSD装置。然而，对移动装置性能的需求不断提高，例如完全启用虚拟或增强现实装置，利用不断增长的网络速度等。响应于此需求，存储系统已从并行通信接口转变为串行通信接口。包含控制器及固件的通用快闪存储(UFS)装置使用低电压信令接口(例如具有专用读取/写入路径的可扩展低电压信令(SLVS)接口)与主机通信，从而进一步增大读取/写入速度。
可以进一步利用多个传送协议中的任一者(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置1308使用传输媒体在通信网络1320上传输或接收指令1326。实例通信网络可以包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如，称为的电气电子工程师学会(IEEE)802.11系列标准、称为/>的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、同级间(P2P)网络，以及其它网络。在实例中，网络接口装置1308可以包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络1320。在实例中，网络接口装置1308可以包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者无线地通信。术语“传输媒体”应被认为包含能够存储、编码或载送用于由机器1300执行的指令的任何无形媒体，且包含有助于此类软件的通信的数字或模拟通信信号或其它无形媒体。
在实例1中，主题(例如，系统)可以包括：包含多个信号线(例如，字线、位线等)的存储器单元阵列，每一信号线经配置以响应于所述相应信号线的偏置条件而提供对多个存储器单元的存取；以及补偿电路，其经配置以向所述多个信号线中的第一者提供偏置信号，根据功能补偿曲线，所述偏置信号的幅度大于目标条件的幅度达过驱动系数并持续过驱动周期，其中所述功能补偿曲线包括所述过驱动系数或所述过驱动周期中的一者跨所述多个信号线的分布，以补偿跨所述多个信号线的电参数变化。
在实例2中，根据实例1所述的主题可以任选地经配置以使得所述功能补偿曲线包括：固定为常数值的所述过驱动系数或所述过驱动周期中的第一者；以及所述过驱动系数或所述过驱动周期中的第二者跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
在实例3中，根据实例1-2中的任何一或多个实例所述的主题可以任选地经配置以使得所述功能补偿曲线包括：固定的过驱动系数；以及所述过驱动周期跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
在实例4中，根据实例1-3中的任何一或多个实例所述的主题可以任选地经配置以使得所述功能补偿曲线包括：固定的过驱动周期；以及所述过驱动系数跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
在实例5中，根据实例1-4中的任何一或多个实例所述的主题可以任选地经配置以使得所述目标条件包括偏置阈值电压，所述偏置阈值电压经配置以在执行存储器操作之前被施加到第一信号线。
在实例6中，根据实例1-5中的任何一或多个实例所述的主题可以任选地经配置以使得所述功能补偿曲线包括使用以下至少之一跨所述多个信号线分布的多个调节值：线性函数；分段常数函数；分段线性函数；或分段多项式函数。
在实例7中，根据实例1-6中的任何一或多个实例所述的主题可以任选地经配置以使得所述补偿电路经配置以使用所述过驱动系数与所述过驱动周期之间的关系来确定所述存储器单元阵列的所述功能补偿曲线，以减少所述多个信号线上的所述目标条件的稳定时间。
在实例8中，根据实例1-7中的任何一或多个实例所述的主题可以任选地经配置以包括存储器装置，其中所述存储器装置包括根据第一制造商或工艺的非易失性存储器单元的多个阵列，其中为根据所述第一制造商或工艺的所述存储器装置确定所述功能补偿曲线。
在实例9中，根据实例1-8中的任何一或多个实例所述的主题可以任选地经配置以使得所述补偿电路经配置以使用所述过驱动系数与所述过驱动周期之间的关系以及所述存储器单元阵列的电特性来确定所述存储器单元阵列的所述功能补偿曲线。
在实例10中，根据实例1-9中的任何一或多个实例所述的主题可以任选地经配置以使得所述存储器单元阵列的所述电特性包括所述多个信号线中的至少一者的电阻或电容中的至少一者。
在实例11中，根据实例1-10中的任何一或多个实例所述的主题可以任选地经配置以使得所述存储器单元阵列的所述电特性包括跨所述多个信号线的电阻范围。
在实例12中，主题(例如，方法)可以包括：使用补偿电路向存储器单元阵列的多个信号线中的第一者提供偏置信号以响应于所述第一信号线的偏置条件存取多个存储器单元，根据功能补偿曲线，所述偏置信号的幅度大于目标条件的幅度达过驱动系数并持续过驱动周期，其中所述功能补偿曲线包括所述过驱动系数或所述过驱动周期中的一者跨所述多个信号线的分布，以补偿跨所述多个信号线的电参数变化。
在实例13中，根据实例12所述的主题可以任选地经配置以使得所述功能补偿曲线包括：固定为常数值的所述过驱动系数或所述过驱动周期中的第一者；以及所述过驱动系数或所述过驱动周期中的第二者跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化，其中所述目标条件包括偏置阈值电压，所述偏置阈值电压经配置以在执行存储器操作之前被施加到所述第一信号线。
在实例14中，根据实例12-13中的任何一或多个实例所述的主题可以任选地经配置以使得所述功能补偿曲线包括：固定的过驱动系数；以及所述过驱动周期跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
在实例15中，根据实例12-14中的任何一或多个实例所述的主题可以任选地经配置以使得所述功能补偿曲线包括：固定的过驱动周期；以及所述过驱动系数跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
在实例16中，根据实例12-15中的任何一或多个实例所述的主题可以任选地经配置以使得所述功能补偿曲线包括使用以下至少之一跨所述多个信号线分布的多个调节值：线性函数；分段常数函数；分段线性函数；或分段多项式函数。
在实例17中，根据实例12-16中的任何一或多个实例所述的主题可以任选地经配置以包括使用所述过驱动系数与所述过驱动周期之间的关系来确定所述存储器单元阵列的所述功能补偿曲线，以减少所述多个信号线上的所述目标条件的稳定时间。
在实例18中，根据实例12-17中的任何一或多个实例所述的主题可以任选地经配置以包括使用所述过驱动系数与所述过驱动周期之间的关系以及所述存储器单元阵列的电特性来确定所述存储器单元阵列的所述功能补偿曲线。
在实例19中，根据实例12-18中的任何一或多个实例所述的主题可以任选地经配置以使得所述存储器单元阵列的所述电特性包括所述多个信号线中的至少一者的电阻或电容中的至少一者。
在实例20中，根据实例12-19中的任何一或多个实例所述的主题可以任选地经配置以使得所述存储器单元阵列的所述电特性包括跨所述多个信号线的电阻范围。
在实例21中，主题(例如，系统或设备)可以任选地组合实例1-20中的任何一或多者的任何部分或任何部分的组合，以包括用于执行实例1-20的功能或方法中的任何一或多者的任何部分的“装置”或包含指令的“非暂时性机器可读媒体”，所述指令在由机器执行时使所述机器执行实例1-20的功能或方法中的任何一或多者的任何部分。
以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。所述图式借助于说明展示可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。此类实例可以包含除了所示出或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所示出或所描述的那些元件的实例。此外，本发明的发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在本文件中，如专利文件中所常见而使用术语“一”以包含一个或多于一个，其独立于“至少一个”或“一或多个”的任何其它例子或使用。在此文献中，术语“或”用于指代非排它性或，使得除非另有指示，否则“A或B”可以包含“A而非B”、“B而非A”以及“A和B”。在所附权利要求书中，术语“包含”和“在其中”用作相应术语“包括”和“其中”的简明等效用语。另外，在所附权利要求书中，术语“包含”和“包括”是开放式的。权利要求中除了此类术语之后列出的元件之外还包含其它元件的系统、装置、物品或过程仍视为属于所述权利要求的范围。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标记，且并不在于对其对象施加数字要求。
在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可以包含存储于物理装置上的物理电路系统或固件等。如本文中所使用，“处理器”意指任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)，或任何其它类型的处理器或处理电路，包含处理器或多核心装置群组。
如本文所使用，操作存储器单元包含从存储器单元读取、对存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中称为“编程”，且可以包含对存储器单元写入或从存储器单元擦除两者(例如，存储器单元可经编程为擦除状态)。
根据本公开的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、计算、改变、清除、传达、调适、导出、限定、利用、修改、施加等)一定数量的磨损循环或磨损状态(例如，记录磨损循环、当其发生时对存储器装置的操作计数、跟踪其起始的存储器装置的操作、评估对应于磨损状态的存储器装置特性等)。
根据本公开的一或多个实施例，存储器存取装置可经配置以关于每一存储器操作将磨损循环信息提供到存储器装置。存储器装置控制电路系统(例如，控制逻辑)可经编程以补偿对应于磨损循环信息的存储器装置性能改变。存储器装置可以接收磨损循环信息且响应于磨损循环信息确定一或多个操作参数(例如，值、特性)。
将理解，当元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合，或可存在中间元件。相比之下，当元件被称为“直接在另一元件上”、“直接连接到另一元件”或“直接与另一元件耦合”时，不存在中间元件或层。如果两个元件在图式中展示为被线连接，则除非另外指明，否则所述两个元件可耦合或直接耦合。
本文中描述的方法实例可以至少部分地由机器、装置或计算机实施。一些实例可以包含编码有指令的计算机可读媒体、装置可读媒体或机器可读媒体，所述指令可用于配置电子装置以执行如以上实例中描述的方法。这类方法的实施方案可以包含代码，如微码、汇编语言代码、高级语言代码或类似物。这类代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可以包含但不限于：硬盘、可移动磁盘、可移动光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置等。
上文描述意为说明性的，而不是限定性的。例如，上述实例(或其一或多个方面)可以彼此组合使用。例如所属领域的普通技术人员在查阅以上描述后可使用其它实施例。在理解以下的情况下进行提交：其将不会用于解释或限制权利要求书的范围或含义。另外，在以上具体实施方式中，可将各种特征分组在一起以简化本发明。不应将此情况解释为希望未要求保护的公开特征对任何权利要求来说是必需的。实际上，发明主题可在于比特定所公开实施例的所有特征要少。因此，特此将以下技术方案并入到详细描述中，其中每一技术方案作为一单独实施例而独立存在，且预期这类实施例可以各种组合或排列形式彼此组合。本发明的范围应该通过参考所附的权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。

Claims (25)

1.一种用于补偿电参数变化的系统，其包括：
包含多个信号线的存储器单元阵列，每一信号线经配置以响应于相应信号线的偏置条件而提供对一组存储器单元的存取；以及
补偿电路，其经配置以向所述多个信号线中的每一者提供相应偏置信号，根据功能补偿曲线，每一相应偏置信号具有大于目标电压达所选增量并持续所选过驱动周期的过驱动电压，
其中所述功能补偿曲线包括：
固定为常数值的所述所选增量或所述所选过驱动周期中的第一者；以及
所述所选增量或所述所选过驱动周期中的第二者跨所述多个信号线的所存储分布，以补偿跨所述多个信号线的电参数变化。
2.根据权利要求1所述的系统，其中所述功能补偿曲线包括：
固定的所选增量；以及
所述所选过驱动周期跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
3.根据权利要求1所述的系统，其中所述功能补偿曲线包括：
固定的所选过驱动周期；以及
所述所选增量跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
4.根据权利要求1所述的系统，其中所述目标电压包括偏置阈值电压，所述偏置阈值电压经配置以在执行存储器操作之前被施加到第一信号线。
5.根据权利要求1所述的系统，其中所述功能补偿曲线包括使用以下至少之一跨所述多个信号线分布的多个调节值：
线性函数；
分段常数函数；
分段线性函数；或
分段多项式函数。
6.根据权利要求1所述的系统，其中所述补偿电路经配置以使用所述所选增量与所述所选过驱动周期之间的关系来确定所述存储器单元阵列的所述功能补偿曲线，以减少所述多个信号线上的所述目标电压的稳定时间。
7.根据权利要求6所述的系统，其包括存储器装置，
其中所述存储器装置包括非易失性存储器单元的多个阵列，
其中为包含所述存储器装置的一组存储器装置确定所述功能补偿曲线。
8.根据权利要求1所述的系统，其中所述补偿电路经配置以使用所述所选增量与所述所选过驱动周期之间的关系以及所述存储器单元阵列的电特性来确定所述存储器单元阵列的所述功能补偿曲线。
9.根据权利要求8所述的系统，其中所述存储器单元阵列的所述电特性包括所述多个信号线中的至少一者的电阻或电容中的至少一者。
10.根据权利要求8所述的系统，其中所述存储器单元阵列的所述电特性包括跨所述多个信号线的电阻范围。
11.一种用于补偿电参数变化的方法，其包括：
使用补偿电路向存储器单元阵列的多个信号线的第一信号线提供相应偏置信号以响应于所述第一信号线的偏置条件存取一组存储器单元，根据功能补偿曲线，所述偏置信号具有大于目标电压达所选增量并持续所选过驱动周期的过驱动电压，其中所述功能补偿曲线包括：
固定为常数值的所述所选增量或所述所选过驱动周期中的第一者；以及
所述所选增量或所述所选过驱动周期中的第二者跨所述多个信号线的分布，以补偿跨所述多个信号线的电参数变化。
12.根据权利要求11所述的方法，其中所述目标电压包括偏置阈值电压，所述偏置阈值电压经配置以在执行存储器操作之前被施加到所述第一信号线。
13.根据权利要求11所述的方法，其中所述功能补偿曲线包括：
固定的所选增量；以及
所述所选过驱动周期跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
14.根据权利要求11所述的方法，其中所述功能补偿曲线包括：
固定的所选过驱动周期；以及
所述所选增量跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
15.根据权利要求11所述的方法，其中所述功能补偿曲线包括使用以下至少之一跨所述多个信号线分布的多个调节值：
线性函数；
分段常数函数；
分段线性函数；或
分段多项式函数。
16.根据权利要求11所述的方法，其包括：
使用所述所选增量与所述所选过驱动周期之间的关系来确定所述存储器单元阵列的所述功能补偿曲线，以减少所述多个信号线上的所述目标电压的稳定时间。
17.根据权利要求11所述的方法，其包括：
使用所述所选增量与所述所选过驱动周期之间的关系以及所述存储器单元阵列的电特性来确定所述存储器单元阵列的所述功能补偿曲线。
18.根据权利要求17所述的方法，其中所述存储器单元阵列的所述电特性包括所述多个信号线中的至少一者的电阻或电容中的至少一者。
19.根据权利要求17所述的方法，其中所述存储器单元阵列的所述电特性包括跨所述多个信号线的电阻范围。
20.一种用于补偿电参数变化的系统，其包括：
包含多个信号线的存储器单元阵列，每一信号线经配置以响应于相应信号线的偏置条件而提供对一组存储器单元的存取；以及
补偿电路，其经配置以向所述多个信号线中的每一者提供相应偏置信号，每一相应偏置信号具有大于目标电压达所选增量并持续所选过驱动周期的过驱动电压，这是根据：固定为常数值的所述所选增量或所述所选过驱动周期中的第一者；以及所述所选增量或所述所选过驱动周期中的第二者跨所述多个信号线的分布，以补偿跨所述多个信号线的电参数变化。
21.根据权利要求20所述的系统，其中所述目标电压包括偏置阈值电压，所述偏置阈值电压经配置以在执行存储器操作之前被施加到第一信号线。
22.根据权利要求20所述的系统，其中所述补偿电路经配置以使用所述所选增量与所述所选过驱动周期之间的关系来确定所述存储器单元阵列的功能补偿曲线，以减少所述多个信号线上的所述目标电压的稳定时间。
23.根据权利要求20所述的系统，其中所述补偿电路经配置以使用所述所选增量与所述所选过驱动周期之间的关系以及所述存储器单元阵列的电特性来确定所述存储器单元阵列的功能补偿曲线。
24.根据权利要求20所述的系统，其中所述补偿电路经配置以向所述多个信号线中的每一者提供相应偏置信号，
其中每一相应偏置信号具有大于目标电压达所选增量并持续所选过驱动周期的过驱动电压，这是根据：固定的所选增量；以及所述所选过驱动周期跨所述多个信号线的分布以补偿跨所述多个信号线的所述电参数变化。
25.根据权利要求20所述的系统，其中所述补偿电路经配置以向所述多个信号线中的每一者提供相应偏置信号，
其中每一相应偏置信号具有大于目标电压达所选增量并持续所选过驱动周期的过驱动电压，这是根据：固定的所选过驱动周期；以及所述所选增量跨所述多个信号线的分布，以补偿跨所述多个信号线的所述电参数变化。
CN201911420563.5A 2018-12-31 2019-12-31 功能信号线过驱动 Active CN111383673B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862787018P 2018-12-31 2018-12-31
US62/787,018 2018-12-31
US16/290,398 US10861565B2 (en) 2018-12-31 2019-03-01 Functional signal line overdrive
US16/290,398 2019-03-01

Publications (2)

Publication Number Publication Date
CN111383673A CN111383673A (zh) 2020-07-07
CN111383673B true CN111383673B (zh) 2023-11-21

Family

ID=71122027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911420563.5A Active CN111383673B (zh) 2018-12-31 2019-12-31 功能信号线过驱动

Country Status (2)

Country Link
US (3) US10861565B2 (zh)
CN (1) CN111383673B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861565B2 (en) 2018-12-31 2020-12-08 Micron Technology, Inc. Functional signal line overdrive

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101674138A (zh) * 2009-10-16 2010-03-17 中兴通讯股份有限公司 差分四相相移键控发送机的驱动幅度控制装置及方法
CN101881986A (zh) * 2010-07-09 2010-11-10 无锡市晶源微电子有限公司 基于混合模式高阶补偿的超低温度系数带隙基准电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213078A (ja) * 1996-02-01 1997-08-15 Hitachi Ltd 半導体メモリ、デバイス、信号の増幅方法、パストランジスタを制御するための方法および装置
JP2003228981A (ja) * 2002-02-05 2003-08-15 Toshiba Corp 半導体記憶装置
JP2008016145A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体記憶装置
KR100892727B1 (ko) * 2007-12-21 2009-04-10 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 비트라인 감지 증폭 방법
KR102648785B1 (ko) * 2017-01-11 2024-03-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10236053B1 (en) * 2017-10-17 2019-03-19 R&D 3 Llc Method and circuit device incorporating time-to-transition signal node sensing
US10559365B2 (en) * 2018-03-27 2020-02-11 Sandisk Technologies Llc Peak current suppression
US10861565B2 (en) 2018-12-31 2020-12-08 Micron Technology, Inc. Functional signal line overdrive

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101674138A (zh) * 2009-10-16 2010-03-17 中兴通讯股份有限公司 差分四相相移键控发送机的驱动幅度控制装置及方法
CN101881986A (zh) * 2010-07-09 2010-11-10 无锡市晶源微电子有限公司 基于混合模式高阶补偿的超低温度系数带隙基准电路

Also Published As

Publication number Publication date
US11158391B2 (en) 2021-10-26
US20210090667A1 (en) 2021-03-25
US10861565B2 (en) 2020-12-08
CN111383673A (zh) 2020-07-07
US20200211657A1 (en) 2020-07-02
US11942164B2 (en) 2024-03-26
US20220044740A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
US20220414003A1 (en) Scheme to improve efficiency of device garbage collection in memory devices
US10930352B2 (en) Temperature sensitive NAND programming
CN112817519B (zh) 存储器装置的温度管理
US11726718B2 (en) Temperature-based storage system organization
CN111183483B (zh) Nand温度数据管理
CN111183481B (zh) 数据损坏的安全擦除
CN111382002B (zh) 具有动态ecc电压和频率的方法和系统
US11456037B2 (en) Block read count voltage adjustment
US11836373B2 (en) Modified erase
US11922060B2 (en) Internal communication interface management
CN112214422A (zh) 静态slc高速缓存的动态大小
CN111383700B (zh) 使用备用偏压减少读取扰动的存储系统及方法
US11682462B2 (en) Charge loss compensation
US11942164B2 (en) Functional signal line overdrive
CN112997254B (zh) 用于筛选容易出现缺陷的存储器块的基于度量的反应性读取

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant