CN111371313B - 一种高压电荷泵电路 - Google Patents

Abstract

本发明涉及集成电路技术领域，公开了一种高压电荷泵电路。本发明设计了新型升压单元结构，利用隔离低压PMOS器件的电压隔离特性，级联新型升压单元结构，从而得倒比输入电源更高的输出电压。整个电荷泵结构简单，工艺复杂度低，能够有效地减小系统功耗、电路的版图面积，利于应用到各类数模集成电路的设计中。

Description

一种高压电荷泵电路

技术领域

本发明涉及电子电路技术领域，具体是涉及一种高压电荷泵电路。

背景技术

电荷泵在数模混合电路中有着非常广的应用，尤其是作为基本单元在锁相环、EEPROOM、FLASH存储器中。所以电荷泵的驱动能力能够对整体电路系统的工作电压范围、系统的稳定性、电压电流误差、系统灵敏度、功耗等性能有着决定性的作用。规划出一个高电压输出、高驱动能力、小面积、低复杂度的电荷泵是集成电路工作者完成高性能电路设计的工作重点。

电荷泵的最主要的设计指标就是输出高电压和强力驱动电流，因此要保证电荷泵的高输出电压和大输出电流。此外，电荷泵作为开关电容电路的延伸应用，防止电荷泄漏也是提高电荷泵工作性能的重点关注内容。在此基础上，设计者应该降低结构的复杂度，进而减少电路的面积，这样才能在整体上减小系统版图的面积。

现所有的电荷泵都是以图1中的dickson结构基础上延伸设计的。其主要思想不变：通过二极管或类二极管结构，在时钟信号下从第一级开始，通过参考电压输入给先一级的电容充电，充电完成后再抬升电容下极板的电压，并给下一级电容充电，充电完成后，再抬升下一级电容的下极板电压；抬升后的电压再次冲入下一级的电容中，充电完成后再次抬压输入下一级。以此往复，进行对参考电压的抬升放大，直至达到要求电压值，该结构高压驱动能力小、面积大，如何规划提升正电压电荷泵的高压输出电压，减小电荷泄漏。在此基础上要降低设计及工艺复杂度，减小系统功耗、电路的版图面积，利于应用到各类数模集成电路的设计中。

发明内容

针对现有技术存在的不足，本发明实施例的目的在于提供一种高压电荷泵电路，以解决上述背景技术中的问题。

为实现上述目的，本发明提供如下技术方案：

一种高压电荷泵电路，包括：

充电支路，所述充电支路包括单元结构和MOS电容，所述单元结构和MOS电容串联，用于MOS电容的充电；

抬升支路，所述抬升支路包括数据选择器，用于抬升MOS电容下极板电压。

作为本发明进一步的方案，若所述充电支路包括多级单元结构，则每一级单元结构串联有与该级相同数量的MOS电容；其中第一级单元结构的输入端与参考脉冲信号相连，输出端与下一级单元结构输入端相连。

作为本发明进一步的方案，所述数据选择器包括NMOS管和隔离低压PMOS管，其中NMOS管和隔离低压PMOS管并联，两者栅端、漏端相接在一起，源端分开接入两个参考电压；所有栅端左接参考脉冲信号，所有漏端右接第一级MOS电容；位于上端的PMOS源端接输入电压，下面的NMOS源端接参考地，其中参考脉冲信号的幅值等于的幅值。

作为本发明进一步的方案，所述数据选择器输出端与奇数级MOS电容串联。

作为本发明进一步的方案，所述单元结构包括四个隔离低压PMOS管，以三支路并联的结构工作在各级电容间；上端支路包含一只隔离低压PMOS管，漏端左接单元结构输入端，源端右接单元结构输出端，栅端右接单元结构输出端；中间的支路包含两只隔离低压PMOS管，左右对称分布，左边PMOS管按左漏右源放置，漏端接单元结构输入，源端接右边PMOS源端，右边PMOS管按左源右漏放置，源端接左边PMOS源端，漏端接单元结构输出端，左右两PMOS栅端都右接单元结构输出端；下端的支路包含一只隔离低压PMOS管，其源端上接中部支路两PMOS源端，漏端右接单元结构输出；所有隔离低压PMOS管的阱电位全部接在中间支路两PMOS管的源端连接处，隔离阱电位接输入电压。

作为本发明进一步的方案，所述参考脉冲信号上接第一级单元结构、下接偶数级电容下极板和数据选择器输入；第一级单元结构左边输入接参考脉冲信号，右边输出接第二级单元结构的输入和对应电容；从第二级单元结构开始，左边输入接上一级单元结构输出，右边输出接下一级单元结构输入和对应电容；最后一级左边输入接上一级单元结构输出，右边接输出接对应电容和系统输出端口；若最后一级单元结构串联有奇数级电容，则整体CMOS电容上极板接对应单元结构输出，下极板接数据选择器输出；若最后一级单元结构串联有偶数级电容，整体CMOS电容上极板接对应单元结构输出，下极板接参考脉冲信号。

作为本发明进一步的方案，所述MOS电容由隔离低压PMOS管串联构成；排列在不同级数单元结构下的电容内部的PMOS管串联数量不同，串联方式为：若在第N级单元结构下，所接出的MOS电容就包含了N个隔离低压PMOS，这N个PMOS管基极、源端、漏端相连，栅端单独接出；上端的PMOS栅端作为整个MOS电容大模型的上极板，上接单元结构的输出端，源漏下接下一个PMOS的栅端；从第二个PMOS开始，其栅端上接上一个PMOS的源漏，源漏下接下一个PMOS的栅端；直至下端一个PMOS管栅端上接上一个PMOS的源漏，源漏作为整个MOS电容大模型的下极板，PMOS隔离阱电位接输入电压。

本发明的有益效果：

1、本发明设计了新型升压单元结构，利用隔离低压PMOS器件的电压隔离特性，级联新型升压单元结构，从而得到比输入电源更高的输出电压。整个电荷泵结构简单，工艺复杂度低，能够有效地减小系统功耗、电路的版图面积，利于应用到各类数模集成电路的设计中。

2、本发明利用隔离低压PMOS管的隔离性，所设计的隔离低压PMOS管构成的类二极管单元结构。此单元结构极大程度地减少了电压抬升过程中的电荷损失，且工作时采用两支路共同传输电流，使得电荷泵拥有强力的输出大电流。以及利用隔离低压PMOS管的耐高压特性，使用了由隔离低压PMOS管所组成的具有串联结构的MOS电容，使得此正高压电荷泵能够输出比一般电荷泵更高的输出高电压。

为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对本发明进行详细说明。

附图说明：

图1是一种现有的高压电荷泵电路结构示意图。

图2是本发明一种高压电荷泵电路其系统级电路图。

图3是本发明中提到的单元结构的示意图。

图4是本发明中与单元结构和参考电压串联的的MOS电容结构示意图。

图5是本发明提出的其中一种实施例的结构示意图。

具体实施方式：

下面将结合附图和有关知识对本发明作出进一步的说明，进行清楚、完整地描述，显然，所描述的电路图应用仅仅是本发明的一部分实施例，而不是全部的实施例。

本发明提出的一种高压电荷泵电路，利用隔离低压PMOS器件的电压隔离特性，级联新型升压单元结构，从而得到比输入电源更高的输出电压。整个电荷泵结构简单，工艺复杂度低，能够有效地减小系统功耗、电路的版图面积，利于应用到各类数模集成电路的设计中，为一个由单时钟信号控制的多级串联结构。

本发明的核心思想是充分利用隔离低压PMOS的特性来提升电荷泵的各性能。最首要的是提供高输出电压，相对于普通的NMOS、PMOS电容构成的MOS电容，隔离低压PMOS管构成的MOS电容更加的耐高压，采用串联的方式进一步提升了整体MOS电容的耐受性，相对于传统耐高压的高压管大幅度的减少了版图的面积。其次在电路断路期间，因为隔离的P阱，电路中关闭的隔离低压PMOS可以很大程度地减小电荷泄漏，保证了电荷泵能输出一个强力的驱动电流，减少功率损耗。同其他专利的多时钟电路比较，本发明只用到一个时钟电路，而且结构简单，减小了电路的复杂度，节省了版图设计的面积。

具体为参见图2所示，一种高压电荷泵电路;

包括：控制MOS电容下极板参考电压输入，和给通过各级单元结构给电容充电的参考脉冲信号，其幅值等于的幅值；

一个输入与参考脉冲信号、输出与奇数级MOS电容串联数据选择器

与最后一级单元结构输出相接的输出端口。

本发明共有三个输入端口，一个输出端口。输入端口包括：参考脉冲信号，输入电压和参考地；输出端口为端口。

进一步，参考脉冲信号上接第一级单元结构，下接偶数级电容下极板，和数据选择器输入端。第一级单元结构左边输入接参考脉冲信号，右边输出接第二级单元结构的输入和对应电容；从第二级单元结构开始，左边输入接上一级单元输出，右边输出接下一级单元输入和对应电容；最后一级左边输入接上一级输出，右边接输出接对应电容和输出端口；对于奇数级电容来说，整体CMOS电容上极板接对应单元结构输出，下极板接数据选择器输出，对于偶数级电容来说，整体CMOS电容上极板接对应单元结构输出，下极板接参考脉冲信号，输入电压接入数据选择器中的PMOS管的源端，参考地接入数据选择器中的NMOS管的源端。

参照图3所示，为本发明其中单元结构的结构示意图，具体包含四个隔离低压PMOS管，以三支路并联的结构工作在各级电容间。各管并联情况如下：最上面的支路包含一只隔离低压PMOS管，漏端左接单元结构输入端，源端右接单元结构输出端，栅端右接单元结构输出端。中间的支路包含两只隔离低压PMOS管，左右对称分布，左边PMOS管按左漏右源放置，漏端接单元结构输入，源端接右边PMOS源端；右边PMOS管按左源右漏放置，源端接左边PMOS源端，漏端接单元结构输出，左右两PMOS栅端都右接单元结构输出端。最下面的支路包含一只隔离低压PMOS管，其源端上接中部支路两PMOS源端，漏端右接单元结构输出。所有PMOS的阱电位全部接在中间支路两PMOS管的源端连接处，隔离阱电位接输入电压。

在本发明中，参照图4所示为MOS电容的结构示意图，具体由隔离低压PMOS管串联构成。排列在不同级数单元结构下的电容内部的PMOS管串联数量不同，串联方式为：假定在第N级单元结构下，所接出的MOS电容就包含了N个隔离低压PMOS。这N个PMOS管基极、源端、漏端相连，栅端单独接出。最上面的PMOS栅端作为整个MOS电容大模型的上极板，上接单元结构的输出端，源漏下接下一个PMOS的栅端；从第二个PMOS开始，其栅端上接上一个PMOS的源漏，源漏下接下一个PMOS的栅端；直至最后一个PMOS管栅端上接上一个PMOS的源漏，源漏作为整个MOS电容大模型的下极板，按级别奇偶，下接对应的前一级MOS电容大模型的下极板，如第三极接第一级MOS电容大模型的下极板，第四级接第二级MOS电容大模型的下极板；所有PMOS隔离阱电位接输入电压。

参照图1所示，数据选择器由一个NMOS管和一个隔离低压PMOS管并联构成，两者栅端、漏端相接在一起，源端分开接入两个参考电压。所有栅端左接参考脉冲信号，所有漏端右接第一个MOS电容。位于上面的PMOS源端接输入电压，下面的NMOS源端接参考地。

本发明利用隔离低压PMOS管的隔离性，所设计的隔离低压PMOS管构成的类二极管单元结构。此单元结构极大程度地减少了电压抬升过程中的电荷损失，且工作时采用两支路共同传输电流，使得电荷泵拥有强力的输出大电流；利用隔离低压PMOS管的耐高压特性，使用了由隔离低压PMOS管所组成的具有串联结构的MOS电容，使得此正高压电荷泵能够输出比一般电荷泵更高的输出高电压，能够有效地减小系统功耗、降低设计复杂度；工艺需求度低，仅需求隔离低压PMOS器件，利于应用到各类数模集成电路的设计中；整个电荷泵结构简单，能减小电路的版图面积。

以下提供本发明具体的实施例

参照图5所示，本设计主要分为两个部分，一个是单元结构和电容组成的充电支路，另一个是时钟信号和数据选择器控制的抬升支路。幅值与参考电压相同的时钟信号通过各个单元结构，逐级给各级MOS电容充电；参考脉冲信号通过数据选选择器，按周期抬升各级MOS电容下极板电压，电容放电，将充电和抬升的所有电压，输入下一级单元结构输入端。以此逐级充电、抬压，最终达输出的电压值。每一级升压结构能够抬升电压值，升压结构级数越高，输出电压幅值越大。在理想状况下，一个N级的正高压电荷泵的输出是一个与时钟信号同周期，高低幅值为和的方波信号。

具体地，图5是一个三级的正高压电荷泵。其结构包含了三个升压单元。每一个单元包含一个类二极管的单元结构和一个串联数和对应级数相等的MOS电容。具体的信号流为：时钟信号接入第一级单元结构的输入端；输入电压接入了数据选择器中的隔离PMOS管的源端，参考地接入了数据选择器中NMOS管的源端；电荷泵输出端从第三级单元结构的输出端接出。

第一级升压单元系统为：第一级单元结构左边输入端接入参考脉冲信号，右边输出端接出到第二级单元结构输入端和第一级MOS电容上极板；第一级MOS电容含一个隔离低压PMOS管，总体MOS电容模型上极板接第一级单元结构的输出端，下极板接数据选择器输出端，即数字选择器中两MOS管漏端连接处。

第二升压单元系统为：第二单元结构左边输入端接入第一级单元结构的输出端，右边输出端接出到第三级单元结构输入端和第二级MOS电容上极板；第二级MOS电容含两个隔离低压PMOS管，总体MOS电容模型上极板接第二单元结构的输出端，下极板接参考脉冲信号。

第三升压单元系统为：第三单元结构左边输入端接入第二级单元结构的输出端，右边输出端接出到整体电路输出端和第三级MOS电容上极板；第三级MOS电容含三个隔离低压PMOS管，总体MOS电容模型上极板接第三单元结构的输出端，下极板接数据选择器输出端。

本实施例的工作流程为：单元结构工作接通时，单元结构左边输入端接入高电平信号，此时单元结构的输出端还是低电平。最上面支路中的PMOS、中间支路的两PMOS因为栅端接在低电平的输出端上，处于打开状态开始工作。最下面的PMOS管栅端接在高电平的输入端上，处于关断状态状态。因此工作的只有上面两个支路：电流通过最上面的支路向右传输电流，向与输出端相连的MOS电容充电；中间支路的两个MOS管正常工作，通过源端相连处的电压向所有PMOS管的基极提供阱电位，保证所有隔离PMOS管正常工作或关断。单元结构关闭隔断时，左边输入端接入低电平，输出右端因为MOS电容充电完成，此时为高电平。因此，最上面支路中的PMOS、中间支路的两PMOS因为栅端接在高电平的输出端上，处于关断状态。最下面的PMOS管栅端接在高电平的输入端上，处于打开状态。因为漏源压差，电荷流过漏源之间，此时该PMOS管的基极处于一个低于右输出端的电压，此电压为其他三个PMOS的基极提供阱电位，保证其处于正常的关断状态，防止电荷泄漏。所以单元结构的整体工作状态类似与二极管：当输入为高电平，输出为低电平，电流通过结构传出输出端；当输入为低电平，输出为高电平，结构关断不工作，阻断电流流出。

数据选择器本质是一个非门。有两种工作状态为：当输入端接入信号为高时，高电平信号传入两MOS管的栅端，上方的隔离低压PMOS管关断，下方的NMOS管打开。参考电压传入NMOS管，从其漏端输出，并将反向后的低电平输出给第一级、第三极MOS电容下极板。输入端接入信号为低时，低电平信号传入两MOS管的栅端，上方的隔离低压PMOS管打开，下方的NMOS管关断。参考电压传入隔离低压PMOS管，从其漏端输出，并将反向后的高电平接给第一级、第三极MOS电容下极板。

本实施例中，三级升压结构电荷泵的具体工作过程为：

工作开始时参考脉冲信号为高，此时通路各节点电压情况为：数据选择器输入端，第二级MOS电容模型下极板，第一级单元结构输入端为高电平；第一级单元输出端，第二、三级单元输入、输出端，数据选择器输出端（第一、三级MOS电容下极板）为低电平。此时电路中工作打开的升压单元只有第一级升压单元。对第一级单元结构来说，其输入端为高，输出端为低。在第一级单元结构中：最上面支路中的PMOS、中间支路的两PMOS，因为栅端接在低电平的输出端上，处于打开状态开始工作。最下面的PMOS管栅端接在高电平的输入端上，处于关断状态状态。因此工作的只有上面两个支路：电流通过最上面的支路向右传输电流，向与输出端相连的第一级MOS电容充电。中间支路的两个MOS管正常工作，通过源端相连处的电压向所有PMOS管的基极提供阱电位。第一级MOS电容的上极板电压随着充电逐渐升高，此时第一级电容下极板为地，且因为左边第一级单元结构最上支路中的PMOS管分压，最终达到电压值。

在缓冲时间后，参考脉冲信号变为低。此时通路各节点电压情况为：第一级单元输出端（第二单元输入端），数据选择器输出端（第一、三级MOS电容下极板）为高电平。数据选择器输入端，第二级MOS电容模型下极板，第一级单元结构输入端，第二级单元结构输出，第三级单元结构输入、输出端为低电平。在第一级单元结构中：单元结构左边输入端接入低电平，输出右端因为MOS电容充电完成，此时为高电平。因此，最上面支路中的PMOS、中间支路的两PMOS因为栅端接在高电平的输出端上，处于关断状态。最下面的PMOS管栅端接在高电平的输入端上，处于打开状态，为其他三个PMOS的基极提供阱电位，保证其处于正常的关断状态，防止电荷泄漏。整个第一级单元结构断开。

第一级MOS电容在上一阶段充电完毕，电容中包含着上一阶段充电所得的电荷，因为MOS电容极板之间的电压不会突变，上下极板依然保持着的压差。此时MOS电容下极板被参考脉冲信号控制抬升至输入电压，则上极板的电压为，即第一级单元结构的输出端、第二级单元结构的输入端电位也为，第一级升压工作完成。

同时第二次升压工作的充电阶段开始：此时第二单元结构电位输入为低，输出为高。同第一结构一样，最上面支路的隔离低压PMOS管打开给第二级MOS电容充电，中间支路的两隔离PMOS管给单元结构各隔离管基极提供阱电位，此时第二级电容下极板为地，且因为最上面支路中的PMOS分压，充电完毕后的第二级MOS电容上极板此时的电压值为。

同样地，在缓冲时间后，参考脉冲信号再次为高，此时通路各节点电压情况为：数据选择器输入端，第二级MOS电容模型下极板，第一极单元结构输入和输出、第二级单元结构输入和输出、第三级单元结构输入端为高电平；第三单元结构输出端，数据选择器输出端（第一、三级MOS电容下极板）为低电平。第二单元结构中的上面三个隔离低压PMOS管，因为单元结构输出端接高电平而关断，仅有最下面的PMOS对其他三个MOS管提供阱电位，保证第二单元结构正常关断，防止电荷泄漏。

对于第二级MOS电容来说，下极板正好接在参考脉冲信号上，其值为正电压，由于MOS电容上电压不会突变，电容的上下压差固定为，所以此时第二级MOS电容的上极板电压值为。第二次升压工作完成。开始第三次升压工作中的充电阶段。

同之前一样，电流通过第三单元结构中的最上面的支路，向与输出端相连的第三级也就是最后一极MOS电容充电，中间支路的两个MOS管正常工作，通过源端相连处的电压向所有PMOS管的基极提供阱电位。MOS电容上极板电压随着充电逐渐升高，此时第三级电容下极板为地，且因为左边第三单元结构最上支路中的PMOS管分压，最终达到电压值。

在最后的缓冲时间后，最后一级电容的下极板电压通过数据选择器被抬升至，由于MOS电容电压不突变，电容的上下压差固定为，电容上极板，也就是电荷泵的输出电压端，输出电压被抬至，整体升压工作进行完毕。

本实施例中，所有单元结构的输出端口在给后一级MOS电容充完电后，变为一个有直流电压值的方波信号。这是因为MOS电容两端的电压差一直不变，但下极板电压仍然在时钟信号的控制下不断地抬升和下降。如第一级MOS电容的上极板电压会一直以幅值、变化。这是因为：在当参考脉冲信号为高电平时，第一级单元结构左输入端电压为，因MOS电容下极板再次接地，电容电压不突变，第一级单元结构右输出端电压值应为。此时，单元结构中的上方三个隔离PMOS虽然刚刚开启有电流从左到右流过，但是第二级单元结构输出端电压为，输入端电压为，此时关断。而因为单元结构中最上面的PMOS已经达到了最大的源漏压差，电容此时已经无法充电，所以第一级单元结构的输出端此时间段的电压不会再变化，为。在时钟信号为低电平时，第一级MOS电容的下极板再次变为电压为，上极板的电压因为电压不突变，自然就抬升到了。同理，第二级MOS电容，上下极板有固定压差，输出的高低电压幅值为和；第三级MOS电容，上下极板有固定压差，输出的高低电压幅值为和，即电荷泵总体输出端的高低电压值为和。本发明利用隔离低压PMOS管的隔离性，所设计的隔离低压PMOS管构成的类二极管单元结构。此单元结构极大程度地减少了电压抬升过程中的电荷损失，且工作时采用两支路共同传输电流，使得电荷泵拥有强力的输出大电流。以及利用隔离低压PMOS管的耐高压特性，使用了由隔离低压PMOS管所组成的具有串联结构的MOS电容，使得此正高压电荷泵能够输出比一般电荷泵更高的输出高电压。

由以上实施例可知，本发明设计了新型的单元结构，极大程度地利用了隔离低压PMOS的耐压特性和高隔离度，有效地防止了电压抬升时的电荷泄漏，而且本发明的正高压电荷泵结构简单，工艺复杂度低，使得整体电路实现了低功耗的性能，且版图面积大大减小，利于应用到各类数模集成电路的设计中。

以上结合具体实施例描述了本发明的技术原理，仅是本发明的优选实施方式。本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (5)

1.一种高压电荷泵电路，其特征在于，包括：

充电支路，所述充电支路包括单元结构和MOS电容，所述单元结构和MOS电容串联，用于MOS电容的充电；

抬升支路，所述抬升支路包括数据选择器，用于抬升MOS电容下极板电压，若所述充电支路包括多级单元结构，则每一级单元结构串联有与该级相同数量的MOS电容；其中第一级单元结构的输入端与参考脉冲信号相连，输出端与下一级单元结构输入端相连；

所述单元结构包括四个隔离低压PMOS管，以三支路并联的结构工作在各级MOS电容间；上端的支路包含一只隔离低压PMOS管，漏端左接单元结构输入端，源端右接单元结构输出端，栅端右接单元结构输出端；中间的支路包含两只隔离低压PMOS管，左右对称分布，左边隔离低压PMOS管按左漏右源放置，漏端接单元结构输入端，源端接右边隔离低压PMOS管源端，右边隔离低压PMOS管按左源右漏放置，源端接左边隔离低压PMOS管源端，漏端接单元结构输出端，左右两隔离低压PMOS管栅端都右接单元结构输出端；下端的支路包含一只隔离低压PMOS管，其源端上接中间的支路两隔离低压PMOS管源端，漏端右接单元结构输出端，栅端接在单元结构的输入端上；所有隔离低压PMOS管的隔离阱电位全部接在中间的支路两隔离低压PMOS管的源端连接处，隔离阱电位接输入电压。

2.如权利要求1所述的一种高压电荷泵电路，其特征在于，所述数据选择器包括NMOS管和隔离低压PMOS管，其中NMOS管和隔离低压PMOS管并联；所有栅端左接参考脉冲信号，所有漏端右接第一级MOS电容；位于上端的隔离低压PMOS管源端接输入电压，下面的NMOS管源端接参考地，其中参考脉冲信号的幅值等于输入电压的幅值。

3.如权利要求2所述的一种高压电荷泵电路，其特征在于，所述数据选择器输出端与奇数级MOS电容串联。

4.如权利要求2所述的一种高压电荷泵电路，其特征在于，所述参考脉冲信号上接第一级单元结构、下接偶数级MOS电容下极板和数据选择器输入端；第一级单元结构左边输入端接参考脉冲信号，右边输出端接第二级单元结构的输入端和对应MOS电容；从第二级单元结构开始，左边输入端接上一级单元结构输出端，右边输出端接下一级单元结构输入端和对应MOS电容；最后一级单元结构左边输入端接上一级单元结构输出端，右边输出端接对应MOS电容和系统输出端口；若最后一级单元结构串联有奇数级MOS电容，则整体MOS电容上极板接对应单元结构输出端，下极板接数据选择器输出端；若最后一级单元结构串联有偶数级MOS电容，整体MOS电容上极板接对应单元结构输出端，下极板接参考脉冲信号。

5.如权利要求2所述的一种高压电荷泵电路，其特征在于，所述MOS电容由隔离低压PMOS管串联构成；排列在不同级数单元结构下的MOS电容内部的隔离低压PMOS管串联数量不同，串联方式为：若在第N级单元结构下，所接出的MOS电容包含了N个隔离低压PMOS管，这N个隔离低压PMOS管源端、漏端相连，栅端单独接出；上端的隔离低压PMOS管栅端作为整个MOS电容大模型的上极板，上接单元结构的输出端，源漏下接下一个隔离低压PMOS管的栅端；从第二个隔离低压PMOS管开始，其栅端上接上一个隔离低压PMOS管的源漏，源漏下接下一个隔离低压PMOS管的栅端；直至下端一个隔离低压PMOS管栅端上接上一个隔离低压PMOS管的源漏，源漏作为整个MOS电容大模型的下极板，隔离低压PMOS管隔离阱电位接输入电压。

Images