CN111370324A - 封装方法 - Google Patents
封装方法 Download PDFInfo
- Publication number
- CN111370324A CN111370324A CN201811604376.8A CN201811604376A CN111370324A CN 111370324 A CN111370324 A CN 111370324A CN 201811604376 A CN201811604376 A CN 201811604376A CN 111370324 A CN111370324 A CN 111370324A
- Authority
- CN
- China
- Prior art keywords
- chip
- buffer
- layer
- connection structure
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 116
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 63
- 239000000872 buffer Substances 0.000 claims abstract description 191
- 238000005507 spraying Methods 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims abstract description 66
- 239000002002 slurry Substances 0.000 claims abstract description 66
- 239000004033 plastic Substances 0.000 claims abstract description 19
- 229920003023 plastic Polymers 0.000 claims abstract description 19
- 239000007921 spray Substances 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 20
- 239000004642 Polyimide Substances 0.000 claims description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 229920002577 polybenzoxazole Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims 9
- 235000012431 wafers Nutrition 0.000 description 26
- 238000000465 moulding Methods 0.000 description 14
- 238000004132 cross linking Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供一种封装方法，包括：提供待封装结构，待封装结构包括多个芯片以及位于相邻芯片之间的塑封层，所述芯片具有正面和与所述正面相对的背面，芯片内形成有电连接结构，芯片正面暴露出所述电连接结构，且待封装结构具有多个接触区以及位于相邻接触区之间的缓冲区；进行选择性喷涂处理，向缓冲区的芯片正面以及塑封层表面喷洒浆料，并对缓冲区的浆料进行固化处理，在缓冲区形成缓冲层，所述缓冲层暴露出所述电连接结构表面；在缓冲层表面、以及接触区的电连接结构表面形成再布线层，所述再布线层与所述电连接结构电连接。本发明利用选择性喷涂处理形成缓冲层，减小了缓冲层形成工艺引入的损伤，进而提高了形成的封装结构的可靠性。
Description
技术领域
本发明涉及半导体封装技术领域，特别涉及一种封装方法。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(Systemin Package，SiP)等。
再布线层(redistribution layer，RDL)是封装技术中的重要技术分支之一。再布线层主要是指，在晶圆表面沉积金属层和介质层并形成相应的金属布线图形，以对芯片的输入/输出引脚进行重新布局，将芯片的输入/输出端口布置到新的、节距占位可更为宽松的区域。
现有技术的封装方法形成的封装结构的性能仍有待提高。
发明内容
本发明解决的问题是提供一种封装方法，改善封装效果，提高形成的封装结构的可靠性。
为解决上述问题，本发明提供一种封装方法，包括：提供待封装结构，所述待封装结构包括多个芯片以及位于相邻芯片之间的塑封层，所述芯片具有正面和与所述正面相对的背面，所述芯片内形成有电连接结构，所述芯片正面暴露出所述电连接结构，且所述待封装结构具有多个接触区以及位于相邻接触区之间的缓冲区，每一所述接触区对应位于一芯片的电连接结构所在的区域；进行选择性喷涂处理，向所述缓冲区的芯片正面以及塑封层表面喷洒浆料，并对所述缓冲区的浆料进行固化处理，在所述缓冲区形成缓冲层，所述缓冲层暴露出所述电连接结构表面；在形成所述缓冲层之后，在所述缓冲层表面、以及所述接触区的电连接结构表面形成再布线层，所述再布线层与所述电连接结构电连接。
与现有技术相比，本发明提供的技术方案具有以下优点：
本发明提供的封装方法的技术方案中，采用选择性喷涂处理，向缓冲区的芯片正面以及塑封层表面喷洒浆料，并对所述缓冲区的浆料进行固化处理，在所述缓冲区形成缓冲层，所述缓冲层暴露出所述电连接结构表面。本发明形成缓冲层的工艺步骤无需进行显影工艺或者刻蚀工艺，从而避免位于接触区的电连接结构或者芯片受到显影工艺或者刻蚀工艺带来的刻蚀损伤，使得所述接触区的电连接结构保持较高的质量，例如，所述电连接结构的电连接性能不会受到形成缓冲层工艺的影响。因此，本发明改善了封装效果，提高了封装形成的封装结构的性能，所述封装结构的电学性能和可靠性均能得到改善。
可选的，所述喷头前一次移动经过缓冲区上方时的移动路径与后一次移动经过同一缓冲区上方时的移动路径不同。不同移动路径的喷头喷洒的浆料的厚度均匀性以及厚度分布情况有差异，由于同一缓冲区上方的浆料为经由不同移动路径的喷头喷洒的，两次不同喷洒浆料形成膜层的厚度分布情况相互弥补或者相互抵消，有利于进一步提高最终形成的缓冲层的厚度均匀性，进一步的提高封装形成的封装结构的可靠性。
可选的，在选择性喷涂处理结束后，进行固化处理；且在进行所述固化处理之前，还包括，在进行所述选择性喷涂处理过程中，对位于所述缓冲区的浆料进行加热处理，且所述加热处理的工艺温度低于所述固化处理的工艺温度。在所述加热处理过程中，位于所述缓冲区的浆料的流动性得到改善，有利于提高形成的缓冲层的厚度均匀性；并且，所述浆料中存在妨碍交联反应的溶剂分子，所述加热处理有利于使所述溶剂从浆料中挥发出去，进而提高后续固化处理过程中交联反应程度，改善形成的缓冲层的强度和硬度。且加热处理的工艺温度低于固化处理的工艺温度，所述加热处理的工艺温度较低，防止由于加热处理的工艺温度过高而造成的缓冲层分层的问题。
附图说明
图1及图2为一种扇出型晶圆级封装过程的剖面结构示意图；
图3至图6为本发明一实施例提供的封装方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，采用现有的封装方法制造的封装结构的性能有待提高。
现结合一种封装方法进行分析，以所述封装方法为扇出型晶圆级封装伪劣，图1及图2为一种扇出型晶圆级封装过程的剖面结构示意图，所述封装方法包括以下步骤：
参考图1，提供基板10，所述基板10上具有多个芯片20，且所述芯片20内具有电连接结构30，所述芯片20表面暴露出所述电连接结构30表面，相邻芯片20之间的基板10上形成有塑封层40；在所述芯片20表面以及塑封层40表面形成缓冲层50，所述缓冲层50暴露出每一芯片20的电连接结构30表面。
参考图2，在所述缓冲层50表面形成与所述电连接结构30相接触的再布线层(RDL，Redistribution-Layer)60。
采用上述封装方法形成的封装结构性能有待提高。经分析发现，形103成所述缓冲层50的工艺步骤是造成封装结构性能差的主要原因之一。通常的，采用以下两种工艺方法形成所述缓冲层50：
其一，采用沉积工艺，在所述芯片20表面以及塑封层40表面形成缓冲膜；刻蚀去除位于所述电连接结构30上的钝化膜，形成所述缓冲层50。一般的，采用干法刻蚀工艺，刻蚀去除位于所述电连接结构30上的钝化膜，所述干法刻蚀工艺易对所述电连接结构30造成刻蚀损伤，导致所述电连接结构30的电连接性能变差，更严重的，所述干法刻蚀工艺会对芯片20造成刻蚀损伤，从而影响形成的封装结构的性能。
其二，采用涂覆工艺，在所述芯片20表面以及塑封层40表面形成缓冲膜；对所述缓冲膜进行曝光处理以及显影处理，去除位于所述电连接结构30上的钝化膜，形成所述缓冲层50。在所述显影处理过程中，由于显影液与所述电连接结构30相接触，因而电连接结构30易受到显影液的腐蚀，导致所述电连接结构30的电连接性能变差，更严重的，所述显影处理还会对芯片20造成损伤，从而影响形成的封装结构的性能。
为解决上述问题，本发明提供一种封装方法，利用选择性喷涂处理，在缓冲区形成缓冲层，有效的避免了形成缓冲层的工艺对电连接结构或者芯片造成工艺损伤，从而改善了封装形成的封装结构的性能，提高封装结构的可靠性。
图3至图6为本发明一实施例提供的封装方法各步骤对应的结构示意图。
参考图3及图4，图3为俯视结构示意图，图4为图3中沿AA1切割的剖面结构示意图，提供待封装结构，所述待封装结构包括多个芯片101和位于相邻芯片101之间的塑封层，所述芯片101具有正面和与所述正面相对的背面，所述芯片101内形成有电连接结构102，所述芯片101正面暴露出所述电连接结构102表面，且所述待封装结构具有多个接触区I和位于相邻接触区I之间的缓冲区II，每一所述接触区I对应位于一芯片101的电连接结构102所在的区域。
图3中以虚线框表示接触区I，且为了便于图示和说明，图5中未示出芯片101以及塑封层103。
本实施例中，以所述封装方法应用于晶圆级封装作为示例，其中，所述晶圆级封装为扇出型晶圆级封装。需要说明的是，在其他实施例中，所述封装方法还可以应用于晶圆级系统封装、系统级封装或者3D封装中。
所述基板100用于对芯片101提供承载支撑作用，以提高封装工艺的可操作性。本实施例中，所述基板100为金属基板。在其他实施例中，所述基板还可以为玻璃基板、陶瓷基板、塑料基板或者树脂基板，所述基板还可以为晶圆。
所述基板100具有键合面，所述键合面为放置芯片101的面。本实施例中，所述键合面的形状为圆形。在其他实施例中，所述键合面的形状还可以为规则多边形，例如矩形、六边形或者八边形，所述键合面的形状还可以为不规则形状。
需要说明的是，在其他实施例中，所述基板还可以为电路板，所述电路板与所述芯片之间电连接。所述电路板包括但不限于PCB板(printed circuit board，印刷电路板)、FPC板(flexible printed circuit board，柔性电路板)或RFPC板(rigid-flex printedcircuit board，软硬结合板)。
所述芯片101作为扇出型晶圆级封装中的待封装集成的芯片。所述芯片101可以为有源元件、无源元件、微机电系统、光学元件等元件中的一种或多种。具体地，按照功能类型区分，所述芯片101可以为存储芯片、通讯芯片、处理芯片、闪存芯片、逻辑芯片或者特定功能芯片，例如，所述处理芯片可以为图像传感器芯片、温度传感器芯片或者压力传感器芯片等，所述特定功能芯片为为了某些特定功能而开发的芯片，如Wifi芯片、蓝牙芯片或者电源管理芯片等。
本实施例中，所述多个101的功能类型相同，所述扇出型晶圆级封装用于对相同功能类型的芯片进行封装，后续进行切割处理后，形成具有一个芯片的封装结构。相应的，所述若干个芯片可以为通过对同一晶圆进行切割获得。
需要说明的是，在其他实施例中，根据实际生产工艺需求，所述多个芯片的功能类型也不可以不相同，例如，多个芯片包括为第一功能类型的第一芯片以及第二公开类型的第二芯片，所述扇出型晶圆级封装用于将不同功能类型的第一芯片和第二芯片组合封装到一个封装结构中。相应的，所述多个芯片可以为通过对不同功能类型的多个晶圆分别进行切割获得的。
所述电连接结构102用于与后续形成的再布线层进行电连接，从而实现芯片101与外部电路或者其他器件的电连接。所述电连接结构102包括金属互连结构以及与所述金属互连结构电连接的焊盘，其中，所述芯片101表面暴露出所述焊盘表面。本实施例中，所述焊盘顶部与所述芯片101表面齐平。其他实施例中，所述焊盘还可以凸出于所述芯片表面。
所述芯片101可以采用集成电路制作技术制成。本实施例中，所述芯片101为采用硅晶圆制成的芯片。在其他实施例中，所述芯片101还可以为其他材质形成的芯片，例如在锗晶圆、锗化硅晶圆、碳化硅晶圆、III-V族化合物晶圆、绝缘体上的硅晶圆或者蓝宝石基底等，其中，III-V族化合物晶圆可以为砷化镓晶圆、砷化铟晶圆、磷化铟晶圆、磷化镓晶圆、砷化镓铟晶圆或者磷化铟镓晶圆等。
本实施例中，形成所述待封装结构的工艺步骤包括：提供基板100以及多个芯片101；将所述芯片101的背面键合于所述基板100上；在所述基板100上形成覆盖所述芯片101侧壁的塑封层103。
本实施例中，所述多个芯片101临时键合(Temporary bonding)于所述基板100上，在后续形成再布线层之前或者之后，进行解键合(debonding)处理去除所述基板100。
所述塑封层103用于对所述芯片101提供物理保护作用，例如，对所述芯片101提供支撑作用，隔绝外界水汽或者具有腐蚀性的环境，防止所述芯片101受到腐蚀。本实施例中，所述塑封层103的材料为环氧树脂。
采用注塑工艺(injection molding)或者转塑工艺(transfer molding)形成所述塑封层103。本实施例中，所述塑封层103顶部与所述芯片101正面齐平。在其他实施例中，所述塑封层顶部还可以高于所述芯片正面，或者，所述塑封层顶部低于所述芯片正面。
需要说明的是，在其他实施例中，形成所述待封装结构的工艺步骤还可以包括：提供基板以及多个芯片；将所述芯片的正面键合于所述基板上；在所述基板上形成覆盖所述芯片侧壁的塑封层；在形成所述塑封层之后，去除所述基板，暴露出所述芯片正面。
所述接触区I为后续形成的再布线层与电连接结构102电接触的区域，后续在形成缓冲层后，所述缓冲层暴露出所述电连接结构102部分表面或者全部表面。所述缓冲区II区为后续形成缓冲层的区域，所述缓冲层对芯片101起到保护作用。
每一所述接触区I对应位于以芯片101的电连接结构102所在的区域指的是，所述接触区I在所述芯片101正面的正投影图形位于所述电连接结构102在所述芯片101正面的正投影图形内，其中，所述接触区I位于所述芯片101的正面上。
所述接触区I在所述芯片101正面的正投影图形位于所述电连接结构102在所述芯片101正面的正投影图形内，从而保证后续形成的缓冲层完全覆盖所述芯片101正面，仅暴露出所述电连接结构102表面，因此后续形成的再布线层不会与所述芯片101正面直接相接触，从而避免了形成再布线层的工艺步骤对芯片101造成不必要的损伤，且防止所述芯片101与再布线层直接接触而产生的应力过大的问题，从而避免由于芯片101受到过大应力而影响芯片101性能，保证所述芯片101具有良好的电学性能，从而提高形成的封装结构的可靠性。
本实施例中，以所述接触区I位于所述芯片101的正面上作为示例，相应的，后续在所述缓冲区II的芯片101正面以及塑封层103表面形成缓冲层。
所述接触区I在所述芯片101正面的正投影图形面积等于所述电连接结构102在所述芯片101正面的正投影图形面积。在其他实施例中，所述接触区在所述芯片正面的正投影图形面积还可以小于所述电连接结构在所述芯片正面的正投影图形面积。
本实施例中，在平行于所述芯片101正面方向上，所述接触区I的形状为圆形。在其他实施例中，在平行于所述芯片正面方向上，所述接触区的形状还可以为规则多边形，例如四边形、六边形或者八边形，所述接触区的形状还可以为不规则形状。
所述多个接触区I呈沿X方向和Y方向的阵列式分布，其中，X方向即为阵列的行方向，Y方向即为阵列的列方向。
结合参考图3及图5，进行选择性喷涂处理，向所述缓冲区II的芯片101表面以及塑封层103表面喷洒浆料，并对所述缓冲区II的浆料进行固化处理，在所述缓冲区II形成缓冲层104，所述缓冲层104暴露出所述电连接结构102表面。
具体地，在所述缓冲区I的芯片101正面以及塑封层103表面形成所述缓冲层104。所述缓冲层104的作用包括：一方面，后续在所述缓冲层104表面形成再布线层，所述缓冲层104与所述芯片101之间的粘附性好，且所述缓冲层与所述再布线层之间的粘附性好，从而有利于提高所述芯片101与再布线层之间的粘附性；另一方面，由于再布线层与芯片101之间不会直接接触，所述缓冲层104可以起到芯片101与所述再布线层之间的应力缓冲作用，因此所述再布线层施加到芯片101的应力小，从而防止由于芯片101受到应力大而对芯片101的性能产生不良影响，保证所述芯片101始终具有良好的电学性能。
具体地，在所述选择性喷涂处理过程中，不会向所述接触区I喷洒浆料，仅向相邻接触区I之间的缓冲区II喷洒浆料。根据封装工艺的不同需求，通过合理控制所述选择性喷涂处理喷洒的浆料的量，控制形成的所述缓冲层104的厚度。
本实施例中，所述缓冲层104的材料为聚苯并恶唑(PBO，Polybenzoxazole)。在其他实施例中，所述缓冲层的材料还可以为聚酰亚胺(PI，Polyimide)或者苯丙环丁烯(BCB，Benzocyclobutene)。
所述缓冲层104的厚度不宜过薄，也不宜过厚。若所述缓冲层104的厚度过薄，形成的所述缓冲层104的厚度均匀性相对较低，且所述缓冲层104起到的缓解应力的作用较弱；若所述缓冲层104的厚度过厚，不利于器件小型化微型化的发展。为此，本实施例中，所述缓冲层104的厚度为2μm～20μm，例如为5μm、10μm、15μm。
本实施例中，所述选择性喷涂处理的方法包括：提供可移动的喷头；采用所述喷头在所述待封装结构上方移动，当所述喷头移动经过所述缓冲区II时，所述喷头向所述缓冲区II喷洒浆料。
具体地，提供喷涂装置，所述喷涂装置具有可移动的喷头；将所述芯片101和塑封层103置于承载台(chuck)上，利用所述喷涂装置完成所述选择性喷涂处理。
为了提高形成的缓冲层104的厚度均匀性，在所述选择性喷涂处理过程中，所述喷头移动经过同一缓冲区II上方至少两次，以形成所述缓冲层104。由于对于同一缓冲区II而言，缓冲层104为至少经过两次喷洒浆料形成的，在进行后一次喷洒浆料之前，前一次喷洒的浆料在所述缓冲区II上具有一定的时间和空间进行流动，因此在进行后一次喷洒浆料时，前一次喷洒的浆料的厚度均匀性得到了改善，从而提高最终形成的缓冲层104的厚度均匀性。
本实施例中，所述选择性喷涂处理过程中，所述喷头前一次经过所述缓冲区II上方时的移动路径具有第一方向，所述喷头后一次经过同一缓冲区II上方时的移动路径具有第二方向，所述第二方向与第一方向不同。这样设置，有利于进一步的提高所述缓冲层104的厚度均匀性。其原因在于：
来自不同移动路径的喷头向同一缓冲区II喷洒的浆料的厚度分布情形具有差异性，因此，采用具有不同移动路径的喷头向同一缓冲区II喷洒浆料时，所述具有差异性的厚度分布相互弥补，从而进一步提高形成的缓冲层104的厚度均匀性。
本实施例中，所述多个接触区I呈沿X方向和Y方向的阵列式分布，相对应的，沿X方向的缓冲区II构成多行缓冲区II，沿Y方向的缓冲区II构成多列缓冲区II。相应的，所述喷头的移动路径具有的方向包括：沿+X方向、-X方向、+Y方向或者-Y方向中的一种或多种。
本实施例中，所述选择性喷涂处理的步骤包括：至少一次X方向喷涂步骤，所述X方向喷涂步骤包括：所述喷头沿+X方向或-X方向移动，经过沿X方向的缓冲区II上方，直至所述喷头移动经过所有行缓冲区II上方；至少一次Y方向喷涂步骤，所述Y方向喷涂步骤包括：所述喷头沿+Y方向或者-Y方向移动，经过沿Y方向的缓冲区II上方，直至所述喷头移动经过所有列缓冲区II上方。
为了进一步的提高形成的缓冲层104的厚度均匀性，提高所述缓冲层104的保护能力，且提高所述缓冲层104的致密度等性能，交替进行所述X方向喷涂步骤与所述Y方向喷涂步骤，以形成所述缓冲层104，直至所述缓冲层104的厚度符合要求。
在从X方向喷涂步骤变更为Y方向喷涂步骤时，既可以采用移动所述喷头的方式实现，还可以采用利用承载台将待封装结构转动90°的方式实现。
在其他实施例中，所述选择性喷涂处理的步骤还可以包括：至少两次的X方向喷涂步骤，所述X方向喷涂步骤包括：至少两次X方向喷涂步骤，所述X方向喷涂步骤包括：所述喷头沿+X方向移动，经过一行缓冲区上方；所述喷头沿-X方向移动，经过下一行缓冲区上方；所述喷头交替沿+X方向和-X方向移动，直至所述喷头移动经过所有行缓冲区上方。需要说明的是，所述喷头移动经过同一行缓冲区上方至少两次，以形成所述缓冲层，并且，所述喷头前一次经过同一行缓冲区上方的移动路径与后一次经过同一行缓冲区上方的移动路径不同。
相应的，在其他实施例中，所述喷头还可以交替沿+Y方向和-Y方向移动，直至所述喷头移动经过所有列缓冲区，以形成所述缓冲层。
还需要说明的是，对于位于相邻行的接触区I之间的整行缓冲区II而言，所述喷头可以对所述整行缓冲区II喷洒浆料，若后续整行缓冲区II在后续的切割处理过程中会被切割去除时，也可以不对所述整行缓冲区II喷洒浆料。相应的，对于位于相邻列的接触区I之间的整列缓冲区II而言，所述喷头既可以对所述整列缓冲区II喷洒浆料，也可以不对所述整列缓冲区II喷洒浆料。
在其他实施例中，所述喷头的移动路径具有的方向还可以包括：与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
在进行所述选择性喷涂处理之前，还需要获取所述缓冲区II的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。
所述缓冲区II具有相对的第一边界和第二边界，所述第一边界指向第二边界的方向与喷头移动方向一致，当所述喷头移动经过所述第一边界且距离第一边界第一距离时，所述喷头开始喷洒浆料；当所述喷头移动至距离第二边界第二距离且未超过第二边界时，所述喷头结束喷洒浆料。
所述第一距离不宜过大。若所述第一距离过大，则所述喷头单次经过同一缓冲区II上方的有效喷涂面积过小，相应单次喷涂形成的膜层厚度薄，使得选择性喷涂处理的效率低。为此，本实施例中，所述第一距离范围为0～30mm，例如为5mm、10mm、15mm、25mm。
所述第二距离不宜过小，也不宜过大。若所述第二距离过小，则所述喷头易将浆料喷洒至缓冲区II以外的区域；若所述第二距离过大，则所述喷头单次经过同一缓冲区II上方的有效喷涂面积过小，相应单次喷涂形成的膜层厚度薄，使得选择性喷涂处理的效率低。为此，本实施例中，所述第二距离范围为5mm～30mm，例如为10mm、18mm、23mm、28mm。
在进行所述选择性喷涂处理过程中，所述喷头与再布线层104表面之间的垂直距离不宜过小，也不宜过大。所述喷头与所述再布线层104表面之间的垂直距离越近，则单位时间内喷头喷洒的区域面积越小，相应的单位时间内在缓冲区II喷洒浆料形成的膜层的厚度越厚，相应的形成的膜层厚度均匀性也越小，不利于提高缓冲层104的厚度均匀性。所述喷头与所述再布线层104表面之间的垂直距离越远，喷头喷洒浆料的位置精确度越难以控制，且容易造成浆料的损失；并且，所述喷头与所述再布线层104表面之间的垂直距离过远，所述浆料在到达再布线层104表面之前在空气中暴露时间过长而易凝固，影响缓冲层104的质量。
为此，本实施例中，所述喷头与所述再布线层104表面之间的垂直距离为5mm～30mm，例如为10mm、15mm、20mm、28mm。
在所述选择性喷涂处理过程中，所述喷头移动的速率不宜过小，也不宜过快。若所述喷头移动的速率过小，则所述选择性喷涂处理的喷涂效率低，影响封装进程；并且，在所述喷涂喷洒的浆料流量一定的情况下，所述喷头单次移动经过缓冲区II过程中喷洒的浆料量较大，则在所述缓冲区II内单次形成的膜层厚度较厚，所述膜层的厚度均匀性相对较差，不利于提高最终形成的缓冲层104的厚度均匀性。若所述喷头移动的速率过快，则控制所述喷头喷洒浆料的难度增加，易向缓冲区II以外的区域喷洒浆料。
为此，本实施例中，在所述选择性喷涂处理过程中，所述喷头移动的速率为0.01m/s～0.1m/s，例如为0.03m/s、0.05m/s、0.07m/s、0.9m/s。
在所述选择性喷涂处理过程中，所述喷头喷洒浆料的流量不宜过小，也不宜过大。若所述喷头喷洒浆料的流量过小，相应的所述选择性喷涂处理的喷涂效率低，影响封装进程；若所述喷头喷洒浆料的流量过大，所述喷头单次移动经过所述缓冲区II过程中喷洒的浆料量较大，则在所述缓冲区II单次形成的膜层厚度较厚，所述膜层的厚度均匀性相对较差，不利于提高最终形成的缓冲层104的厚度均匀性。为此，本实施例中，在所述选择性喷涂处理过程中，所述喷头喷洒浆料的流量为1mL/s～10mL/s，例如为2mL/s、4mL/s、6mL/s、9mL/s。
在所述选择性喷涂处理结束后，对位于所述缓冲区II的浆料进行固化处理。所述固化处理用于使位于所述缓冲区II的浆料固化成型，且在固化处过程中，所述浆料内部发生交联反应，以形成具有绝缘性、抗弯性能、抗湿性能以及耐热性能的缓冲层104。
具体地，所述固化处理采用的方法包括：在真空、N2或者惰性气体环境下，对所述缓冲区II的浆料进行烘烤。
本实施例中，所述固化处理采用的工艺温度不宜过低，也不宜过高。若所述固化处理采用的工艺温度过低，则在固化处理过程中浆料内交联反应不完全，影响所述缓冲层104起到的保护作用；若所述固化处理采用的工艺温度过高，则可能会对芯片101的性能造成不良影响，并且所述固化处理采用的工艺温度过高，缓冲层104内部应力相应较大，易造成所述缓冲层104与再布线层104之间的粘附性下降。
为此，本实施例中，所述固化处理采用的工艺温度为140℃～160℃，例如为145℃、150℃、155℃，在所述工艺温度范围内进行固化处理，使得位于缓冲区II内的浆料内部交联反应逐渐完全，分子中反应基团和反应活点数目逐渐减少，从而形成具有稳定的三维网状结构的缓冲层104，使得所述缓冲层104具有高强度以及高硬度，从而保证所述缓冲层104具有高的抗弯性能、抗湿性能以及耐热性能；并且所述缓冲层104内部应力适中，因此所述缓冲层104与所述再布线层104之间的粘附性强。
本实施例中，在进行所述固化处理之前，还包括：在进行所述选择性喷涂处理过程中，对位于所述缓冲区II的浆料进行加热处理，且所述加热处理的工艺温度低于所述固化处理的工艺温度。
在所述加热处理过程中，位于所述缓冲区II的浆料的流动性得到改善，有利于提高形成的缓冲层104的厚度均匀性；并且，所述浆料中存在妨碍交联反应的溶剂分子，所述加热处理有利于使所述溶剂从浆料中挥发出去，进而提高后续固化处理过程中交联反应程度，改善形成的缓冲层104的强度和硬度。
所述加热处理的工艺温度不宜过低，也不宜过高。若所述加热处理的工艺温度过低，则位于所述缓冲区II的浆料流动性相对较差，且浆料中会影响交联反应的溶剂挥发程度低；若所述加热处理的工艺温度过高，则易造成所述缓冲区II的浆料过早硬化而出现缓冲层104分层的问题。
为此，本实施例中，所述加热处理的工艺温度为20℃～120℃，例如为50℃、70℃、100℃。所述加热处理采用的工艺温度适中，既保证所述缓冲区II的浆料具有合适的流动性，且尽可能多的使浆料中的溶剂挥发出去，同时，还能避免由于加热处理的工艺温度过高带来的缓冲层104分层的问题。
需要说明的是，在其他实施例中，也可以在进行所述选择性喷涂处理的过程中，进行所述固化处理。
参考图6，在形成所述缓冲层104之后，在所述缓冲层104表面以及所述接触区I的电连接结构102表面形成再布线层105，所述再布线层105与所述电连接结构电连接。
所述再布线层105使后续形成的焊球与所述电连接结构102之间电连接，以便对芯片101的输入/输出引脚进行重新布局，将所述输入/输出引脚布置到新的、节距占位更为宽松的区域，便于形成具有不同焊球间距的封装结构。其中，所述芯片101正面暴露出的电连接结构102即为芯片101的输入/输出引脚。
所述再布线层105的材料为铜、铝、钨、镍或者金中的一种或多种。本实施例中，所述再布线层105的材料为铜。
本实施例中，为了进一步的增加后续形成的焊球之间的间距，所述再布线层105还位于与所述芯片101相邻接的塑封层103上方。
由于所述再布线层105与芯片101之间形成有缓冲层104，因而所述形成再布线层105施加到芯片101上的应力小，使得所述芯片101始终保持良好的性能，且所述再布线层105与所述芯片101之间的粘附性强。
后续的工艺步骤包括：对所述基板100进行解键合处理，去除所述基板；在所述再布线层105上形成焊球；对所述塑封层103进行切割处理，形成若干单颗的封装结构。
本实施例提供的封装方法的技术方案中，利用选择性喷涂处理形成缓冲层104，避免了形成缓冲层104的工艺对电连接结构102造成的损伤，从而使得所述电连接结构102始终保持具有良好的导电性能，且避免了形成缓冲层104的工艺对芯片101造成的损伤，因而本实施例能够改善了封装效果。此外，相较于现有技术中采用曝光处理以及显影处理的方式或者采用刻蚀处理的方式形成缓冲层的技术方案而言，本实施例利用选择性喷涂处理形成缓冲层104，能够提高形成的缓冲层104的位置精确度，避免出现缓冲层104完全覆盖电连接结构102的情形，且避免出现缓冲层104暴露出芯片101正面的情形，这也有利于提高形成的封装结构的性能，改善封装效果。
需要说明的是，本发明上述实施例以晶圆级封装为例进行说明，本发明提供的封装方法还可以应用于系统级封装、晶圆级系统封装以及3D封装中。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种封装方法，其特征在于，包括：
提供待封装结构，所述待封装结构包括多个芯片以及位于相邻芯片之间的塑封层，所述芯片具有正面和与所述正面相对的背面，所述芯片内形成有电连接结构，所述芯片正面暴露出所述电连接结构，且所述待封装结构具有多个接触区以及位于相邻接触区之间的缓冲区，每一所述接触区对应位于一芯片的电连接结构所在的区域；
进行选择性喷涂处理，向所述缓冲区的芯片正面以及塑封层表面喷洒浆料，并对所述缓冲区的浆料进行固化处理，在所述缓冲区形成缓冲层，所述缓冲层暴露出所述电连接结构表面；
在所述缓冲层表面、以及所述接触区的电连接结构表面形成再布线层，所述再布线层与所述电连接结构电连接。
2.如权利要求1所述封装方法，其特征在于，所述选择性喷涂处理的方法包括：提供可移动的喷头；采用所述喷头在所述待封装结构上方移动，当所述喷头移动经过所述缓冲区时，所述喷头向所述缓冲区喷洒浆料。
3.如权利要求2所述封装方法，其特征在于，所述喷头移动经过同一缓冲区上方至少两次，以形成所述缓冲层；并且，所述喷头前一次经过所述缓冲区上方时的移动路径具有第一方向，所述喷头后一次经过同一缓冲区上方时的移动路径具有第二方向，所述第二方向与第一方向不同。
4.如权利要求3所述封装方法，其特征在于，所述多个接触区呈沿X方向和Y方向的阵列式分布；所述喷头的移动路径具有的方向包括：沿+X方向、-X方向、+Y方向或者-Y方向中的一种或多种。
5.如权利要求4所述封装方法，其特征在于，所述喷头的移动路径具有的方向还包括：与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
6.如权利要求1所述封装方法，其特征在于，在进行所述选择性喷涂处理之前，获取所述缓冲区的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。
7.如权利要求1所述封装方法，其特征在于，所述接触区在所述芯片正面的正投影图形位于所述电连接结构在所述芯片正面的正投影图形内，且所述接触区在所述芯片正面的正投影图形面积小于所述电连接结构在所述芯片正面的正投影图形面积。
8.如权利要求2所述封装方法，其特征在于，所述喷头的移动速率范围为0.01m/s～0.1m/s。
9.如权利要求2所述封装方法，其特征在于，所述喷头喷洒浆料的流量范围为1mL/s～10mL/s。
10.如权利要求1所述封装方法，其特征在于，形成的所述缓冲层的厚度范围为2μm～20μm。
11.如权利要求1所述封装方法，其特征在于，所述缓冲层的材料为聚苯并恶唑、聚酰亚胺或者苯丙环丁烯。
12.如权利要求1所述封装方法，其特征在于，在所述选择性喷涂处理结束后，进行所述固化处理；且在进行所述固化处理之前，还包括，在进行所述选择性喷涂处理过程中，对位于所述缓冲区的浆料进行加热处理，且所述加热处理的工艺温度低于所述固化处理的工艺温度。
13.如权利要求12所述封装方法，其特征在于，所述加热处理的工艺温度范围为20℃～120℃；所述固化处理的工艺温度范围为140℃～160℃。
14.如权利要求1所述封装方法，其特征在于，所述再布线层与所述电连接结构表面相接触；形成所述缓冲层的工艺步骤中：在所述缓冲区的芯片正面以及塑封层表面形成所述缓冲层，所述缓冲层暴露出所述电连接结构表面。
15.如权利要求14所述封装方法，其特征在于，形成所述待封装结构的工艺步骤包括：提供基板以及多个芯片；将所述芯片的背面键合于所述基板上；在所述基板上形成覆盖所述芯片侧壁的塑封层。
16.如权利要求14所述封装方法，其特征在于，形成所述待封装结构的工艺步骤包括：提供基板以及多个芯片；将所述芯片的正面键合于所述基板上；在所述基板上形成覆盖所述芯片侧壁的塑封层；在形成所述塑封层之后，去除所述基板，暴露出所述芯片正面。
17.如权利要求1所述封装方法，其特征在于，所述封装方法应用于晶圆级系统封装、晶圆级封装、系统级封装或者3D封装中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811604376.8A CN111370324B (zh) | 2018-12-26 | 2018-12-26 | 封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811604376.8A CN111370324B (zh) | 2018-12-26 | 2018-12-26 | 封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370324A true CN111370324A (zh) | 2020-07-03 |
| CN111370324B CN111370324B (zh) | 2022-05-10 |
Family
ID=71209862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811604376.8A Active CN111370324B (zh) | 2018-12-26 | 2018-12-26 | 封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370324B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479308B1 (en) * | 2001-12-27 | 2002-11-12 | Formfactor, Inc. | Semiconductor fuse covering |
| CN103489855A (zh) * | 2013-09-30 | 2014-01-01 | 南通富士通微电子股份有限公司 | 晶圆封装结构 |
| CN105047652A (zh) * | 2015-09-01 | 2015-11-11 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的封装结构及制作方法 |
-
2018
- 2018-12-26 CN CN201811604376.8A patent/CN111370324B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479308B1 (en) * | 2001-12-27 | 2002-11-12 | Formfactor, Inc. | Semiconductor fuse covering |
| CN103489855A (zh) * | 2013-09-30 | 2014-01-01 | 南通富士通微电子股份有限公司 | 晶圆封装结构 |
| CN105047652A (zh) * | 2015-09-01 | 2015-11-11 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的封装结构及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370324B (zh) | 2022-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11527486B2 (en) | Semiconductor device with shield for electromagnetic interference | |
| CN109937476B (zh) | 晶片级封装和方法 | |
| US10964594B2 (en) | Methods of packaging semiconductor devices including placing semiconductor devices into die caves | |
| US7666709B1 (en) | Semiconductor device and method of placing semiconductor die on a temporary carrier using fiducial patterns | |
| US8431479B2 (en) | Semiconductor devices having redistribution structures and packages, and methods of forming the same | |
| US20140217597A1 (en) | Semiconductor Device and Method of Forming Stress Relieving Vias for Improved Fan-Out WLCSP Package | |
| KR20160037805A (ko) | 더미 비아를 갖는 집적 팬아웃 패키지 | |
| CN105023837A (zh) | 划线结构及其形成方法 | |
| TW201735197A (zh) | 半導體結構及其製造方法 | |
| US20090047754A1 (en) | Packaging method involving rearrangement of dice | |
| CN111370329A (zh) | 扇出型晶圆级封装方法 | |
| US9355979B2 (en) | Alignment structures and methods of forming same | |
| US10522452B2 (en) | Packaging methods for semiconductor devices including forming trenches in workpiece to separate adjacent packaging substrates | |
| US20240088095A1 (en) | Fabricating method of semiconductor die with tapered sidewall in package | |
| CN111370324B (zh) | 封装方法 | |
| CN111370320B (zh) | 封装方法 | |
| CN111370328B (zh) | 晶圆级封装方法 | |
| CN111370335B (zh) | 晶圆级系统封装方法 | |
| CN111370327B (zh) | 扇入型晶圆级封装方法 | |
| CN111370338B (zh) | 封装方法 | |
| CN111370334B (zh) | 3d封装方法 | |
| KR100931424B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN111370326B (zh) | 封装方法 | |
| CN105390429A (zh) | 封装方法 | |
| CN111370333B (zh) | 晶圆级系统封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |