CN111370313A - Nmos器件的制备方法 - Google Patents
Nmos器件的制备方法 Download PDFInfo
- Publication number
- CN111370313A CN111370313A CN202010345511.2A CN202010345511A CN111370313A CN 111370313 A CN111370313 A CN 111370313A CN 202010345511 A CN202010345511 A CN 202010345511A CN 111370313 A CN111370313 A CN 111370313A
- Authority
- CN
- China
- Prior art keywords
- stress layer
- layer
- gate structure
- substrate
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 6
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 73
- 230000008569 process Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种NMOS制备方法，包括：提供一衬底，所述衬底上形成有栅极结构和介质层，所述栅极结构覆盖部分衬底，所述介质层覆盖所述栅极结构和所述衬底。在介质层上形成应力层，与现有工艺中在两道侧墙完成之后沉积应力层相比，所述应力层与沟道之间距离缩短了，从而减少应力传递过程中的损失，增加了沟道的电子迁移率。然后，去除部分所述应力层，并使部分所述介质层裸露且剩余的所述应力层覆盖所述栅极结构的侧壁。以剩余的所述应力层作为掩膜，对所述衬底执行LDD离子注入工艺，再去除剩余的所述应力层。故所述NMOS器件的制备方法不仅能够提高电子的迁移率，还减少工艺流程，降低成本，提高制备效率。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种NMOS器件的制备方法。
背景技术
在制备半导体器件过程中会产生各种各样的应力，不同的应力对器件性能有很大的影响，其中大多数的应力都是有益的。根据公式μ＝qTn/m*(其中，μ为电子迁移率，q为电子电量，Tn为电子运动的平均自由时间，m*为电子在运动方向上的有效质量)可知，当电子有效质量降低，电子的迁移率会增大。因此，对于NMOS器件而言，沉积应力层，以施加拉应力从而降低沟道方向的电子有效质量，增强NMOS器件的性能。
现有技术中通常在完成两道侧墙工艺之后沉积一层应力层，再对应力层进行快速热退火处理，通过源漏区实现拉应力向沟道的传递，进而提高电子的迁移率。然而，在实际的工艺实施中，因应力层距离沟道相对较远，退火时应力转移存在较大的损失，故并不能很好的提高电子的迁移率。
与此同时，随着尺寸的逐渐缩小，NMOS器件的热载流子效应会越来越严重。为解决该问题，现有技术开发出降低器件漏极附近峰值电场的轻掺杂漏(LDD)工艺。然而，LDD与栅极距离过小会增加器件的寄生电容。因而需要增大栅极结构与LDD之间的距离。故为实现该目的现有技术中需要实施两道侧墙工艺，其中第一道侧墙的目的是为了控制轻掺杂漏结构到栅极结构的距离，第二道侧墙为了控制源漏极到栅极结构的距离。
在现有的NMOS器件制备工艺中均需要实施两道侧墙结构，以提高电子迁移率，工艺步骤较为繁琐。经研究发现，拉应力可以提升NMOS中电子迁移率，且应力越大，电子迁移率越快。因此，需要一种新的NMOS器件的制备方法，能够缩短应力层与沟道的距离，进而使得拉应力能够有效传递，更好的提高电子的迁移率。且在NMOS器件制备过程中，在保障轻掺杂漏结构到栅极结构距离的同时，能够减少工艺流程，降低成本，提高制备效率。
发明内容
本发明的目的在于提供一种NMOS器件的制备方法，以解决NMOS器件中电子迁移率低的问题。
为解决上述技术问题，本发明提供一种NMOS器件的制备方法，所述NMOS器件的制备方法包括：
提供一衬底，所述衬底上形成有栅极结构和介质层，所述栅极结构覆盖部分所述衬底，所述介质层覆盖所述栅极结构和所述衬底；
在所述介质层上形成应力层；
去除部分所述应力层，并使部分所述介质层裸露且剩余的所述应力层覆盖所述栅极结构的侧壁；
以剩余的所述应力层作为掩膜，对所述衬底执行LDD离子注入工艺；
去除剩余的所述应力层。
可选的，在所述的NMOS器件的制备方法中，在形成所述应力层之后，且去除部分所述应力层之前，所述NMOS器件的制备方法还包括：
对所述应力层进行快速热退火工艺，所述快速热退火工艺的温度介于900℃～1050℃，工艺时间介于2s～6s。
可选的，在所述的NMOS器件的制备方法中，所述应力层的厚度介于
可选的，在所述的NMOS器件的制备方法中，所述应力层的材料包括氮化硅。
可选的，在所述的NMOS器件的制备方法中，所述介质层的材料包括二氧化硅。
可选的，在所述的NMOS器件的制备方法中，部分所述应力层包括所述栅极结构两侧之外的所述应力层；并采用干法刻蚀工艺去除部分所述应力层。
可选的，在所述的NMOS器件的制备方法中，剩余的所述应力层包括栅极结构两侧的所述应力层；并采用湿法刻蚀工艺刻蚀去除剩余的所述应力层，其中，采用的刻蚀液包括热磷酸。
可选的，在所述的NMOS器件的制备方法中，在去除剩余的所述应力层之后，所述NMOS器件的制备方法还包括：
在所述栅极结构两侧形成侧墙。
可选的，在所述的NMOS器件的制备方法中，所述侧墙包括第一氧化硅层、覆盖在所述第一氧化硅层上的氮化硅层和第二氧化硅层。
可选的，在所述的NMOS器件的制备方法中，在所述栅极结构两侧形成侧墙之后，所述NMOS器件的制备方法还包括：
以所述侧墙为掩膜，所述介质层作为阻挡层，对所述衬底执行离子注入工艺，形成源极和漏极。
综上所述，本发明提供一种NMOS制备方法，包括：提供一衬底，所述衬底上形成有栅极结构和介质层，所述栅极结构覆盖部分衬底，所述介质层覆盖所述栅极结构和所述衬底。在介质层上形成应力层，与现有工艺中在两道侧墙完成之后沉积应力层相比，所述应力层与沟道之间距离缩短了，从而减少应力传递过程中的损失，增加了沟道的电子迁移率。然后，去除部分所述应力层，并使部分所述介质层裸露且剩余的所述应力层覆盖所述栅极结构的侧壁。以剩余的所述应力层作为掩膜，对所述衬底执行LDD离子注入工艺，再去除剩余的所述应力层。故所述NMOS器件的制备方法不仅能够提高电子的迁移率，还减少工艺流程，降低成本，提高制备效率。
附图说明
图1是一种形成应力层的结构示意图；
图2是本发明实施例的NMOS器件的制备方法流程图；
图3～图8是本发明实施例的NMOS器件的制备方法中各步骤中半导体结构示意图；
其中，附图标记说明：
10-衬底；11-P阱区；110-浅沟道隔离结构；111-LDD区域；
12-栅极结构；13-介质层；14-侧墙；14a-第一氧化硅层；14b-氮化硅层；14c-第二氧化硅层；15-应力层；S-源极；D-漏极。
具体实施方式
请参阅图1，目前制备NMOS器件的工艺中，为提高电子迁移率，会在栅极结构12及侧墙14形成后，在其表面形成应力层15。这种制备方法中，应力层15距离沟道较远，故在进行退火工艺处理时，应力转移会存在损失，使得应力传递效果不佳，最终导致电子的迁移率不能得到有效的提高。
因此，本实施例提供一种NMOS器件的制备方法，能够有效提升电子的迁移率。
以下结合附图和具体实施例对本发明提出的一种NMOS器件的制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
请参阅图2，本实施例提供一种NMOS器件的制备方法，所述NMOS器件的制备方法具体包括：
步骤一S10：请参阅图3，提供一衬底10，所述衬底10上形成有栅极结构12和介质层13，所述栅极结构12覆盖部分所述衬底10，所述介质层13覆盖所述栅极结构12和所述衬底10。
其中，如图3所示，所述衬底10上通过掺杂P型杂质(如B离子)形成有P阱区11。在所述P阱区11上可通过热氧化工艺形成所述介质层13。所述介质层13的材质包括SiO2。在所述衬底10上还形成有所述栅极结构12。所述介质层13覆盖所述栅极结构12和所述衬底10。此外，在所述P阱区11中，利用浅沟道隔离结构(STI)110隔离相邻两个器件，避免出现短路等问题。
步骤二S20：请参阅图4，在所述介质层13上形成应力层15。
通过等离子体增强式化学气相沉积(PECVD)方法在所述介质层13上沉积一层应力层15。所述应力层15的材料包括Si3N4，Si3N4材料为高应力材料。所述应力层的厚度范围可选为
进一步的，所述厚度范围与现有技术中的第一道侧墙(包括SiO2和Si3N4)的厚度范围相同，用以控制LDD111到栅极结构12直接的距离，实现以应力层15替代现有技术中的第一道侧墙但不改变LDD到栅极的距离的目的，保证NMOS器件性能。
其中，所述应力层15覆盖所述介质层13。进一步的，所述介质层13作为所述应力层15的缓冲层。因为所述应力层15形成的应力很大，如果直接沉积在所述衬底10表面易出现晶格错位，影响器件的可靠性。所以利用所述介质层13作为缓冲层，能够保证器件的可靠性。在形成所述应力层15之后，对形成的所述应力层15进行快速热退火工艺，以使得应力能够有效传递至沟道，从而降低沟道方向的电子有效质量，进而能够提高电子的迁移率，增强NMOS器件的性能。进一步的，所述热退火工艺中的温度范围为900℃～1050℃，例如，所述热退火工艺中的温度可以为900℃、950℃、980℃、1000℃、1025℃或者1050℃等，工艺时间范围为2S～6S。
步骤三S30：请参阅图5，去除部分所述应力层15，剩余的所述应力层15覆盖所述栅极结构12的侧壁并使部分所述介质层13裸露。进一步的，所述部分应力层15包括所述栅极结构12两侧之外的所述应力层15。采用干法刻蚀工艺刻蚀所述应力层15，并保留所述栅极结构12两侧的所述应力层15，即仅保留覆盖所述栅极结构12侧壁的这部分应力层15。
步骤四S40：请参阅图6，以剩余的所述应力层15作为掩膜，对所述衬底10执行LDD离子注入，并在在所述衬底10中形成LDD区域111(如图6所示)。剩余的所述应力层15包括栅极结构12两侧的所述应力层15。进一步的，轻掺杂漏结构(LDD)的制备目的在于降低漏端竖直方向的电场强度，防止热载流子效应引发栅氧化层失效。
其中，利用剩余的所述应力层15作为形成所述LDD区域111的掩膜，能够实现控制所述LDD区域111到栅极结构12之间的距离。因为在现有技术中，通常在形成栅极结构12及介质层13之后会设置两道侧墙，第一道侧墙包括SiO2和Si3N4，其作用是控制LDD到栅极结构的距离，第二道侧墙包括SiO2，Si3N4和SiO2，用于保护栅极结构和控制源漏极到栅极结构的距离。最后，在最外层沉积一层厚的高应力材料，实现应力传递。而本实施例提供的NMOS器件的制备方法，为提高电子迁移率，直接在所述介质层13上形成所述应力层15，缩短所述应力层15与沟道距离。并且为精简工艺程序，利用所述应力层15替代现有技术中的第一道侧墙。因此，保证所述应力层15厚度的同时，将剩余的所述应力层15作为形成所述LDD区域111的掩膜，能够实现现有技术中第一道侧墙控制LDD到栅极距离的目的。
步骤五S50：请参阅图7，去除剩余的所述应力层15。
通过湿法刻蚀工艺，刻蚀去除所述栅极结构12两侧的应力层15。优选的，所述湿法刻蚀中使用的刻蚀药液包括热磷酸。
请参阅图8，在去除剩余的所述应力层15之后，所述NMOS器件的制备方法还包括：在所述栅极结构12两侧形成侧墙14。所述侧墙14为SiO2/Si3N4/SiO2(ONO)膜层，包括第一氧化硅层14a、覆盖在所述第一氧化硅层14a上的氮化硅层14b和第二氧化硅层14c。
在形成所述侧墙14之后，利用湿法刻蚀工艺去除所述衬底10表面的部分所述介质层13。剩余的所述介质层13的厚度大约为
用于在形成所述源漏极保护所述衬底10，避免高能离子损伤所述衬底10。然后，以形成后所述侧墙14为掩模，进行离子注入工艺，在所述的LDD区域111下形成源极S和漏极D。
综上所述，本发明提供一种NMOS制备方法，包括：提供一衬底10，所述衬底10上形成有栅极结构12和介质层13，所述栅极结构12覆盖部分所述衬底10，所述介质层13覆盖所述栅极结构12和所述衬底10。在介质层13上形成应力层15，与现有工艺中在两道侧墙完成之后沉积应力层相比，直接在所述介质层13上形成所述应力层15，能够缩短所述应力层15与沟道之间距离，从而减少应力传递过程中的损失，增加了沟道的电子迁移率。然后，去除部分所述应力层15，并使部分所述介质层13裸露且剩余的所述应力层15覆盖所述栅极结构12的侧壁。以剩余的所述应力层15作为掩膜，对所述衬底执行LDD离子注入工艺，从而替代了现有技术中的第一道侧墙，不仅能够实现控制所述栅极结构12与LDD之间的距离，还精简了工艺流程。因此，所述NMOS器件的制备方法不仅能够提高电子的迁移率，还能够减少工艺流程，降低成本，提高制备效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种NMOS器件的制备方法，其特征在于，所述NMOS器件的制备方法包括：
提供一衬底，所述衬底上形成有栅极结构和介质层，所述栅极结构覆盖部分所述衬底，所述介质层覆盖所述栅极结构和所述衬底；
在所述介质层上形成应力层；
去除部分所述应力层，并使部分所述介质层裸露且剩余的所述应力层覆盖所述栅极结构的侧壁；
以剩余的所述应力层作为掩膜，对所述衬底执行LDD离子注入工艺；
去除剩余的所述应力层。
2.根据权利要求1所述的NMOS器件的制备方法，其特征在于，在形成所述应力层之后，且去除部分所述应力层之前，所述NMOS器件的制备方法还包括：
对所述应力层进行快速热退火工艺，所述快速热退火工艺的温度介于900℃～1050℃，工艺时间介于2s～6s。
3.根据权利要求1所述的NMOS器件的制备方法，其特征在于，所述应力层的厚度介于
4.根据权利要求1所述的NMOS器件的制备方法，其特征在于，所述应力层的材料包括氮化硅。
5.根据权利要求1所述的NMOS器件的制备方法，其特征在于，所述介质层的材料包括二氧化硅。
6.根据权利要求1所述的NMOS器件的制备方法，其特征在于，部分所述应力层包括所述栅极结构两侧之外的所述应力层；并采用干法刻蚀工艺去除部分所述应力层。
7.根据权利要求1所述的NMOS器件的制备方法，其特征在于，剩余的所述应力层包括栅极结构两侧的所述应力层；并采用湿法刻蚀工艺刻蚀去除剩余的所述应力层，其中，采用的刻蚀液包括热磷酸。
8.根据权利要求1所述的NMOS器件的制备方法，其特征在于，在去除剩余的所述应力层之后，所述NMOS器件的制备方法还包括：
在所述栅极结构两侧形成侧墙。
9.根据权利要求8所述的NMOS器件的制备方法，其特征在于，所述侧墙包括第一氧化硅层、覆盖在所述第一氧化硅层上的氮化硅层和第二氧化硅层。
10.根据权利要求8所述的NMOS器件的制备方法，其特征在于，在所述栅极结构两侧形成侧墙之后，所述NMOS器件的制备方法还包括：
以所述侧墙为掩膜，所述介质层作为阻挡层，对所述衬底执行离子注入工艺，形成源极和漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010345511.2A CN111370313B (zh) | 2020-04-27 | 2020-04-27 | Nmos器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010345511.2A CN111370313B (zh) | 2020-04-27 | 2020-04-27 | Nmos器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370313A true CN111370313A (zh) | 2020-07-03 |
| CN111370313B CN111370313B (zh) | 2023-08-18 |
Family
ID=71211127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010345511.2A Active CN111370313B (zh) | 2020-04-27 | 2020-04-27 | Nmos器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370313B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101517731A (zh) * | 2006-07-31 | 2009-08-26 | 先进微装置公司 | 用于通过基于受应力的注入掩膜的应力记忆法而形成受应变的晶体管的方法 |
| CN102956492A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制作方法、mos晶体管及其制作方法 |
| CN103337458A (zh) * | 2013-06-24 | 2013-10-02 | 上海华力微电子有限公司 | 改善半导体器件电性参数的方法 |
| CN103545257A (zh) * | 2012-07-12 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
-
2020
- 2020-04-27 CN CN202010345511.2A patent/CN111370313B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101517731A (zh) * | 2006-07-31 | 2009-08-26 | 先进微装置公司 | 用于通过基于受应力的注入掩膜的应力记忆法而形成受应变的晶体管的方法 |
| CN102956492A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制作方法、mos晶体管及其制作方法 |
| CN103545257A (zh) * | 2012-07-12 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
| CN103337458A (zh) * | 2013-06-24 | 2013-10-02 | 上海华力微电子有限公司 | 改善半导体器件电性参数的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370313B (zh) | 2023-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7867860B2 (en) | Strained channel transistor formation | |
| US8022483B2 (en) | Semiconductor and manufacturing method for the same | |
| US7981750B2 (en) | Methods of fabrication of channel-stressed semiconductor devices | |
| US7517766B2 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| US8420492B2 (en) | MOS transistor and method for forming the same | |
| US7494895B2 (en) | Method of fabricating a three-dimensional MOSFET employing a hard mask spacer | |
| US20120292673A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| US7871897B2 (en) | Method of forming shallow trench isolation regions in devices with NMOS and PMOS regions | |
| JP2009065020A (ja) | 半導体装置及びその製造方法 | |
| US20080237734A1 (en) | Complementary metal-oxide-semiconductor transistor and method of fabricating the same | |
| KR20110135771A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| JP2009033173A (ja) | 半導体素子およびその製造方法 | |
| US8269318B2 (en) | MOS device | |
| JP2007324391A (ja) | 半導体装置及びその製造方法 | |
| US8846475B2 (en) | Method for fabricating a semiconductor device | |
| JP4086099B2 (ja) | 半導体素子の形成方法 | |
| CN102117773B (zh) | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 | |
| CN111370313B (zh) | Nmos器件的制备方法 | |
| CN105336703A (zh) | 一种半导体器件的制作方法 | |
| US7863692B2 (en) | Semiconductor device | |
| JP2006310524A (ja) | 半導体装置およびその製造方法 | |
| CN104716042A (zh) | 一种半导体器件的制造方法 | |
| CN103730343B (zh) | 一种半导体器件结构及其制作方法 | |
| TWI787339B (zh) | 半導體裝置之製造方法 | |
| KR100900152B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |