CN111369933B - 亚像素电路、像素驱动方法、显示面板和显示装置 - Google Patents

亚像素电路、像素驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN111369933B
CN111369933B CN202010206644.1A CN202010206644A CN111369933B CN 111369933 B CN111369933 B CN 111369933B CN 202010206644 A CN202010206644 A CN 202010206644A CN 111369933 B CN111369933 B CN 111369933B
Authority
CN
China
Prior art keywords
sub
circuit
pixel
control
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010206644.1A
Other languages
English (en)
Other versions
CN111369933A (zh
Inventor
麦轩伟
岳晗
张国才
闫俊伟
王大军
王宏
董士豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010206644.1A priority Critical patent/CN111369933B/zh
Publication of CN111369933A publication Critical patent/CN111369933A/zh
Application granted granted Critical
Publication of CN111369933B publication Critical patent/CN111369933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种亚像素电路、像素驱动方法、显示面板和显示装置。亚像素电路包括发光元件、像素驱动电路和控制电路，像素驱动电路用于向所述控制电路提供驱动电流；控制电路用于根据补偿数据线上的补偿数据电压信号，控制将驱动电流传送至发光元件，或者，控制电路用于根据补偿数据线上的补偿数据电压信号，控制将驱动电流传送至显示面板包括的第一相邻亚像素电路中的控制电路；第一相邻亚像素电路与所述亚像素电路位于同一行且具有相同颜色；亚像素电路包含于第一像素单元，第一相邻亚像素电路包含于第二像素单元，第一像素单元和第二像素单元相邻。本发明能够补偿因为发光元件故障造成的显示不良现象，大幅降低工艺难度及生产的成本。

Description

亚像素电路、像素驱动方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种亚像素电路、像素驱动方法、显示面板和显示装置。
背景技术
微型发光二极管显示器或Mini LED(迷你发光二极管)显示器是由大量的LED(发光二极管)芯片组成一块显示屏，要保证每一颗LED芯片发光状态良好，目前业界常见的做法有二种：一是利用工艺手段来解决，使工艺良率达到100％，或是付出巨大的成本作修复的工作；二是在同一像素中放置2倍甚至4倍数量的并联芯片，这两种做法都带来了非常高的生产成本。
发明内容
本发明的主要目的在于提供一种亚像素电路、像素驱动方法、显示面板和显示装置，解决现有技术中发光元件故障造成的显示不良现象。
为了达到上述目的，本发明提供了一种亚像素电路，应用于显示面板，所述亚像素电路包括发光元件、像素驱动电路和控制电路，其中，
所述像素驱动电路用于向所述控制电路提供驱动电流；
所述控制电路用于根据补偿数据线上的补偿数据电压信号，控制将所述驱动电流传送至所述发光元件，或者，所述控制电路用于根据补偿数据线上的补偿数据电压信号，控制将所述驱动电流传送至所述显示面板包括的第一相邻亚像素电路中的控制电路；所述第一相邻亚像素电路与所述亚像素电路位于同一行且具有相同颜色；
所述亚像素电路包含于第一像素单元，所述第一相邻亚像素电路包含于第二像素单元，所述第一像素单元和所述第二像素单元相邻。
可选的，所述控制电路包括数据写入子电路、第一控制子电路、第二控制子电路和存储子电路；
所述数据写入子电路用于在相应行栅线提供的栅极驱动信号的控制下，将相应列补偿数据线提供的补偿数据电压信号写入所述第一控制子电路的控制端；
所述存储子电路与所述第一控制子电路的控制端电连接，所述存储子电路用于维持所述第一控制子电路的控制端的电位；
所述第一控制子电路的第一端与所述像素驱动电路的驱动电流输出端电连接，所述第一控制子电路的第二端与所述发光元件电连接，所述第一控制子电路用于在其控制端的电位的控制下，控制所述驱动电流输出端与所述发光元件之间连通或断开；
所述第二控制子电路的控制端与所述第一控制子电路的控制端电连接，所述第二控制子电路的第一端与所述第一相邻亚像素电路包括的控制电路电连接，所述第二控制子电路的第二端与所述驱动电流输出端电连接，所述第二控制子电路用于在其控制端的电位的控制下，控制所述第二控制子电路的第一端与所述第二控制子电路的第二端之间连通或断开。
可选的，所述数据写入子电路包括数据写入晶体管；
所述数据写入晶体管的控制极与所述相应行栅线电连接，所述数据写入晶体管的第一极与所述相应列补偿数据线电连接，所述数据写入晶体管的第二极与所述第一控制子电路的控制端电连接。
可选的，所述第一控制子电路包括第一控制晶体管；所述第二控制子电路包括第二控制晶体管；
所述第一控制晶体管的控制极为所述第一控制子电路的控制端，所述第一控制晶体管的第一极为所述第一控制子电路的第一端，所述第一控制晶体管的第二极为所述第一控制子电路的第二端；
所述第二控制晶体管的控制极为所述第二控制子电路的控制端，所述第二控制晶体管的第一极为所述第二控制子电路的第一端，所述第二控制晶体管的第二极为所述第二控制子电路的第二端；
所述第一控制晶体管为p型晶体管，所述第二控制晶体管为n型晶体管；或者，所述第一控制晶体管为n型晶体管，所述第二控制晶体管为p型晶体管。
可选的，所述存储子电路包括存储电容；
所述存储电容的第一端与所述第一控制子电路的控制端电连接，所述存储电容的第二端与公共电极电压端电连接。
可选的，所述存储子电路包括静态存储器；所述静态存储器包括第一存储晶体管、第二存储晶体管、第三存储晶体管和第四存储晶体管；
所述第一存储晶体管的控制极与所述第三存储晶体管的控制极电连接，所述第一存储晶体管的第一极与第一电压端电连接，所述第一存储晶体管的第二极与所述第二存储晶体管的控制极电连接；
所述第二存储晶体管的第一极与所述第一电压端电连接，所述第二存储晶体管的第二极与所述第一控制子电路的控制端电连接；
所述第三存储晶体管的第一极与所述第一存储晶体管的第二极电连接，所述第三存储晶体管的第二极与第二电压端电连接；
所述第四存储晶体管的控制极与所述第二存储晶体管的控制极电连接，所述第四存储晶体管的第一极与所述第二存储晶体管的第二极电连接，所述第四存储晶体管的第二极与所述第二电压端电连接；
所述第一存储晶体管和所述第二存储晶体管为p型晶体管，所述第三存储晶体管和所述第四存储晶体管为n型晶体管。
可选的，所述第二控制子电路的第二端还与所述显示面板包括的第二相邻亚像素电路中的控制电路电连接，用于在所述第二相邻亚像素电路驱动的发光元件故障时，接收所述第二相邻亚像素电路中的像素驱动电路通过所述第二相邻亚像素电路包括的控制电路提供的驱动电流；
所述第二相邻亚像素电路与所述亚像素电路位于同一行并具有相同颜色；所述第二相邻亚像素电路包含于第三像素单元，所述第一像素单元和所述第三像素单元相邻。
本发明还提供了一种像素驱动方法，应用于上述的亚像素电路，所述像素驱动方法包括：
所述像素驱动电路向所述控制电路提供驱动电流；
所述控制电路根据补偿数据线上的补偿数据电压信号，控制将所述驱动电流传送至所述发光元件，或者，控制将所述驱动电流传送至所述显示面板包括的第一相邻亚像素电路中的控制电路。
可选的，所述控制电路包括数据写入子电路、第一控制子电路、第二控制子电路和存储子电路；补偿时间包括显示面板开机之间的补偿时间段和/或设置于相邻的显示周期之间的补偿时间段；所述像素驱动方法包括：
在所述补偿时间段，数据写入子电路在相应行栅线提供的栅极驱动信号的控制下，将补偿数据线上的补偿数据电压信号写入所述第一控制子电路的控制端；所述存储子电路维持所述第一控制子电路的控制端的电位；当所述亚像素电路包括的发光元件故障时，所述补偿数据电压信号的电位为无效电压，当所述亚像素电路包括的发光元件能正常发光时，所述补偿数据电压信号的电位为有效电压；
在所述显示周期包括的显示时间段，亚像素电路包括的像素驱动电路提供驱动电流；当所述补偿数据电压信号的电位为无效电压时，第二控制子电路控制将所述驱动电流提供至所述第一相邻亚像素电路包括的控制电路，所述第一控制子电路控制其第一端与所述第二控制子电路的第二端之间断开；当所述补偿数据电压信号的电位为有效电压时，所述第二控制子电路控制断开其第一端与所述第二控制子电路的第二端之间的连接，所述第一控制子电路控制将所述驱动电流提供至所述发光元件。
本发明还提供了一种显示面板，包括多个像素单元，所述像素单元包括多个上述的亚像素电路。
可选的，所述像素单元包括第一像素电路、第二像素电路和第三像素电路；
所述第一像素电路包括第一亚像素电路、第二亚像素电路和第三亚像素电路，所述第一亚像素电路、所述第二亚像素电路和所述第三亚像素电路排列组成一个三角形，所述第一亚像素电路位于第n行，所述第二亚像素电路和所述第三亚像素电路位于第n+1行；
所述第二像素电路包括第四亚像素电路、第五亚像素电路和第六亚像素电路，所述第四亚像素电路、所述第五亚像素电路和所述第六亚像素电路排列组成一个三角形，所述第四亚像素电路位于第n+2行，所述第五亚像素电路和所述第六亚像素电路位于第n+3行；
所述第三像素电路包括第七亚像素电路、第八亚像素电路和第九亚像素电路，所述第七亚像素电路、所述第八亚像素电路和所述第九亚像素电路排列组成一个三角形，所述第七亚像素电路位于第n+2行，所述第八亚像素电路和所述第九亚像素电路位于第n+3行；
所述第一像素电路、所述第二像素电路和第三像素电路排列组成六边形；n为正整数；
所述第一亚像素电路具有的颜色、所述第四亚像素电路具有的颜色和所述第七亚像素电路具有的颜色相同；
所述第二亚像素电路具有的颜色、所述第五亚像素电路具有的颜色和所述第八亚像素电路具有的颜色相同；所述第三亚像素电路具有的颜色、所述第六亚像素电路具有的颜色和所述第九亚像素电路具有的颜色相同；
第一亚像素电路具有的颜色、所述第二亚像素电路具有的颜色和所述第三亚像素电路具有的颜色互不相同。
可选的，该六边形的边缘包括第一侧边、第二侧边、第三侧边、第四侧边、第五侧边和第六侧边；所述第一侧边位于第一相交点和第二相交点之间，所述第二侧边位于第二相交点和第三相交点之间，所述第三侧边位于第三相交点和第四相交点之间，所述第四侧边位于所述第四相交点和第五相交点之间，所述第五侧边位于所述第五相交点和第六相交点之间，所述第六侧边位于所述第六相交点和所述第一相交点之间；
第一亚像素电路设置于所述第一侧边，所述第二亚像素电路设置于所述六边形的中心与所述第一相交点之间，所述第三亚像素电路设置于所述六边形的中心与所述第二相交点之间，所述第四亚像素电路设置于所述六边形的中心与所述第三相交点之间，所述第五亚像素电路设置于所述六边形的中心与所述第四相交点之间，所述第六亚像素电路设置于所述第三侧边；所述第七亚像素电路设置于所述六边形的中心与所述第六相交点之间，所述第八亚像素电路设置于所述第五侧边，所述第九亚像素电路设置于所述六边形的中心点与所述第五相交点之间。
可选的，第一像素单元和第二像素单元相邻；第一像素单元和第三像素单元相邻；所述第二像素单元位于所述第一像素单元的第一侧，所述第三像素单元位于所述第一像素单元远离所述第二像素单元的一侧；第一像素单元包括的第一像素电路、第二像素电路和第三像素电路排列组成第一六边形；
所述第二像素单元包括的第六亚像素电路位于所述第一六边形的第六侧边，所述第三像素单元包括的第八亚像素电路位于所述第一六边形的第二侧边。
本发明还提供了一种显示装置，包括上述的显示面板。
与现有技术相比，本发明所述的亚像素电路、像素驱动方法、显示面板和显示装置，能够补偿因为发光元件故障造成的显示不良现象，大幅降低工艺难度及生产的成本。
附图说明
图1是本发明实施例所述的亚像素电路的结构图；
图2是第一像素单元包括的各亚像素电路的示意图；
图3是在图2的基础上增加S0、S1、S2、S3、S4、S5和S6的示意图；
图4是第一像素单元、第二像素单元和第三像素单元的位置关系示意图；
图5是本发明另一实施例所述的亚像素电路的结构图；
图6是本发明所述的亚像素电路的第一具体实施例的电路图；
图7是本发明所述的亚像素电路的第二具体实施例的电路图；
图8是在图6所示的亚像素电路的第一具体实施例的基础上增加第一相邻亚像素电路81和第二相邻亚像素电路82的示意图；
图9是在图7所示的亚像素电路的第二具体实施例的基础上增加第一相邻亚像素电路81和第二相邻亚像素电路82的示意图；
图10是本发明实施例所述的显示面板包括的部分像素单元的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的亚像素电路，应用于显示面板，如图1所示，所述亚像素电路包括发光元件EL、像素驱动电路11和控制电路12，其中，
所述像素驱动电路11用于向所述控制电路12提供驱动电流；
所述控制电路12分别与所述像素驱动电路11、所述发光元件EL和所述显示面板包括的第一相邻亚像素电路中的控制电路20电连接，用于根据补偿数据线Data上的补偿数据电压信号，控制将所述驱动电流传送至所述发光元件EL，或者，所述控制电路12用于根据补偿数据线Data上的补偿数据电压信号，控制将所述驱动电流传送至所述显示面板包括的第一相邻亚像素电路中的控制电路20；所述第一相邻亚像素电路与所述亚像素电路位于同一行且具有相同颜色；
所述亚像素电路包含于第一像素单元，所述第一相邻亚像素电路包含于第二像素单元，所述第一像素单元和所述第二像素单元相邻。
本发明实施例所述的亚像素电路在工作时，当所述发光元件EL故障时，控制电路12在补偿数据电压信号的控制下，控制将所述驱动电流传送至与第一相邻亚像素电路包括的控制电路20，以使得第一相邻亚像素电路中的发光元件补偿发光，可以补偿因为发光元件EL故障造成的亚像素电路显示不良现象。
本发明实施例所述的亚像素电路在工作时，当发光元件EL能够正常显示时，控制电路12在补偿数据电压信号的控制下，控制将驱动电流传送至发光元件EL，以使得像素驱动电流能够正常驱动发光元件EL发光。
在具体实施时，所述发光元件EL可以为Micro LED(微型发光二极管)或Mini LED(迷你发光二极管)，但不以此为限。
在本发明实施例中，所述发光元件EL故障指的可以是：所述有机发光二极管的阳极与所述有机发光二极管的阴极之间短路，或者，所述有机发光二极管的阳极与所述有机发光二极管的阴极之间断路，但不以此为限。
当本发明实施例所述的亚像素电路中的补偿方式与本发明实施例提供的新的像素排列方式结合时，由于该像素排列方式的高对称性，可以使得即使所述发光元件EL故障，人眼也难以觉察。
在本发明实施例中，本发明实施例所述的显示面板可以包括多个像素单元；
所述像素单元可以包括第一像素电路、第二像素电路和第三像素电路；
所述第一像素电路可以包括第一亚像素电路、第二亚像素电路和第三亚像素电路，所述第一亚像素电路、所述第二亚像素电路和所述第三亚像素电路排列组成一个三角形，所述第一亚像素电路位于第n行，所述第二亚像素电路和所述第三亚像素电路位于第n+1行；
所述第二像素电路可以包括第四亚像素电路、第五亚像素电路和第六亚像素电路，所述第四亚像素电路、所述第五亚像素电路和所述第六亚像素电路排列组成一个三角形，所述第四亚像素电路位于第n+2行，所述第五亚像素电路和所述第六亚像素电路位于第n+3行；
所述第三像素电路可以包括第七亚像素电路、第八亚像素电路和第九亚像素电路，所述第七亚像素电路、所述第八亚像素电路和所述第九亚像素电路排列组成一个三角形，所述第七亚像素电路位于第n+2行，所述第八亚像素电路和所述第九亚像素电路位于第n+3行；
所述第一像素电路、所述第二像素电路和第三像素电路排列组成六边形；n为正整数；
所述第一亚像素电路具有的颜色、所述第四亚像素电路具有的颜色和所述第七亚像素电路具有的颜色相同；
所述第二亚像素电路具有的颜色、所述第五亚像素电路具有的颜色和所述第八亚像素电路具有的颜色相同；所述第三亚像素电路具有的颜色、所述第六亚像素电路具有的颜色和所述第九亚像素电路具有的颜色相同；
第一亚像素电路具有的颜色、所述第二亚像素电路具有的颜色和所述第三亚像素电路具有的颜色互不相同。
在优选情况下，所述三角形为正三角形，所述六边形为正六边形。
如图2所示，第一像素单元中的第一像素电路可以包括第一亚像素电路P11、第二亚像素电路P12和第三亚像素电路P13；
所述第一像素单元中的第一亚像素电路P11为蓝色亚像素电路，所述第一像素单元中的第二亚像素电路P12可以为红色亚像素电路，所述第一像素单元中的第三亚像素电路P13为绿色亚像素电路；
第一像素单元中的第二像素电路可以包括第四亚像素电路P21、第五亚像素电路P22和第六亚像素电路P23；
所述第一像素单元中的第四亚像素电路P21为蓝色亚像素电路，所述第一像素单元中的第五亚像素电路P22可以为红色亚像素电路，所述第一像素单元中的第六亚像素电路P23为绿色亚像素电路；
第一像素单元中的第三像素电路可以包括第七亚像素电路P31、第八亚像素电路P32和第九亚像素电路P33；
所述第一像素单元中的第七亚像素电路P31为蓝色亚像素电路，所述第一像素单元中的第八亚像素电路P32可以为红色亚像素电路，所述第一像素单元中的第九亚像素电路P33为绿色亚像素电路；
P11、P12和P13组成一个正三角形；
P21、P22和P23组成一个正三角形；
P31、P32和P33组成一个正三角形；
所述第一像素单元中的第一像素电路、所述第一像素单元中的第二像素电路和所述第一像素单元中的第三像素电路排列组成第一正六边形；
P11、P12、P13、P21、P22、P23、P31、P32和P33围着所述第一正六边形的中心S0排列；
该第一正六边形的边缘包括第一侧边、第二侧边、第三侧边、第四侧边、第五侧边和第六侧边；所述第一侧边位于第一相交点S1和第二相交点S2之间，所述第二侧边位于第二相交点S2和第三相交点S3之间，所述第三侧边位于第三相交点S3和第四相交点S4之间，所述第四侧边位于所述第四相交点S4和第五相交点S5之间，所述第五侧边位于所述第五相交点S5和第六相交点S6之间，所述第六侧边位于所述第六相交点S6和所述第一相交点S1之间；
其中，P11设置于所述第一侧边，P12设置于所述正六边形的中心与所述第一相交点S1之间，P13设置于所述正六边形的中心S0与所述第二相交点S2之间，P21设置于所述正六边形的中心S0与所述第三相交点S3之间，P22设置于所述正六边形的中心S0与所述第四相交点S4之间，P23设置于所述第三侧边；P31设置于所述正六边形的中心S0与所述第六相交点S5之间，P32设置于所述第五侧边，P33设置于所述正六边形的中心点S0与所述第五相交点S5之间。
其中，S0、S1、S2、S3、S4、S5和S6示意于图3中。
在本发明实施例中，P11具有的颜色、P21具有的颜色和P31具有的颜色相同，P12具有的颜色、P22具有的颜色和P32具有的颜色相同，P13具有的颜色、P23具有的颜色和P33具有的颜色相同，P11具有的颜色、P12的颜色和P13的颜色互不相同。
在具体实施时，依显示面板解析度需求，可以调节各侧边与正六边形的中心点的距离，所述像素单元包括的多个亚像素电路对称排列，实现该像素排列方式的高对称性。
在本发明实施例中，根据一种具体实施方式，P11具有的颜色、P21具有的颜色和P31具有的颜色为蓝色，P12具有的颜色、P22具有的颜色和P32具有的颜色为红色，P13具有的颜色、P23具有的颜色和P33具有的颜色为绿色；或者，
根据另一种具体实施方式，P11具有的颜色、P21具有的颜色和P31具有的颜色为红色，P12具有的颜色、P22具有的颜色和P32具有的颜色为绿色，P13具有的颜色、P23具有的颜色和P33具有的颜色为蓝色；或者，
根据又一种具体实施方式，P11具有的颜色、P21具有的颜色和P31具有的颜色为蓝色，P12具有的颜色、P22具有的颜色和P32具有的颜色为绿色，P13具有的颜色、P23具有的颜色和P33具有的颜色为红色；或者，
根据再一种具体实施方式，P11具有的颜色、P21具有的颜色和P31具有的颜色为绿色，P12具有的颜色、P22具有的颜色和P32具有的颜色为蓝色，P13具有的颜色、P23具有的颜色和P33具有的颜色为红色；或者，
根据又一种具体实施方式，P11具有的颜色、P21具有的颜色和P31具有的颜色为绿色，P12具有的颜色、P22具有的颜色和P32具有的颜色为红色，P13具有的颜色、P23具有的颜色和P33具有的颜色为蓝色；
但不以上为限。
在实际操作时，如上颜色也可以被替换为其他颜色。
本发明实施例所述的显示面板可以包括多个像素单元，所述多个像素单元错位排列。
如图4所示，第一像素单元的结构如图2所示，第二像素单元设置于第一像素单元左侧，第三像素单元设置于所述第一像素单元右侧；
如图4所示，P11设置于第m行，P12和P13设置于第m+1行，P21和P31设置于第m+2行，P22、P23、P32和P33设置于第m+3行；m为大于2的整数；
所述第二像素单元中的第一像素电路包括的第一亚像素电路标号为P41，所述第二像素单元中的第一像素电路包括的第二亚像素电路标号为P42，所述第二像素单元中的第一像素电路包括的第三亚像素电路标号为P43；
P41为蓝色亚像素电路，P42可以为红色亚像素电路，P43为绿色亚像素电路；
所述第二像素单元中的第二像素电路包括的第四亚像素电路标号为P51，所述第二像素单元中的第二像素电路包括的第五亚像素电路标号为P52，所述第二像素单元中的第二像素电路包括的第六亚像素电路标号为P53；
P51为蓝色亚像素电路，P52可以为红色亚像素电路，P53为绿色亚像素电路；
所述第二像素单元中的第三像素电路包括的第七亚像素电路标号为P61，所述第二像素单元中的第三像素电路包括的第八亚像素电路标号为P62，所述第二像素单元中的第三像素电路包括的第九亚像素电路标号为P63；
P61为蓝色亚像素电路，P62可以为红色亚像素电路，P63为绿色亚像素电路；
P41、P42和P43组成一个正三角形；
P51、P52和P53组成一个正三角形；
P61、P62和P63组成一个正三角形；
所述第二像素单元中的第一像素电路、所述第二像素单元中的第二像素电路和所述第二像素单元中的第三像素电路排列组成第二正六边形；P41、P42、P43、P51、P52、P53、P61、P62和P63围着该第二正六边形的中心排列；
如图4所示，P53位于所述第一正六边形的第六侧边；
P41位于第m-2行，P42和P43位于第m-1行，P51和P61位于第m行，P52、P53、P62和P63位于第m+1行；
所述第三像素单元中的第一像素电路包括的第一亚像素电路标号为P71，所述第三像素单元中的第一像素电路包括的第二亚像素电路标号为P72，所述第三像素单元中的第一像素电路包括的第三亚像素电路标号为P73；
P71为蓝色亚像素电路，P72可以为红色亚像素电路，P73为绿色亚像素电路；
所述第三像素单元中的第二像素电路包括的第四亚像素电路标号为P81，所述第三像素单元中的第二像素电路包括的第五亚像素电路标号为P82，所述第三像素单元中的第二像素电路包括的第六亚像素电路标号为P83；
P81为蓝色亚像素电路，P82可以为红色亚像素电路，P83为绿色亚像素电路；
所述第三像素单元中的第三像素电路包括的第七亚像素电路标号为P91，所述第三像素单元中的第三像素电路包括的第八亚像素电路标号为P92，所述第三像素单元中的第三像素电路包括的第九亚像素电路标号为P93；
P91为蓝色亚像素电路，P92可以为红色亚像素电路，P93为绿色亚像素电路；
P71、P72和P73组成一个正三角形；
P81、P82和P83组成一个正三角形；
P91、P92和P93组成一个正三角形；
所述第三像素单元中的第一像素电路、所述第三像素单元中的第二像素电路和所述第三像素单元中的第三像素电路排列组成第三正六边形；P71、P72、P73、P81、P82、P83、P91、P92和P93围着该第三正六边形的中心排列；
如图4所示，P92位于所述第一正六边形的第二侧边；
P71位于第m-2行，P72和P73位于第m-1行，P81和P91位于第m行，P82、P83、P92和P93位于第m+1行。
如图4所示，当P12故障时，则第一相邻亚像素电路可以为P92或P52，可以通过P52或P92补偿发光。当发光元件矩阵出现坏点时，坏点周边的同色亚像素电路会增加其包括的发光元件的发光亮度，以补偿坏点的亮度损失，达到坏点修复的效果。
并且，如果P11发生故障，则第一相邻亚像素电路可以为P91或P51，可以通过P51或P91补偿发光；
如果P13故障，则第一相邻亚像素电路可以为P93或P53，可以通过P53或P93补偿发光。
在具体实施时，如图5所示，所述控制电路可以包括数据写入子电路51、第一控制子电路52、第二控制子电路53和存储子电路54；
所述数据写入子电路51分别与相应行栅线Gate、相应列补偿数据线Data和第一控制子电路52的控制端电连接，用于在相应行栅线Gate提供的栅极驱动信号的控制下，将相应列补偿数据线Data提供的补偿数据电压信号Vdata写入所述第一控制子电路52的控制端；
所述存储子电路54与所述第一控制子电路52的控制端电连接，所述存储子电路54用于维持所述第一控制子电路52的控制端的电位；
所述第一控制子电路52的第一端与所述像素驱动电路11的驱动电流输出端电连接，所述第一控制子电路52的第二端与所述发光元件EL电连接，所述第一控制子电路52用于在其控制端的电位的控制下，控制所述驱动电流输出端与所述发光元件EL之间连通或断开；
所述第二控制子电路53的控制端与所述第一控制子电路52的控制端电连接，所述第二控制子电路53的第一端与所述第一相邻亚像素电路包括的控制电路(图5中未示出)电连接，所述第二控制子电路53的第二端与所述驱动电流输出端电连接，所述第二控制子电路53用于在其控制端的电位的控制下，控制所述第二控制子电路53的第一端与所述第二控制子电路53的第二端之间连通或断开。
本发明如图5所示的亚像素电路的实施例在工作时，当图5中的发光元件EL故障时，Data提供的补偿电压信号能够控制第一控制子电路52关断，Data提供的补偿电压信号能够控制第二控制子电路53导通第一相邻亚像素电路包括的控制电路与所述驱动电流输出端之间的连接，以使得所述第一相邻亚像素电路包括的发光元件能够补偿发光。
在本发明实施例中，所述控制电路可以包括数据写入子电路、第一控制子电路、第二控制子电路和存储子电路；补偿时间包括显示面板开机之间的补偿时间段和/或设置于相邻的显示周期之间的补偿时间段；本发明实施例所述的亚像素电路在工作时，
在所述补偿时间段，数据写入子电路在相应行栅线提供的栅极驱动信号的控制下，将补偿数据线上的补偿数据电压信号写入所述第一控制子电路的控制端；所述存储子电路维持所述第一控制子电路的控制端的电位；当所述亚像素电路包括的发光元件故障时，所述补偿数据电压信号的电位为无效电压，当所述亚像素电路包括的发光元件能正常发光时，所述补偿数据电压信号的电位为有效电压；
在所述显示周期包括的显示时间段，亚像素电路包括的像素驱动电路提供驱动电流；当所述补偿数据电压信号的电位为无效电压时，第二控制子电路控制将所述驱动电流提供至所述第一相邻亚像素电路包括的控制电路，所述第一控制子电路控制其第一端与所述第二控制子电路的第二端之间断开；当所述补偿数据电压信号的电位为有效电压时，所述第二控制子电路控制断开其第一端与所述第二控制子电路的第二端之间的连接，所述第一控制子电路控制将所述驱动电流提供至所述发光元件。
在本发明实施例中，所述无效电压为能够使得第二控制子电路导通，而第一控制子电路关断的电压，所述有效电压为能够使得第二控制子电路关断而第一控制子电路导通的电压；
例如，当第二控制子电路包括的晶体管为n型晶体管，第一控制子电路包括的晶体管为p型晶体管时，无效电压为高电压，有效电压为低电压，但不以此为限；
当第二控制子电路包括的晶体管为p型晶体管，第一控制子电路包括的晶体管为n型晶体管时，无效电压为低电压，有效电压为高电压，但不以此为限。
具体的，所述数据写入子电路可以包括数据写入晶体管；
所述数据写入晶体管的控制极与所述相应行栅线电连接，所述数据写入晶体管的第一极与所述相应列补偿数据线电连接，所述数据写入晶体管的第二极与所述第一控制子电路的控制端电连接。
具体的，所述第一控制子电路可以包括第一控制晶体管；所述第二控制子电路可以包括第二控制晶体管；
所述第一控制晶体管的控制极为所述第一控制子电路的控制端，所述第一控制晶体管的第一极为所述第一控制子电路的第一端，所述第一控制晶体管的第二极为所述第一控制子电路的第二端；
所述第二控制晶体管的控制极为所述第二控制子电路的控制端，所述第二控制晶体管的第一极为所述第二控制子电路的第一端，所述第二控制晶体管的第二极为所述第二控制子电路的第二端。
在本发明实施例中，所述第一控制晶体管为p型晶体管，所述第二控制晶体管为n型晶体管；或者，所述第一控制晶体管为n型晶体管，所述第二控制晶体管为p型晶体管。
根据一种具体实施方式，所述存储子电路包括存储电容；
所述存储电容的第一端与所述第一控制子电路的控制端电连接，所述存储电容的第二端与公共电极电压端电连接。
在优选情况下，所述存储电容为静态存储电容，静态存储的目的是不会漏电，只需在显示面板开机时将补偿数据电压一次写入，静态存储电容即可维持第一控制子电路的控制端的电位。
根据另一种具体实施方式，所述存储子电路可以包括静态存储器；所述静态存储器包括第一存储晶体管、第二存储晶体管、第三存储晶体管和第四存储晶体管；
所述第一存储晶体管的控制极与所述第三存储晶体管的控制极电连接，所述第一存储晶体管的第一极与第一电压端电连接，所述第一存储晶体管的第二极与所述第二存储晶体管的控制极电连接；
所述第二存储晶体管的第一极与所述第一电压端电连接，所述第二存储晶体管的第二极与所述第一控制子电路的控制端电连接；
所述第三存储晶体管的第一极与所述第一存储晶体管的第二极电连接，所述第三存储晶体管的第二极与第二电压端电连接；
所述第四存储晶体管的控制极与所述第二存储晶体管的控制极电连接，所述第四存储晶体管的第一极与所述第二存储晶体管的第二极电连接，所述第四存储晶体管的第二极与所述第二电压端电连接；
所述第一存储晶体管和所述第二存储晶体管为p型晶体管，所述第三存储晶体管和所述第四存储晶体管为n型晶体管。
在本发明实施例中，所述第一电压端可以为高电压端，所述第二电压端可以为低电压端，但不以此为限。
在优选情况下，本发明实施例采用静态存储器来维持第一控制子电路的控制端的电位，静态存储的目的是不会漏电，只需在显示面板开机时将补偿数据电压一次写入，静态存储器即可维持第一控制子电路的控制端的电位。
在具体实施时，所述第二控制子电路的第二端还可以与所述显示面板包括的第二相邻亚像素电路中的控制电路电连接，用于在所述第二相邻亚像素电路驱动的发光元件故障时，接收所述第二相邻亚像素电路中的像素驱动电路通过所述第二相邻亚像素电路包括的控制电路提供的驱动电流；
所述第二相邻亚像素电路与所述亚像素电路位于同一行并具有相同颜色；所述第二相邻亚像素电路包含于第三像素单元，所述第一像素单元和所述第三像素单元相邻。
例如，在图4所示的实施例中，
第二相邻亚像素电路可以为P52，当P52故障时，P52包括的像素驱动电路提供的像素驱动电流提供至P12包括的控制电路；或者，
所述第二相邻亚像素电路也可以为P92，当P92故障时，P92包括的像素驱动电路提供的像素驱动电流提供至P12包括的控制电路；或者，
第二相邻亚像素电路可以为P51，当P51故障时，P51包括的像素驱动电路提供的像素驱动电流提供至P11包括的控制电路；或者，
所述第二相邻亚像素电路也可以为P91，当P91故障时，P91包括的像素驱动电路提供的像素驱动电流提供至P11包括的控制电路；或者，
第二相邻亚像素电路可以为P53，当P53故障时，P53包括的像素驱动电路提供的像素驱动电流提供至P13包括的控制电路；或者，
所述第二相邻亚像素电路也可以为P93，当P93故障时，P931包括的像素驱动电路提供的像素驱动电流提供至P13包括的控制电路。
下面通过两个具体实施例来说明本发明所述的亚像素电路。
如图6所示，在图5所示的亚像素电路的实施例的基础上，在本发明所述的亚像素电路的第一具体实施例中，所述发光元件为微型发光二极管MLED；
所述数据写入子电路51包括数据写入晶体管T2；
所述数据写入晶体管T2的栅极与所述相应行栅线Gate电连接，所述数据写入晶体管T2的源极与所述相应列补偿数据线Data电连接，所述数据写入晶体管T2的漏极与第一控制晶体管T3的栅极电连接；Data用于提供补偿数据电压信号Vdata；
所述第一控制子电路52包括第一控制晶体管T3；所述第二控制子电路53包括第二控制晶体管T1；
所述第一控制晶体管T3的栅极与所述第二控制晶体管T1的栅极电连接，所述第一控制晶体管T3的源极与所述像素驱动电路11的驱动电流输出端电连接，所述第一控制晶体管T3的漏极与MLED的阳极电连接；MLED的阴极接入第一低电压VSS；
所述第二控制晶体管T1的漏极与所述第一相邻亚像素电路包括的控制电路(图6中未示出)电连接，所述第二控制晶体管T1的源极与所述像素驱动电路11的驱动电流输出端电连接；
所述存储子电路54包括存储电容C1；
所述存储电容C1的第一端与所述第一控制晶体管T3的栅极电连接，所述存储电容C1的第二端与公共电极电压端电连接；所述公共电极电压端用于提供公共电极电压VCOM。
在本发明实施例中，所述存储电容的第二端也可以与低电压端或地端电连接。
本发明如图6所述的亚像素电路的第一具体实施例在工作时，当MLED短路或断路时，在补偿时间段，Gate提供低电压信号，以控制T2打开，将Vdata写入T3的栅极，Vdata为高电压信号，以控制T3断开，T1打开，C1维持T3的栅极的电位；
在显示周期，C1维持T3的栅极的电位；
在显示周期包括的显示时间段，像素驱动电路11提供像素驱动电流，T3断开，T1打开，以控制将所述像素驱动电流提供至第一相邻亚像素电路包括的发光元件，以控制所述第一相邻亚像素电路包括的发光元件补偿发光。
在本发明实施例中，由于第一相邻亚像素电路与如图6所示的亚像素电路的第一具体实施例位于同一行，因此第一相邻亚像素电路包括的像素驱动电路也可能会向第一相邻亚像素电路包括的发光元件提供像素驱动电流，因此该发光元件的总的驱动电流可以为两个像素驱动电流的和值。
本发明如图6所述的亚像素电路的第一具体实施例在工作时，当MLED能够正常显示时，在补偿时间段，Gate提供低电压信号，以控制T2打开，将Vdata写入T3的栅极，Vdata为低电压信号，以控制T3打开，T1关断，C1维持T3的栅极的电位；
在显示周期，C1维持T3的栅极的电位；
在显示周期包括的显示时间段，像素驱动电路11提供像素驱动电流，T3打开，T1关断，像素驱动电路11正常驱动MLED发光。
在图6所示的第一具体实施例中，T1为n型薄膜晶体管，T2和T3都为p型薄膜晶体管，但不以此为限；
如图7所示，在图5所示的亚像素电路的实施例的基础上，在本发明所述的亚像素电路的第二具体实施例中，所述发光元件为微型发光二极管MLED；
所述数据写入子电路51包括数据写入晶体管T2；
所述数据写入晶体管T2的栅极与所述相应行栅线Gate电连接，所述数据写入晶体管T2的源极与所述相应列补偿数据线Data电连接，所述数据写入晶体管T2的漏极与第一控制晶体管T3的栅极电连接；Data用于提供补偿数据电压信号Vdata；
所述第一控制子电路52包括第一控制晶体管T3；所述第二控制子电路53包括第二控制晶体管T1；
所述第一控制晶体管T3的栅极与所述第二控制晶体管T1的栅极电连接，所述第一控制晶体管T3的源极与所述像素驱动电路11的驱动电流输出端电连接，所述第一控制晶体管T3的漏极与MLED的阳极电连接；MLED的阴极接入第一低电压VSS；
所述第二控制晶体管T1的漏极与所述第一相邻亚像素电路包括的控制电路(图6中未示出)电连接，所述第二控制晶体管T1的源极与所述像素驱动电路11的驱动电流输出端电连接；
所述存储子电路54包括静态存储器；
所述静态存储器包括第一存储晶体管M1、第二存储晶体管M2、第三存储晶体管M3和第四存储晶体管M4；
所述第一存储晶体管M1的栅极与所述第三存储晶体管M3的栅极电连接，所述第一存储晶体管M1的源极接入高电压VDD’电连接，所述第一存储晶体管M1的漏极与所述第二存储晶体管M2的栅极电连接；
所述第二存储晶体管M2的源极接入高电压VDD’，所述第二存储晶体管M2的漏极与所述第一控制晶体管T3的栅极电连接；
所述第三存储晶体管M3的漏极与所述第一存储晶体管M1的漏极电连接，所述第三存储晶体管M3的源极接入第二低电压VSS’；
所述第四存储晶体管M4的栅极与所述第二存储晶体管M2的栅极电连接，所述第四存储晶体管M4的漏极与所述第二存储晶体管M2的漏极电连接，所述第四存储晶体管M4的源极接入第二低电压VSS’。
在如图7所示的亚像素电路的第二具体实施例中，T1为n型薄膜晶体管，T2和T3都为p型薄膜晶体管，M1和M2为p型薄膜晶体管，M3和M4为n型薄膜晶体管，但不以此为限。
在本发明实施例中，VSS可以与VSS’相同，VSS也可以与VSS’不同。
本发明如图7所示的亚像素电路的第二具体实施例在工作时，当MLED短路或断路时，在补偿时间段，Gate提供低电压信号，以控制T2打开，将Vdata写入T3的栅极，Vdata为高电压信号，以控制T3断开，T1打开，C1维持T3的栅极的电位；
在显示周期，所述静态存储器维持T3的栅极的电位；
在显示周期包括的显示时间段，像素驱动电路11提供像素驱动电流，T3断开，T1打开，以控制将所述像素驱动电流提供至第一相邻亚像素电路包括的发光元件，以控制所述第一相邻亚像素电路包括的发光元件补偿发光。
在本发明实施例中，由于第一相邻亚像素电路与如图7所示的亚像素电路的第二具体实施例位于同一行，因此第一相邻亚像素电路包括的像素驱动电路也可能会向第一相邻亚像素电路包括的发光元件提供像素驱动电流，因此该发光元件的总的驱动电流可以为两个像素驱动电流的和值。
本发明如图7所述的亚像素电路的第二具体实施例在工作时，当MLED能够正常显示时，在补偿时间段，Gate提供低电压信号，以控制T2打开，将Vdata写入T3的栅极，Vdata为低电压信号，以控制T3打开，T1关断，C1维持T3的栅极的电位；
在显示周期，所述静态存储器维持T3的栅极的电位；
在显示周期包括的显示时间段，像素驱动电路11提供像素驱动电流，T3打开，T1关断，像素驱动电路11正常驱动MLED发光。
如图8所示，在图6所示的亚像素电路的第一具体实施例的基础上增加第一相邻亚像素电路81和第二相邻亚像素电路82；
所述第一相邻亚像素电路81的结构、所述第二相邻亚像素电路82的结构与本发明所述的亚像素电路的第一具体实施例的结构相同；
所述第一相邻亚像素电路81包括第二像素驱动电路811、第三控制晶体管T6、第四控制晶体管T4、第二数据写入晶体管T5、第二存储电容C2和第二微型发光二极管MLED2；
T1的漏极与T4的源极电连接；
T5的栅极与所述相应行栅线Gate电连接，T5的源极与第一补偿数据线Data1电连接，T5的漏极与T6的栅极电连接；Data1用于提供第一补偿数据电压信号Vdata1；
T6的栅极与T4的栅极电连接，T6的源极与所述第二像素驱动电路811的驱动电流输出端电连接，T6的漏极与MLED2的阳极电连接；MLED2的阴极接入第一低电压VSS；
T4的源极与所述第二像素驱动电路811的驱动电流输出端电连接；
C2的第一端与T6的栅极电连接，C2的第二端与公共电极电压端电连接；所述公共电极电压端用于提供公共电极电压VCOM；
所述第二相邻亚像素电路82包括第三像素驱动电路821、第五控制晶体管T9、第六控制晶体管T7、第三数据写入晶体管T8、第三存储电容C3和第三微型发光二极管MLED3；
T4的漏极与T7的源极电连接；
T8的栅极与所述相应行栅线Gate电连接，T8的源极与第二补偿数据线Data2电连接，T8的漏极与T9的栅极电连接；Data2用于提供第二补偿数据电压信号Vdata2；
T9的栅极与T7的栅极电连接，T9的源极与所述第三像素驱动电路821的驱动电流输出端电连接，T9的漏极与MLED3的阳极电连接；MLED3的阴极接入第一低电压VSS；
T7的源极与所述第三像素驱动电路821的驱动电流输出端电连接；
C3的第一端与T9的栅极电连接，C3的第二端与公共电极电压端电连接；所述公共电极电压端用于提供公共电极电压VCOM。
在图8所示的实施例中，T4为n型薄膜晶体管，T5和T6都为p型薄膜晶体管，T7为n型薄膜晶体管，T8和T9都为p型薄膜晶体管，但不以此为限。
本发明如图8所示的三个亚像素电路在工作时，
当MLED故障时，在补偿时间段，Data写入的Vdata为高电压信号；在补偿时间段和显示周期，C1维持T3的栅极的电位；在显示周期包括的显示时间段，像素驱动电路11提供像素驱动电流，第二像素驱动电路811提供像素驱动电流至T6的源极，T1打开以将像素驱动电路11提供的像素驱动电流提供至T6的源极，T6打开，以使得像素驱动电路11提供的像素驱动电流和第二像素驱动电路811提供的像素驱动电流同时驱动MLED2发光；
当MLED能够正常显示时，在补偿时间段，Data写入的Vdata为低电压信号；在补偿时间段和显示周期，C1维持T3的栅极的电位；在显示周期包括的显示时间段，像素驱动电路11提供像素驱动电流至T3的源极，T3打开，以驱动MLED发光；
当MLED3故障时，在补偿时间段，Data2提供的Vdata2为高电压信号；在补偿时间段和显示周期，C3维持T9的栅极的电位；在显示周期包括的显示时间段，像素驱动电流11提供像素驱动电流至T3的源极，T9关断，T7打开，第三像素驱动电流821提供像素驱动电流至T3的源极，T3打开，以使得像素驱动电路11提供的像素驱动电流和第三像素驱动电路821提供的像素驱动电流同时驱动MLED发光；
当MLED3能够正常显示时，在补偿时间段，Data2写入的Vdata2为低电压信号；在补偿时间段和显示周期，C3维持T9的栅极的电位；在显示周期包括的显示时间段，第三像素驱动电路821提供像素驱动电流至T9的源极，T9打开，以驱动MLED3发光。
如图9所示，在图7所示的亚像素电路的第一具体实施例的基础上增加第一相邻亚像素电路81和第二相邻亚像素电路82；
所述第一相邻亚像素电路81的结构、所述第二相邻亚像素电路82的结构与本发明所述的亚像素电路的第二具体实施例的结构相同；
所述第一相邻亚像素电路81包括第二像素驱动电路811、第三控制晶体管T6、第四控制晶体管T4、第二数据写入晶体管T5、第二静态存储器和第二微型发光二极管MLED2；
T1的漏极与T4的源极电连接；
T5的栅极与所述相应行栅线Gate电连接，T5的源极与第一补偿数据线Data1电连接，T5的漏极与T6的栅极电连接；Data1用于提供第一补偿数据电压信号Vdata1；
T6的栅极与T4的栅极电连接，T6的源极与所述第二像素驱动电路811的驱动电流输出端电连接，T6的漏极与MLED2的阳极电连接；MLED2的阴极接入第一低电压VSS；
T4的源极与所述第二像素驱动电路811的驱动电流输出端电连接；
所述第二相邻亚像素电路82包括第三像素驱动电路821、第五控制晶体管T9、第六控制晶体管T7、第三数据写入晶体管T8、第三静态存储器和第三微型发光二极管MLED3；
T4的漏极与T7的源极电连接；
T8的栅极与所述相应行栅线Gate电连接，T8的源极与第二补偿数据线Data2电连接，T8的漏极与T9的栅极电连接；Data2用于提供第二补偿数据电压信号Vdata2；
T9的栅极与T7的栅极电连接，T9的源极与所述第三像素驱动电路821的驱动电流输出端电连接，T9的漏极与MLED3的阳极电连接；MLED3的阴极接入第一低电压VSS；
T7的源极与所述第三像素驱动电路821的驱动电流输出端电连接。
在图9所示的实施例中，所述第二静态存储器包括第五存储晶体管M5、第六存储晶体管M6、第七存储晶体管M7和第八存储晶体管M8；
M5的栅极与M7的栅极电连接，M5的源极接入高电压VDD’，M5的漏极与M6的栅极电连接；
M6的源极接入高电压VDD’，M6的漏极与T6的栅极电连接；
M7的漏极与M5的漏极电连接，M7的源极接入第二低电压VSS’；
M8的栅极与M6的栅极电连接，M8的漏极与M6的漏极电连接，M8的源极接入第二低电压VSS’；
所述第三静态存储器包括第九存储晶体管M9、第十存储晶体管M10、第十一存储晶体管M11和第十二存储晶体管M12；
M9的栅极与M11的栅极电连接，M9的源极接入高电压VDD’，M9的漏极与M10的栅极电连接；
M10的源极接入高电压VDD’，M10的漏极与T9的栅极电连接；
M11的漏极与M9的漏极电连接，M11的源极接入第二低电压VSS’；
M12的栅极与M10的栅极电连接，M12的漏极与M10的漏极电连接，M12的源极接入第二低电压VSS’。
在图9所示的实施例中，T4为n型薄膜晶体管，T5和T6都为p型薄膜晶体管，T7为n型薄膜晶体管，T8和T9都为p型薄膜晶体管，但不以此为限。
在图9所示的实施例中，M5和M6为p型薄膜晶体管，M7和M8为n型薄膜晶体管，M9和M10为p型薄膜晶体管，M11和M12为n型薄膜晶体管，但不以此为限。
本发明如图9所示的三个亚像素电路在工作时，
当MLED故障时，在补偿时间段，Data写入的Vdata为高电压信号；在补偿时间段和显示周期，静态存储器维持T3的栅极的电位；在显示周期包括的显示时间段，像素驱动电路11提供像素驱动电流，第二像素驱动电路811提供像素驱动电流至T6的源极，T1打开以将像素驱动电路11提供的像素驱动电流提供至T6的源极，T6打开，以使得像素驱动电路11提供的像素驱动电流和第二像素驱动电路811提供的像素驱动电流同时驱动MLED2发光；
当MLED能够正常显示时，在补偿时间段，Data写入的Vdata为低电压信号；在补偿时间段和显示周期，静态存储器维持T3的栅极的电位；在显示周期包括的显示时间段，像素驱动电路11提供像素驱动电流至T3的源极，T3打开，以驱动MLED发光；
当MLED3故障时，在补偿时间段，Data2提供的Vdata2为高电压信号；在补偿时间段和显示周期，第三静态存储器维持T9的栅极的电位；在显示周期包括的显示时间段，像素驱动电流11提供像素驱动电流至T3的源极，T9关断，T7打开，第三像素驱动电流821提供像素驱动电流至T3的源极，T3打开，以使得像素驱动电路11提供的像素驱动电流和第三像素驱动电路821提供的像素驱动电流同时驱动MLED发光；
当MLED3能够正常显示时，在补偿时间段，Data2写入的Vdata2为低电压信号；在补偿时间段和显示周期，第三静态存储器维持T9的栅极的电位；在显示周期包括的显示时间段，第三像素驱动电路821提供像素驱动电流至T9的源极，T9打开，以驱动MLED3发光。
本发明实施例所述的像素驱动方法，应用于上述的亚像素电路，所述像素驱动方法包括：
所述像素驱动电路向所述控制电路提供驱动电流；
所述控制电路根据补偿数据线上的补偿数据电压信号，控制将所述驱动电流传送至所述发光元件，或者，控制将所述驱动电流传送至所述显示面板包括的与第一相邻亚像素电路中的控制电路。
在本发明实施例所述的像素驱动方法中，当所述发光元件故障时，控制电路在补偿数据电压信号的控制下，控制将所述驱动电流传送至与所述第一相邻亚像素电路包括的控制电路(所述第一相邻亚像素电路与所述亚像素电路位于同一行且具有相同颜色)，以使得第一相邻亚像素电路中的发光元件补偿发光，可以补偿因为发光元件故障造成的亚像素电路显示不良现象。
在本发明实施例所述的像素驱动方法中，当发光元件能够正常显示时，控制电路在补偿数据电压信号的控制下，控制将驱动电流传送至发光元件，以使得像素驱动电流能够正常驱动发光元件发光。
在具体实施时，所述控制电路包括数据写入子电路、第一控制子电路、第二控制子电路和存储子电路；补偿时间包括显示面板开机之间的补偿时间段和/或设置于相邻的显示周期之间的补偿时间段；所述像素驱动方法包括：
在所述补偿时间段，数据写入子电路在相应行栅线提供的栅极驱动信号的控制下，将补偿数据线上的补偿数据电压信号写入所述第一控制子电路的控制端；所述存储子电路维持所述第一控制子电路的控制端的电位；当所述亚像素电路包括的发光元件故障时，所述补偿数据电压信号的电位为无效电压，当所述亚像素电路包括的发光元件能正常发光时，所述补偿数据电压信号的电位为有效电压；
在所述显示周期包括的显示时间段，亚像素电路包括的像素驱动电路提供驱动电流；当所述补偿数据电压信号的电位为无效电压时，第二控制子电路控制将所述驱动电流提供至所述第一相邻亚像素电路包括的控制电路，所述第一控制子电路控制其第一端与所述第二控制子电路的第二端之间断开；当所述补偿数据电压信号的电位为有效电压时，所述第二控制子电路控制断开其第一端与所述第二控制子电路的第二端之间的连接，所述第一控制子电路控制将所述驱动电流提供至所述发光元件。
在本发明实施例中，所述控制电路可以包括数据写入子电路、第一控制子电路、第二控制子电路和存储子电路，在补偿时间段，数据写入子电路将补偿数据电压信号写入第一控制子电路的控制端，在补偿时间段和显示周期，存储子电路维持第一控制子电路的控制端的电位；
当所述发光元件故障时，在显示周期包括的显示时间段，在所述补偿数据电压信号的控制下，第二控制子电路控制将所述驱动电流提供至所述第一相邻亚像素电路包括的控制电路，以使得第一相邻亚像素电路包括的发光元件补偿发光，所述第一控制子电路控制其第一端与所述第二控制子电路的第二端之间断开，以断开像素驱动电路与发光元件之间的连接；
当所述发光元件能够正常显示时，在显示周期包括的显示时间段，在所述补偿数据电压信号的控制下，所述第二控制子电路控制断开其第一端与所述第二控制子电路的第二端之间的连接，所述第一控制子电路控制将所述驱动电流提供至所述发光元件，以正常驱动发光元件发光。
本发明实施例所述的显示面板包括多个像素单元，所述像素单元包括多个上述的亚像素电路。
所述像素单元包括第一像素电路、第二像素电路和第三像素电路；
所述第一像素电路包括第一亚像素电路、第二亚像素电路和第三亚像素电路，所述第一亚像素电路、所述第二亚像素电路和所述第三亚像素电路排列组成一个三角形，所述第一亚像素电路位于第n行，所述第二亚像素电路和所述第三亚像素电路位于第n+1行；
所述第二像素电路包括第四亚像素电路、第五亚像素电路和第六亚像素电路，所述第四亚像素电路、所述第五亚像素电路和所述第六亚像素电路排列组成一个三角形，所述第四亚像素电路位于第n+2行，所述第五亚像素电路和所述第六亚像素电路位于第n+3行；
所述第三像素电路包括第七亚像素电路、第八亚像素电路和第九亚像素电路，所述第七亚像素电路、所述第八亚像素电路和所述第九亚像素电路排列组成一个三角形，所述第七亚像素电路位于第n+2行，所述第八亚像素电路和所述第九亚像素电路位于第n+3行；
所述第一像素电路、所述第二像素电路和第三像素电路排列组成六边形；n为正整数；
所述第一亚像素电路具有的颜色、所述第四亚像素电路具有的颜色和所述第七亚像素电路具有的颜色相同；
所述第二亚像素电路具有的颜色、所述第五亚像素电路具有的颜色和所述第八亚像素电路具有的颜色相同；所述第三亚像素电路具有的颜色、所述第六亚像素电路具有的颜色和所述第九亚像素电路具有的颜色相同；
第一亚像素电路具有的颜色、所述第二亚像素电路具有的颜色和所述第三亚像素电路具有的颜色互不相同。
具体的，该六边形的边缘可以包括第一侧边、第二侧边、第三侧边、第四侧边、第五侧边和第六侧边；所述第一侧边位于第一相交点和第二相交点之间，所述第二侧边位于第二相交点和第三相交点之间，所述第三侧边位于第三相交点和第四相交点之间，所述第四侧边位于所述第四相交点和第五相交点之间，所述第五侧边位于所述第五相交点和第六相交点之间，所述第六侧边位于所述第六相交点和所述第一相交点之间；
第一亚像素电路设置于所述第一侧边，所述第二亚像素电路设置于所述六边形的中心与所述第一相交点之间，所述第三亚像素电路设置于所述六边形的中心与所述第二相交点之间，所述第四亚像素电路设置于所述六边形的中心与所述第三相交点之间，所述第五亚像素电路设置于所述六边形的中心与所述第四相交点之间，所述第六亚像素电路设置于所述第三侧边；所述第七亚像素电路设置于所述六边形的中心与所述第六相交点之间，所述第八亚像素电路设置于所述第五侧边，所述第九亚像素电路设置于所述六边形的中心点与所述第五相交点之间。
在具体实施时，第一像素单元和第二像素单元可以为相邻的像素单元；第一像素单元和第三像素单元可以为相邻的像素单元；所述第二像素单元位于所述第一像素单元的第一侧，所述第三像素单元位于所述第一像素单元远离所述第二像素单元的一侧；第一像素单元包括的第一像素电路、第二像素电路和第三像素电路排列组成第一六边形；
所述第二像素单元包括的第六亚像素电路位于所述第一六边形的第六侧边，所述第三像素单元包括的第八亚像素电路位于所述第一六边形的第二侧边。
在优选情况下，所述三角形为正三角形，所述六边形为正六边形。
在具体实施时，本发明实施例所述的显示面板可以包括多个如图2所示的像素单元，形成如图10所示的像素单元矩阵，该像素单元矩阵中的发光元件排列具有高对称性。在图10中，斜线填充的长方格对应的是各像素单元包括的亚像素电路，并图10中仅示出部分像素单元。
本发明实施例所述的显示装置包括本发明实施例所述的显示面板。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种亚像素电路，应用于显示面板，其特征在于，所述亚像素电路包括发光元件、像素驱动电路和控制电路，其中，
所述像素驱动电路用于向所述控制电路提供驱动电流；
所述控制电路用于在发光元件故障时，根据补偿数据线上的补偿数据电压信号，控制将所述驱动电流传送至所述发光元件，所述控制电路还用于在发光元件能正常显示时，根据补偿数据线上的补偿数据电压信号，控制将所述驱动电流传送至所述显示面板包括的第一相邻亚像素电路中的控制电路；所述第一相邻亚像素电路与所述亚像素电路位于同一行且具有相同颜色；
所述亚像素电路包含于第一像素单元，所述第一相邻亚像素电路包含于第二像素单元，所述第一像素单元和所述第二像素单元相邻。
2.如权利要求1所述的亚像素电路，其特征在于，所述控制电路包括数据写入子电路、第一控制子电路、第二控制子电路和存储子电路；
所述数据写入子电路用于在相应行栅线提供的栅极驱动信号的控制下，将相应列补偿数据线提供的补偿数据电压信号写入所述第一控制子电路的控制端；
所述存储子电路与所述第一控制子电路的控制端电连接，所述存储子电路用于维持所述第一控制子电路的控制端的电位；
所述第一控制子电路的第一端与所述像素驱动电路的驱动电流输出端电连接，所述第一控制子电路的第二端与所述发光元件电连接，所述第一控制子电路用于在其控制端的电位的控制下，控制所述驱动电流输出端与所述发光元件之间连通或断开；
所述第二控制子电路的控制端与所述第一控制子电路的控制端电连接，所述第二控制子电路的第一端与所述第一相邻亚像素电路包括的控制电路电连接，所述第二控制子电路的第二端与所述驱动电流输出端电连接，所述第二控制子电路用于在其控制端的电位的控制下，控制所述第二控制子电路的第一端与所述第二控制子电路的第二端之间连通或断开。
3.如权利要求2所述的亚像素电路，其特征在于，所述数据写入子电路包括数据写入晶体管；
所述数据写入晶体管的控制极与所述相应行栅线电连接，所述数据写入晶体管的第一极与所述相应列补偿数据线电连接，所述数据写入晶体管的第二极与所述第一控制子电路的控制端电连接。
4.如权利要求2所述的亚像素电路，其特征在于，所述第一控制子电路包括第一控制晶体管；所述第二控制子电路包括第二控制晶体管；
所述第一控制晶体管的控制极为所述第一控制子电路的控制端，所述第一控制晶体管的第一极为所述第一控制子电路的第一端，所述第一控制晶体管的第二极为所述第一控制子电路的第二端；
所述第二控制晶体管的控制极为所述第二控制子电路的控制端，所述第二控制晶体管的第一极为所述第二控制子电路的第一端，所述第二控制晶体管的第二极为所述第二控制子电路的第二端；
所述第一控制晶体管为p型晶体管，所述第二控制晶体管为n型晶体管；或者，所述第一控制晶体管为n型晶体管，所述第二控制晶体管为p型晶体管。
5.如权利要求2所述的亚像素电路，其特征在于，所述存储子电路包括存储电容；
所述存储电容的第一端与所述第一控制子电路的控制端电连接，所述存储电容的第二端与公共电极电压端电连接。
6.如权利要求2所述的亚像素电路，其特征在于，所述存储子电路包括静态存储器；所述静态存储器包括第一存储晶体管、第二存储晶体管、第三存储晶体管和第四存储晶体管；
所述第一存储晶体管的控制极与所述第三存储晶体管的控制极电连接，所述第一存储晶体管的第一极与第一电压端电连接，所述第一存储晶体管的第二极与所述第二存储晶体管的控制极电连接；
所述第二存储晶体管的第一极与所述第一电压端电连接，所述第二存储晶体管的第二极与所述第一控制子电路的控制端电连接；
所述第三存储晶体管的第一极与所述第一存储晶体管的第二极电连接，所述第三存储晶体管的第二极与第二电压端电连接；
所述第四存储晶体管的控制极与所述第二存储晶体管的控制极电连接，所述第四存储晶体管的第一极与所述第二存储晶体管的第二极电连接，所述第四存储晶体管的第二极与所述第二电压端电连接；
所述第一存储晶体管和所述第二存储晶体管为p型晶体管，所述第三存储晶体管和所述第四存储晶体管为n型晶体管。
7.如权利要求2至6中任一权利要求所述的亚像素电路，其特征在于，所述第二控制子电路的第二端还与所述显示面板包括的第二相邻亚像素电路中的控制电路电连接，用于在所述第二相邻亚像素电路驱动的发光元件故障时，接收所述第二相邻亚像素电路中的像素驱动电路通过所述第二相邻亚像素电路包括的控制电路提供的驱动电流；
所述第二相邻亚像素电路与所述亚像素电路位于同一行并具有相同颜色；所述第二相邻亚像素电路包含于第三像素单元，所述第一像素单元和所述第三像素单元相邻。
8.一种像素驱动方法，应用于如权利要求1至7中任一权利要求所述的亚像素电路，其特征在于，所述像素驱动方法包括：
所述像素驱动电路向所述控制电路提供驱动电流；
在发光元件故障时，所述控制电路根据补偿数据线上的补偿数据电压信号，控制将所述驱动电流传送至所述发光元件；
当发光元件能够正常显示时，所述控制电路控制将所述驱动电流传送至所述显示面板包括的第一相邻亚像素电路中的控制电路。
9.如权利要求8所述的像素驱动方法，其特征在于，所述控制电路包括数据写入子电路、第一控制子电路、第二控制子电路和存储子电路；补偿时间包括显示面板开机之间的补偿时间段和/或设置于相邻的显示周期之间的补偿时间段；所述像素驱动方法包括：
在所述补偿时间段，数据写入子电路在相应行栅线提供的栅极驱动信号的控制下，将补偿数据线上的补偿数据电压信号写入所述第一控制子电路的控制端；所述存储子电路维持所述第一控制子电路的控制端的电位；当所述亚像素电路包括的发光元件故障时，所述补偿数据电压信号的电位为无效电压，当所述亚像素电路包括的发光元件能正常发光时，所述补偿数据电压信号的电位为有效电压；
在所述显示周期包括的显示时间段，亚像素电路包括的像素驱动电路提供驱动电流；当所述补偿数据电压信号的电位为无效电压时，第二控制子电路控制将所述驱动电流提供至所述第一相邻亚像素电路包括的控制电路，所述第一控制子电路控制其第一端与所述第二控制子电路的第二端之间断开；当所述补偿数据电压信号的电位为有效电压时，所述第二控制子电路控制断开其第一端与所述第二控制子电路的第二端之间的连接，所述第一控制子电路控制将所述驱动电流提供至所述发光元件。
10.一种显示面板，其特征在于，包括多个像素单元，所述像素单元包括多个如权利要求1至7中任一权利要求所述的亚像素电路。
11.如权利要求10所述的显示面板，其特征在于，所述像素单元包括第一像素电路、第二像素电路和第三像素电路；
所述第一像素电路包括第一亚像素电路、第二亚像素电路和第三亚像素电路，所述第一亚像素电路、所述第二亚像素电路和所述第三亚像素电路排列组成一个三角形，所述第一亚像素电路位于第n行，所述第二亚像素电路和所述第三亚像素电路位于第n+1行；
所述第二像素电路包括第四亚像素电路、第五亚像素电路和第六亚像素电路，所述第四亚像素电路、所述第五亚像素电路和所述第六亚像素电路排列组成一个三角形，所述第四亚像素电路位于第n+2行，所述第五亚像素电路和所述第六亚像素电路位于第n+3行；
所述第三像素电路包括第七亚像素电路、第八亚像素电路和第九亚像素电路，所述第七亚像素电路、所述第八亚像素电路和所述第九亚像素电路排列组成一个三角形，所述第七亚像素电路位于第n+2行，所述第八亚像素电路和所述第九亚像素电路位于第n+3行；
所述第一像素电路、所述第二像素电路和第三像素电路排列组成六边形；n为正整数；
所述第一亚像素电路具有的颜色、所述第四亚像素电路具有的颜色和所述第七亚像素电路具有的颜色相同；
所述第二亚像素电路具有的颜色、所述第五亚像素电路具有的颜色和所述第八亚像素电路具有的颜色相同；所述第三亚像素电路具有的颜色、所述第六亚像素电路具有的颜色和所述第九亚像素电路具有的颜色相同；
第一亚像素电路具有的颜色、所述第二亚像素电路具有的颜色和所述第三亚像素电路具有的颜色互不相同。
12.如权利要求11所述的显示面板，其特征在于，该六边形的边缘包括第一侧边、第二侧边、第三侧边、第四侧边、第五侧边和第六侧边；所述第一侧边位于第一相交点和第二相交点之间，所述第二侧边位于第二相交点和第三相交点之间，所述第三侧边位于第三相交点和第四相交点之间，所述第四侧边位于所述第四相交点和第五相交点之间，所述第五侧边位于所述第五相交点和第六相交点之间，所述第六侧边位于所述第六相交点和所述第一相交点之间；
第一亚像素电路设置于所述第一侧边，所述第二亚像素电路设置于所述六边形的中心与所述第一相交点之间，所述第三亚像素电路设置于所述六边形的中心与所述第二相交点之间，所述第四亚像素电路设置于所述六边形的中心与所述第三相交点之间，所述第五亚像素电路设置于所述六边形的中心与所述第四相交点之间，所述第六亚像素电路设置于所述第三侧边；所述第七亚像素电路设置于所述六边形的中心与所述第六相交点之间，所述第八亚像素电路设置于所述第五侧边，所述第九亚像素电路设置于所述六边形的中心点与所述第五相交点之间。
13.如权利要求12所述的显示面板，其特征在于，第一像素单元和第二像素单元相邻；第一像素单元和第三像素单元相邻；所述第二像素单元位于所述第一像素单元的第一侧，所述第三像素单元位于所述第一像素单元远离所述第二像素单元的一侧；第一像素单元包括的第一像素电路、第二像素电路和第三像素电路排列组成第一六边形；
所述第二像素单元包括的第六亚像素电路位于所述第一六边形的第六侧边，所述第三像素单元包括的第八亚像素电路位于所述第一六边形的第二侧边。
14.一种显示装置，其特征在于，包括如权利要求11至13中任一权利要求所述的显示面板。
CN202010206644.1A 2020-03-23 2020-03-23 亚像素电路、像素驱动方法、显示面板和显示装置 Active CN111369933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010206644.1A CN111369933B (zh) 2020-03-23 2020-03-23 亚像素电路、像素驱动方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010206644.1A CN111369933B (zh) 2020-03-23 2020-03-23 亚像素电路、像素驱动方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN111369933A CN111369933A (zh) 2020-07-03
CN111369933B true CN111369933B (zh) 2021-08-24

Family

ID=71210575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010206644.1A Active CN111369933B (zh) 2020-03-23 2020-03-23 亚像素电路、像素驱动方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN111369933B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114255693B (zh) * 2020-09-24 2023-06-20 华为技术有限公司 显示装置及其修复方法、存储介质、显示驱动芯片和设备
CN115188314B (zh) 2022-09-08 2023-01-31 惠科股份有限公司 异形屏的显示电路及显示设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903324A (zh) * 2011-07-26 2013-01-30 精工爱普生株式会社 电光装置、电光装置的电源供给方法以及电子设备
CN103617778A (zh) * 2013-11-08 2014-03-05 青岛海信电器股份有限公司 一种调整oled显示器像素的方法及装置
CN105161517A (zh) * 2015-08-14 2015-12-16 京东方科技集团股份有限公司 阵列基板的修复方法、修复装置和制备方法
EP3007160A1 (en) * 2014-10-10 2016-04-13 Samsung Display Co., Ltd. Timing controller, organic light-emitting diode (oled) display having the same and method for driving the oled display
CN106373519A (zh) * 2016-09-23 2017-02-01 京东方科技集团股份有限公司 显示装置及其控制方法
CN106683605A (zh) * 2017-03-31 2017-05-17 京东方科技集团股份有限公司 失效像素检测电路、方法和显示装置
CN206301579U (zh) * 2016-12-29 2017-07-04 京东方科技集团股份有限公司 像素电路和显示面板
CN109545135A (zh) * 2018-12-06 2019-03-29 固安翌光科技有限公司 一种oled照明屏体的驱动方法及装置
CN109727569A (zh) * 2017-10-27 2019-05-07 优显科技股份有限公司 发光装置的亮度补偿方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903324A (zh) * 2011-07-26 2013-01-30 精工爱普生株式会社 电光装置、电光装置的电源供给方法以及电子设备
CN103617778A (zh) * 2013-11-08 2014-03-05 青岛海信电器股份有限公司 一种调整oled显示器像素的方法及装置
EP3007160A1 (en) * 2014-10-10 2016-04-13 Samsung Display Co., Ltd. Timing controller, organic light-emitting diode (oled) display having the same and method for driving the oled display
CN105161517A (zh) * 2015-08-14 2015-12-16 京东方科技集团股份有限公司 阵列基板的修复方法、修复装置和制备方法
CN106373519A (zh) * 2016-09-23 2017-02-01 京东方科技集团股份有限公司 显示装置及其控制方法
CN206301579U (zh) * 2016-12-29 2017-07-04 京东方科技集团股份有限公司 像素电路和显示面板
CN106683605A (zh) * 2017-03-31 2017-05-17 京东方科技集团股份有限公司 失效像素检测电路、方法和显示装置
CN109727569A (zh) * 2017-10-27 2019-05-07 优显科技股份有限公司 发光装置的亮度补偿方法
CN109545135A (zh) * 2018-12-06 2019-03-29 固安翌光科技有限公司 一种oled照明屏体的驱动方法及装置

Also Published As

Publication number Publication date
CN111369933A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US11735113B2 (en) Pixel driving circuit, method of driving the same and display device
JP7495031B2 (ja) 画素回路、画素回路の駆動方法及び表示装置
US11508298B2 (en) Display panel and driving method thereof and display device
US10565918B2 (en) OLED pixel arrangement structure having pixel unit of four sub-pixels configured for improving display resolution
US9747839B2 (en) Pixel driving circuit, driving method, array substrate and display apparatus
US20200126478A1 (en) Pixel circuit and driving method thereof, display device
WO2020186933A1 (zh) 像素电路、其驱动方法、电致发光显示面板及显示装置
US9262966B2 (en) Pixel circuit, display panel and display apparatus
WO2021227764A1 (zh) 一种像素驱动电路及其驱动方法、显示装置
JP7159182B2 (ja) 画素回路及びその駆動方法、表示パネル
CN104680980B (zh) 像素驱动电路及其驱动方法、显示装置
US20200211464A1 (en) Pixel circuit and driving method thereof, and display panel
US20240144884A1 (en) Pixel driving circuit and display panel
US11270642B2 (en) Pixel unit, display panel, driving method thereof and compensation control method thereof
US20180261160A1 (en) Pixel circuit, display panel and driving method
US10977984B2 (en) Pixel circuit and driving method thereof, display panel and video wall
US11238803B2 (en) Pixel circuit and method for driving the same, and display panel
CN110288950B (zh) 像素阵列、阵列基板及显示装置
CN111369933B (zh) 亚像素电路、像素驱动方法、显示面板和显示装置
CN112967680B (zh) 像素结构及其驱动方法、显示基板
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
JP7113750B2 (ja) 画素回路及びその駆動方法、表示パネル、表示装置
CN210837108U (zh) 显示面板和显示装置
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
TWI832398B (zh) 顯示面板及包含該顯示面板的顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant