CN111367837A - 可重构雷达信号处理硬件平台的数据接口板 - Google Patents

可重构雷达信号处理硬件平台的数据接口板 Download PDF

Info

Publication number
CN111367837A
CN111367837A CN202010138094.4A CN202010138094A CN111367837A CN 111367837 A CN111367837 A CN 111367837A CN 202010138094 A CN202010138094 A CN 202010138094A CN 111367837 A CN111367837 A CN 111367837A
Authority
CN
China
Prior art keywords
path
data
connector
signal processing
logic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010138094.4A
Other languages
English (en)
Other versions
CN111367837B (zh
Inventor
李倞
耿士华
张顺顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Chaoyue CNC Electronics Co Ltd
Original Assignee
Shandong Chaoyue CNC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Chaoyue CNC Electronics Co Ltd filed Critical Shandong Chaoyue CNC Electronics Co Ltd
Priority to CN202010138094.4A priority Critical patent/CN111367837B/zh
Publication of CN111367837A publication Critical patent/CN111367837A/zh
Application granted granted Critical
Publication of CN111367837B publication Critical patent/CN111367837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种可重构雷达信号处理硬件平台的数据接口板，属于通信领域，本发明要解决的技术问题为如何满足雷达信号处理系统通用化、模块化以及软件化的需求，采用的技术方案为：其结构包括FPGA逻辑芯片、光模块、千兆PHY芯片和连接器，FPGA逻辑芯片与光模块和连接器之间的PCB走线满足每个高速Lane的最大速率达到10Gbps，同时确保各差分对等长且距离短，满足信号传输需求；同时FPGA逻辑芯片支持2组DDR4内存存储，数据传输速率为2400Mb/s；连接器连接千兆PHY芯片；其中，FPGA逻辑芯片，用于将数据进行协议转换，使雷达信号处理系统与外界进行数据交互，为实现雷达信号处理系统对各个端口的数据传输方式进行重构；光模块，用于与信号处理平台间的数据交互。

Description

可重构雷达信号处理硬件平台的数据接口板
技术领域
本发明涉及通信领域，具体地说是一种可重构雷达信号处理硬件平台的数据接口板。
背景技术
传统雷达信号处理系统往往根据不同的应用场景和特定的功能采用定制化的设计思路，所设计的硬件处理平台虽然工作效率高，但是灵活配置性差，可借鉴经验少，造成研发周期长、成本高、可维护性低等缺点，所以研发具有超高处理性能和快速交互能力的雷达处理系统来满足功能多样化雷达系统的需求受到大家的广泛关注，雷达处理系统也向着标准化、通用化、模块化、软件化的方向发展。
目前通用雷达数据处理平台广泛采用刀片服务器的形式，遵循国际公认的VPX/OpenVPX规范，主要包括电源刀片、功能刀片、数据交换刀片、后插刀片、背板及机箱，其中功能模块可根据使用要求，灵活配置。在标准的服务器中，刀片之间的互联采用基于OPENVPX规范的星型互联结构，参照VPX/OpenVPX规范的设计思想将系统逻辑架构分为基础平面、管理平面、控制平面、数据平面和扩展平面。其中在数据平面上，大多数采用x4的高速串行总线来传输数据平面的业务数据，目前传输的方式包括单40G以太网或RapidIOx4串行总线，在异构处理器的功能刀片中，将采用40G和RapidIOx4两种互联接口。扩展平面实现刀片与相邻刀片之间的互联，在雷达系统中功能刀片通常采用高速串行总线进行点对点互联，主要包括PCIE和SRIO串行信号。如附图1所示为一通用雷达信号处理硬件平台互联拓扑方式。根据通用雷达信号处理系统的拓扑方式，作为雷达信号数据输入/输出的端口，数据接口板一般有两种工作方式：
(a)作为交换数据后插板，外界光纤数据经过数据接口板转换为x4的高速串行总线通过交换模块分发到各个功能模块，如附图2中的(a)所示；
(b)作为计算数据后插板，外部光纤数据经过接口板转换后通过计算主模块分发到各个功能模块，如附图2中的(b)所示。
根据雷达信号处理系统数据传输方式与背板互联高速信号的不同，数据接口板与系统的互联包括SRIO接口、40G接口、SRIO和40G混合接口、PCIE接口等不同类型。并且数据接口板作为系统数据传输的接口，与外界数据交互可通过万兆以太网、40G以太网等不同方式，所以数据接口板可根据外部数据传输接口的不同也需要重新设计。这种根据需求定制的接口板通用性差，利用率低。
综上所述，如何满足雷达信号处理系统通用化、模块化以及软件化的需求是目前亟待解决的技术问题。
发明内容
本发明的技术任务是提供一种可重构雷达信号处理硬件平台的数据接口板，来解决如何满足雷达信号处理系统通用化、模块化以及软件化的需求的问题。
本发明的技术任务是按以下方式实现的，一种可重构雷达信号处理硬件平台的数据接口板，该数据接口板包括FPGA逻辑芯片、光模块、千兆PHY芯片和连接器，FPGA逻辑芯片与光模块和连接器之间的PCB走线满足每个高速Lane的最大速率达到10Gbps，同时确保各差分对等长且距离短，满足信号传输需求；同时FPGA逻辑芯片支持2组(数据位宽64bit+ECC)DDR4内存存储，数据传输速率为2400Mb/s；连接器连接千兆PHY芯片；其中，
FPGA逻辑芯片，用于将数据进行协议转换，使雷达信号处理系统与外界进行数据交互，为实现雷达信号处理系统对各个端口的数据传输方式进行重构；
光模块，用于与信号处理平台间的数据交互；
千兆PHY芯片，用于内部与外部数据交互；
连接器，用于与服务器实现通信。
作为优选，所述FPGA逻辑芯片上设置有对内接口引脚，对内接口引脚包括PCIEX8兼容SRIO 5G X4/40GbE接口和PCIE X4接口。
作为优选，所述FPGA逻辑芯片与连接器之间通过对外接口引脚连接，对外接口引脚包括12路RocketIO光纤接口、1路RocketIO单模光纤接口、1路千兆电口、1路千兆光口、4路RS422串口、8路GPIO接口和1路1PPS接口；
其中，12路RocketIO光纤接口的单路支持最大传输10Gbps/s数据，FPGA逻辑芯片端通过配置实现12路万兆光信号通信或者3路40G光信号通信；
1路RocketIO单模光纤接口用于实现超远距离的光信号通信，满足千米以上的数据传输的需求；
1路千兆电口在数据接口板作为功能板后插板时，对平台功能板卡进行扩展；
1路1PPS接口、4路RS422、8路GPIO用于交互低速信号，通过J30J矩形连接器输出,与外界互联，用于雷达信息、自检结构的数据交互。
更优地，所述连接器包括VPX P0连接器、VPX P1连接器、VPX P2连接器、VPX P3连接器、VPX P4连接器、VPX P5连接器和VPX P6连接器。
更优地，所述VPX P6连接器通过FPGA逻辑芯片配置与服务器SRIO交换板连接，实现4路SRIOx4高速串行总线通信，速率配置为3.125Gbps、5GGbps、6.25Gbps，符合RapidIO2.1规范，满足SRIO交换互联的数据后插板使用；
VPX P6连接器还通过FPGA逻辑芯片配置与服务器40G交换板连接，实现4路40G以太网通信，满足40G交换互联的数据接口板使用；
VPX P6连接器还通过FPGA逻辑芯片配置与服务器异构交换板连接，实现2路SRIO高速串行总线通信和2路40G以太网通信，满足40G和RapidIO互联的异构数据接口板使用。
更优地，所述VPX P2连接器通过FPGA逻辑芯片配置与服务器连接，实现1路PCIE3.0 x8、2路PCIEx4或2路SRIO x4路与服务器功能板卡通信，满足数据接口板作为功能板后插板使用。
作为优选，所述FPGA逻辑芯片内包括FPGA高速数据链路和时钟电路；
FPGA逻辑芯片采用Kintex UltraScale系列的XCKU115；FPGA逻辑芯片集成PCIEGen3核，2400Mb/s DDR4内存，高速串行收发器GTH(最大速率16.3Gb/s)48个，通过40G IP软核搭建40G高速链路通路，满足使用需求。
更优地，所述时钟电路包括两路，一路是可调时钟信号电路，用于处理高速光模块的FPGA BANK；另一路是100MHz的参考时钟电路，用于处理DDR4内存信号。
更优地，所述可调时钟信号电路采用可变的时钟发生芯片，可变的时钟发生芯片采用N222I芯片，N222I芯片通过I2C对外提供两路配置时钟频率，时钟频率在7.29MHz到833.33MHz范围连续可调。
作为优选，所述光模块包括12路万兆光模块、万兆光模块和千兆光模块；
12路万兆光模块采用中航光电HTG8504，12路万兆光模块的中心波长为850nm，单通道传输最大速率为10.3125Gbps，光接口为24芯MT形式，最大传输距离为OM3光纤100m，封装尺寸较小，目前已广泛应用在机载车载雷达上用于高速信号的传输；
万兆光模块采用中航光电的HTS1302，万兆光模块中心波长为1310nm，传输速率为10.3125Gbps，是一款高性能的双LC接口的收发一体光模块，用于远距离传输；
千兆光模块采用HTS1302，选配最大的传输速率为2.5Gbps，满足数据接口板作为计算后插板的千兆以太网的功能扩展。
本发明的可重构雷达信号处理硬件平台的数据接口板具有以下优点：
(一)本发明实现12路万兆光纤数据收发，并转换为SRIO或40G高速串行数据经平台数据面总线进入各功能模块，或转换为PCIE或SRIO高速串行数据经平台扩展总线进入各功能模块，满足雷达信号处理硬件平台大量与高速的数据传输，并提供低速管理信号，具有良好的可靠性、通用性和适应性；
(二)本发明具有超高处理性能和快速交互能力的雷达处理系统来满足了功能多样化雷达系统的需求，确保雷达处理系统也向着标准化、通用化、模块化、软件化的方向发展；
(三)本发明在不改变硬件设计情况下，通过软件可配置数据接口板与背板数据互联关系，包括设置为40G、SRIO或PCIE高速串行总线接口，并可以根据使用情况改变数据传输速率，也可以通过软件配置接口板与外接数据互联方式，包括万兆光纤传输或40G以太网，从而满足大多数雷达信号处理平台数据接口板的应用；
(四)本发明实现对内数据交互，与信号处理平台间的数据交互，高速传输的信号数据采用x4高速串行总线，根据工作方式的不同可以满足以40G、SRIO或PCIE的高速链路进行通信；低速传输的控制管理信号采用GPIO、I2C进行互联；
(五)本发明实现对外接口数据传输，与外部交互的数据为输入的雷达波模拟信号、高速采用的时钟机触发，输出的雷达回波数字信号、原始图像和目标数据等，这些数据传输速率高，带宽高，因此，本发明的数据接口板可采用40G以太网或万兆以太网进行传输，对外接口采用多路光模块，利用光纤进行数据的远距离传输；同时与外部设备的系统参数传递等功能，例如雷达状态、雷达参数、系统控制、自检结果等低速信号，采用串口和以太网、GPIO进行通信，接口形式采用J30J高密度矩形连接器；
(六)本发明具有较强信号处理能力，本发明采用FPGA逻辑芯片，通过FPGA逻辑芯片灵活的配置将数据进行协议转换，使雷达信号处理系统可以与外界进行数据交互，为实现软件对各个端口的数据传输方式进行重构。
附图说明
下面结合附图对本发明进一步说明。
附图1为背景技术中通用雷达信号处理硬件平台互联拓扑方式示意图；
附图2为背景技术中数据后插板转常见两种工作方式的示意图；
附图3为可重构雷达信号处理硬件平台的数据接口板的结构框图；
附图4为时钟框图。
图2中：(a)、交换数据后插板；(b)、计算数据后插板。
具体实施方式
参照说明书附图和具体实施例对本发明的可重构雷达信号处理硬件平台的数据接口板作以下详细地说明。
实施例：
如附图1所示，本发明的可重构雷达信号处理硬件平台的数据接口板,该数据接口板包括FPGA逻辑芯片、光模块、千兆PHY芯片和连接器，FPGA逻辑芯片与光模块和连接器之间的PCB走线满足每个高速Lane的最大速率达到10Gbps，同时确保各差分对等长且距离短，满足信号传输需求；同时FPGA逻辑芯片支持2组72bit(数据位宽64bit+ECC)DDR4内存存储，数据传输速率为2400Mb/s，满足了大带宽的数据传输，构建高速切灵活的传输链路，故采用高速总线技术并且满足最大传输速率。连接器连接千兆PHY芯片；其中，
数据接口板的接口定义如下所示：
Figure BDA0002398048600000051
FPGA逻辑芯片，用于将数据进行协议转换，使雷达信号处理系统与外界进行数据交互，为实现雷达信号处理系统对各个端口的数据传输方式进行重构；
FPGA逻辑芯片上设置有对内接口引脚，对内接口引脚包括PCIEX8兼容SRIO 5GX4/40GbE接口和PCIE X4接口。
FPGA逻辑芯片与连接器之间通过对外接口引脚连接，对外接口引脚包括12路RocketIO光纤接口、1路RocketIO单模光纤接口、1路千兆电口、1路千兆光口、4路RS422串口、8路GPIO接口和1路1PPS接口；
其中，12路RocketIO光纤接口的单路支持最大传输10Gbps/s数据，FPGA逻辑芯片端通过配置实现12路万兆光信号通信或者3路40G光信号通信；
1路RocketIO单模光纤接口用于实现超远距离的光信号通信，满足千米以上的数据传输的需求；
1路千兆电口在数据接口板作为功能板后插板时，对平台功能板卡进行扩展；
1路1PPS接口、4路RS422、8路GPIO用于交互低速信号，通过J30J矩形连接器输出,与外界互联，用于雷达信息、自检结构的数据交互。
FPGA逻辑芯片内包括FPGA高速数据链路和时钟电路；
根据使用情况，主要FPGA逻辑芯片需要支持40G IP核，集成PCIE Gen3，并且高速串行收发器不少于37个，支持DDR4内存，具有丰富的逻辑资源和存储资源。综合考虑FPGA逻辑芯片采用Kintex UltraScale系列的XCKU115；该系列产品在20nm节点提供最佳成本/性能/功耗比，包括在中端器件、下一代收发器和低成本封装中的最高信号处理带宽，实现性能与成本效益的最佳组合。FPGA逻辑芯片集成PCIE Gen3核，2400Mb/s DDR4内存，高速串行收发器GTH(最大速率16.3Gb/s)48个，通过40G IP软核搭建40G高速链路通路，满足使用需求。
为满足高速链路数据传输形式的重构性和数据传输速率的可调性，与VPX P6连接器互联的SRIO高速串行总线(每个LANE数据满足3.125Gps、5Gbps、6.25Gbps可调)或40G信号(每个LANE速率10Gbps)，不同传输速率需为FPGA提供不同频率的时钟信号，为处理该部分高速信号FPGA的BANK提供两路可变调时钟信号。如附图4所示，为处理VPX P2连接器互联的FPGA高速BANK提供PCIE信号同步的100MHz的参考时钟和1路可调的时钟信号；一路是可调时钟信号电路用于处理高速光模块的FPGA BANK；另一路是100MHz的参考时钟电路，用于处理DDR4内存信号。可调时钟信号电路采用可变的时钟发生芯片，可变的时钟发生芯片采用N222I芯片，N222I芯片通过I2C对外提供两路配置时钟频率，时钟频率在7.29MHz到833.33MHz范围连续可调。
光模块，用于与信号处理平台间的数据交互；光模块包括12路万兆光模块、万兆光模块和千兆光模块；
12路万兆光模块采用中航光电HTG8504，12路万兆光模块的中心波长为850nm，单通道传输最大速率为10.3125Gbps，光接口为24芯MT形式，最大传输距离为OM3光纤100m，封装尺寸较小，目前已广泛应用在机载车载雷达上用于高速信号的传输；
万兆光模块采用中航光电的HTS1302，万兆光模块中心波长为1310nm，传输速率为10.3125Gbps，是一款高性能的双LC接口的收发一体光模块，用于远距离传输；
千兆光模块采用HTS1302，选配最大的传输速率为2.5Gbps，满足数据接口板作为计算后插板的千兆以太网的功能扩展。
千兆PHY芯片，用于内部与外部数据交互；千兆PHY芯片采用I350。
连接器，用于与服务器实现通信；连接器包括VPX P0连接器、VPX P1连接器、VPXP2连接器、VPX P3连接器、VPX P4连接器、VPX P5连接器和VPX P6连接器。
VPX P6连接器通过FPGA逻辑芯片配置与服务器SRIO交换板连接，实现4路SRIOx4高速串行总线通信，速率配置为3.125Gbps、5GGbps、6.25Gbps，符合RapidIO 2.1规范，满足SRIO交换互联的数据后插板使用；
VPX P6连接器还通过FPGA逻辑芯片配置与服务器40G交换板连接，实现4路40G以太网通信，满足40G交换互联的数据接口板使用；
VPX P6连接器还通过FPGA逻辑芯片配置与服务器异构交换板连接，实现2路SRIO高速串行总线通信和2路40G以太网通信，满足40G和RapidIO互联的异构数据接口板使用。
VPX P2连接器通过FPGA逻辑芯片配置与服务器连接，实现1路PCIE3.0 x8、2路PCIEx4或2路SRIO x4路与服务器功能板卡通信，满足数据接口板作为功能板后插板使用。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种可重构雷达信号处理硬件平台的数据接口板，其特征在于，该数据接口板包括FPGA逻辑芯片、光模块、千兆PHY芯片和连接器，FPGA逻辑芯片与光模块和连接器之间的PCB走线满足每个高速Lane的最大速率达到10Gbps，同时确保各差分对等长且距离短，满足信号传输需求；同时FPGA逻辑芯片支持2组DDR4内存存储，数据传输速率为2400Mb/s；连接器连接千兆PHY芯片；其中，
FPGA逻辑芯片，用于将数据进行协议转换，使雷达信号处理系统与外界进行数据交互，为实现雷达信号处理系统对各个端口的数据传输方式进行重构；
光模块，用于与信号处理平台间的数据交互；
千兆PHY芯片，用于内部与外部数据交互；
连接器，用于与服务器实现通信。
2.根据权利要求1所述的可重构雷达信号处理硬件平台的数据接口板，其特征在于，所述FPGA逻辑芯片上设置有对内接口引脚，对内接口引脚包括PCIEX8兼容SRIO 5G X4/40GbE接口和PCIE X4接口。
3.根据权利要求1所述的可重构雷达信号处理硬件平台的数据接口板，其特征在于，所述FPGA逻辑芯片与连接器之间通过对外接口引脚连接，对外接口引脚包括12路RocketIO光纤接口、1路RocketIO单模光纤接口、1路千兆电口、1路千兆光口、4路RS422串口、8路GPIO接口和1路1PPS接口；
其中，12路RocketIO光纤接口的单路支持最大传输10Gbps/s数据，FPGA逻辑芯片端通过配置实现12路万兆光信号通信或者3路40G光信号通信；
1路RocketIO单模光纤接口用于实现超远距离的光信号通信，满足千米以上的数据传输的需求；
1路千兆电口在数据接口板作为功能板后插板时，对平台功能板卡进行扩展；
1路1PPS接口、4路RS422、8路GPIO用于交互低速信号，通过J30J矩形连接器输出,与外界互联，用于雷达信息、自检结构的数据交互。
4.根据权利要求1或2或3所述的可重构雷达信号处理硬件平台的数据接口板，其特征在于，所述连接器包括VPX P0连接器、VPX P1连接器、VPX P2连接器、VPX P3连接器、VPX P4连接器、VPX P5连接器和VPX P6连接器。
5.根据权利要求4所述的可重构雷达信号处理硬件平台的数据接口板，其特征在于，所述VPX P6连接器通过FPGA逻辑芯片配置与服务器SRIO交换板连接，实现4路SRIOx4高速串行总线通信，速率配置为3.125Gbps、5GGbps、6.25Gbps，满足SRIO交换互联的数据后插板使用；
VPX P6连接器还通过FPGA逻辑芯片配置与服务器40G交换板连接，实现4路40G以太网通信，满足40G交换互联的数据接口板使用；
VPX P6连接器还通过FPGA逻辑芯片配置与服务器异构交换板连接，实现2路SRIO高速串行总线通信和2路40G以太网通信，满足40G和RapidIO互联的异构数据接口板使用。
6.根据权利要求4所述的可重构雷达信号处理硬件平台的数据接口板，其特征在于，所述VPX P2连接器通过FPGA逻辑芯片配置与服务器连接，实现1路PCIE3.0x8、2路PCIEx4或2路SRIO x4路与服务器功能板卡通信，满足数据接口板作为功能板后插板使用。
7.根据权利要求1所述的可重构雷达信号处理硬件平台的数据接口板，其特征在于，所述FPGA逻辑芯片内包括FPGA高速数据链路和时钟电路；
FPGA逻辑芯片采用Kintex UltraScale系列的XCKU115；FPGA逻辑芯片集成PCIE Gen3核，2400Mb/s DDR4内存，高速串行收发器GTH 48个，通过40G IP软核搭建40G高速链路通路，满足使用需求。
8.根据权利要求7所述的可重构雷达信号处理硬件平台的数据接口板，其特征在于，所述时钟电路包括两路，一路是可调时钟信号电路，用于处理高速光模块的FPGA BANK；另一路是100MHz的参考时钟电路，用于处理DDR4内存信号。
9.根据权利要求8所述的可重构雷达信号处理硬件平台的数据接口板，其特征在于，所述可调时钟信号电路采用可变的时钟发生芯片，可变的时钟发生芯片采用N222I芯片，N222I芯片通过I2C对外提供两路配置时钟频率，时钟频率在7.29MHz到833.33MHz范围连续可调。
10.根据权利要求1所述的可重构雷达信号处理硬件平台的数据接口板，其特征在于，所述光模块包括12路万兆光模块、万兆光模块和千兆光模块；
12路万兆光模块采用中航光电HTG8504，12路万兆光模块的中心波长为850nm，单通道传输最大速率为10.3125Gbps，光接口为24芯MT形式，最大传输距离为OM3光纤100m；
万兆光模块采用中航光电的HTS1302，万兆光模块中心波长为1310nm，传输速率为10.3125Gbps，是双LC接口的收发一体光模块，用于远距离传输；
千兆光模块采用HTS1302，选配最大的传输速率为2.5Gbps，满足数据接口板作为计算后插板的千兆以太网的功能扩展。
CN202010138094.4A 2020-03-03 2020-03-03 可重构雷达信号处理硬件平台的数据接口板 Active CN111367837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010138094.4A CN111367837B (zh) 2020-03-03 2020-03-03 可重构雷达信号处理硬件平台的数据接口板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010138094.4A CN111367837B (zh) 2020-03-03 2020-03-03 可重构雷达信号处理硬件平台的数据接口板

Publications (2)

Publication Number Publication Date
CN111367837A true CN111367837A (zh) 2020-07-03
CN111367837B CN111367837B (zh) 2022-05-31

Family

ID=71208319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010138094.4A Active CN111367837B (zh) 2020-03-03 2020-03-03 可重构雷达信号处理硬件平台的数据接口板

Country Status (1)

Country Link
CN (1) CN111367837B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112187362A (zh) * 2020-08-21 2021-01-05 北京航天时代光电科技有限公司 一种兼容多种通信接口的光电传输板卡
CN112600857A (zh) * 2020-12-29 2021-04-02 北京神州飞航科技有限责任公司 一种基于fpga的srio与千兆网互联装置
CN116340228A (zh) * 2023-02-15 2023-06-27 江苏汤谷智能科技有限公司 一种可实现高速网络传输的服务器
CN116680220A (zh) * 2022-11-04 2023-09-01 成都立思方信息技术有限公司 一种信号收发机及信号收发系统
CN116963094A (zh) * 2023-09-20 2023-10-27 深圳市佳贤通信科技股份有限公司 一种5g基站前传后传通信装置及其工作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103901402A (zh) * 2012-12-28 2014-07-02 北京华清瑞达科技有限公司 重构fpga雷达数字信号处理组件及方法
CN103970704A (zh) * 2014-04-16 2014-08-06 上海电控研究所 一种基于RapidIO协议的光纤总线的硬件系统
CN108710599A (zh) * 2018-06-11 2018-10-26 山东超越数控电子股份有限公司 一种基于fpga的雷达高速记录板卡
CN209015135U (zh) * 2018-12-21 2019-06-21 成都能通科技有限公司 一种基于fpga的网络与srio总线桥接系统
CN109975764A (zh) * 2019-03-19 2019-07-05 安徽雷炎电子科技有限公司 一种通用雷达一体化集成化高速光纤传输及控制接口板及其应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103901402A (zh) * 2012-12-28 2014-07-02 北京华清瑞达科技有限公司 重构fpga雷达数字信号处理组件及方法
CN103970704A (zh) * 2014-04-16 2014-08-06 上海电控研究所 一种基于RapidIO协议的光纤总线的硬件系统
CN108710599A (zh) * 2018-06-11 2018-10-26 山东超越数控电子股份有限公司 一种基于fpga的雷达高速记录板卡
CN209015135U (zh) * 2018-12-21 2019-06-21 成都能通科技有限公司 一种基于fpga的网络与srio总线桥接系统
CN109975764A (zh) * 2019-03-19 2019-07-05 安徽雷炎电子科技有限公司 一种通用雷达一体化集成化高速光纤传输及控制接口板及其应用

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112187362A (zh) * 2020-08-21 2021-01-05 北京航天时代光电科技有限公司 一种兼容多种通信接口的光电传输板卡
CN112600857A (zh) * 2020-12-29 2021-04-02 北京神州飞航科技有限责任公司 一种基于fpga的srio与千兆网互联装置
CN116680220A (zh) * 2022-11-04 2023-09-01 成都立思方信息技术有限公司 一种信号收发机及信号收发系统
CN116680220B (zh) * 2022-11-04 2023-11-28 成都立思方信息技术有限公司 一种信号收发机及信号收发系统
CN116340228A (zh) * 2023-02-15 2023-06-27 江苏汤谷智能科技有限公司 一种可实现高速网络传输的服务器
CN116963094A (zh) * 2023-09-20 2023-10-27 深圳市佳贤通信科技股份有限公司 一种5g基站前传后传通信装置及其工作方法

Also Published As

Publication number Publication date
CN111367837B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
CN111367837B (zh) 可重构雷达信号处理硬件平台的数据接口板
CN109120624B (zh) 一种多平面松耦合高带宽数据交换系统
US8103137B2 (en) Optical network for cluster computing
Fasnacht et al. A serial communication infrastructure for multi-chip address event systems
CN112866836B (zh) 基于vpx架构的信息交换装置
CN116680221B (zh) 一种分布式高速信号收发处理系统
RU2716033C1 (ru) Модуль типовых авиационных интерфейсов
JP2005150776A (ja) パケット交換装置
CN108415870A (zh) 一种多通道高速数据分发装置
CN109561032B (zh) 一种交换机模块及包括其的交换机
CN210627193U (zh) 一种高防护性高速数字处理模块
CN215835409U (zh) 一种万兆单光口以太网适配器
CN114896194A (zh) 基于fpga和dsp的多路信号采集处理板
CN109981160B (zh) 一种基于vpx的卫星通信数据处理模块
CN112468162A (zh) 双发万兆网中频信号处理机和双路径系统及数据传输方法
CN207939517U (zh) 一种双通道发射的sfp+光模块
CN110083565B (zh) Vpx总线信号接收处理系统
US20020162083A1 (en) Mid-connect architecture with point-to-point connections for high speed data transfer
CN220401778U (zh) 一种多接口协议转换系统及设备
CN114520689A (zh) 光纤的连接方法及装置、存储介质、电子装置
CN212275813U (zh) 一种信号升速电路
CN219227609U (zh) 基于光纤介质的jesd204b数据传输系统
CN217821596U (zh) 一种基于fpga的sdr异构原型系统
CN211124033U (zh) 一种实现u2接口转3u vpx接口的转接板
CN219179797U (zh) 边缘盒子及控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 250100 No. 2877 Kehang Road, Sun Village Town, Jinan High-tech District, Shandong Province

Applicant after: Chaoyue Technology Co.,Ltd.

Address before: 250100 No. 2877 Kehang Road, Sun Village Town, Jinan High-tech District, Shandong Province

Applicant before: SHANDONG CHAOYUE DATA CONTROL ELECTRONICS Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant