CN109981160B - 一种基于vpx的卫星通信数据处理模块 - Google Patents

Abstract

本发明公开了一种基于VPX的卫星通信数据处理模块，属于卫星通信领域。其包括信道板和业务板，其中，信道板包括第一PowerPC处理器、第一FPGA、第一RS485接口芯片、调制模块和解调模块，业务板包括第二PowerPC处理器、第二FPGA、第二RS485接口芯片、同/异步输出处理模块和话音处理模块。本发明将卫星通信数据处理模块拆分为信道板和业务板，实现了信道和业务的分布式处理。本发明可根据实际业务需求，灵活配置信道板和业务板数量，实现了信道接入和业务处理的资源池方式热备份，有效提高了整个系统的通用性、灵活性和可靠性。

Description

一种基于VPX的卫星通信数据处理模块

技术领域

本发明属于卫星通信领域，特别是指一种基于VPX的卫星通信数据处理模块。

背景技术

传统的卫星通信数据处理模块采用并行总线架构实现，集成度低，占用空间大，接口扩展能力不足。随着当前集成电路、处理器技术、可编程逻辑技术的不断发展，传统的并行总线已经不能满足卫星通信领域大带宽、高速率的通信要求。

VPX是VITA组织制定的用以满足恶劣环境下高可靠性、高带宽要求的下一代高级计算平台标准。将VPX应用到卫星通信数据处理模块中能够大幅提高卫星通信的效率。

发明内容

有鉴于此，本发明提出一种基于VPX的卫星通信数据处理模块，其可以实现卫星信道和业务数据处理的模块化、小型化，并可实现信道接入和业务处理的分布式处理。

为实现上述发明目的，本发明采用了如下技术方案：

一种基于VPX的卫星通信数据处理模块，其包括信道板和业务板；

所述信道板包括第一PowerPC处理器、第一FPGA、第一RS485接口芯片、调制模块和解调模块；

第一PowerPC处理器的第1个SGMII接口作为管理网口，通过第一VPX接口的控制通道与系统管理交换网相连，用于传输配置及管理信息；

第一PowerPC处理器的第2个SGMII接口作为与业务板之间预留的数据传输通道，通过第一VPX接口的控制通道连接到相邻的业务板，用于在信道板与业务板之间进行数据传输；

第一PowerPC处理器的SRIO接口通过第一VPX接口的数据通道与系统数据交换网相连，用于基带数据和业务数据的传输；

第一PowerPC处理器的第1个PCIe接口与第一FPGA连接，用于与调制模块和解调模块进行数据传输；

第一PowerPC处理器的一个UART异步串口与第一RS485接口芯片连接，作为配置和监控信息的传输通道，第一RS485接口芯片通过第一VPX接口的公共接口连接到系统主控板；

第一FPGA的PCIe接口与第一PowerPC处理器的第一个PCIe接口相连，用于与调制模块和解调模块进行数据传输；

第一FPGA的DDR3控制器接口与1片DDR3 SDRAM连接，用于调制数据的缓存；

第一FPGA的QDR控制器接口与1片QDR SRAM连接，用于解调数据的缓存；

第一FPGA与第一VPX接口的自定义信号相连，用于中断信号和时钟信号的传送；

调制模块与第一VPX接口的射频连接器相连，用于输出调制数据；

解调模块与第一VPX接口的射频连接器相连，用于输入解调数据；

所述第一PowerPC处理器用于执行如下程序：

(1)对信道板的各模块进行初始化配置；

(2)接收来自网络管理设备的控制信息，实现信道板业务和接口的配置；

(3)将来自业务板的业务数据进行组包后发送给第一FPGA进行协议适配；

(4)接收来自第一FPGA解调后的数据，进行拆包后发送给业务板处理；

所述第一FPGA用于实现如下功能：

(1)接收来自第一PowerPC的数据进行协议适配，发送给调制模块进行调制；

(2)接收经过解调模块解调后的卫星数据，进行协议适配后发送给第一Power PC处理器处理；

(3)与业务板之间互相传递中断信号和时钟信号；

所述业务板包括第二PowerPC处理器、第二FPGA、第二RS485接口芯片、同/异步输出处理模块和话音处理模块；

第二PowerPC处理器的第1个SGMII接口作为管理网口，通过第二VPX接口的控制通道与系统管理交换网相连，用于传输配置及管理信息；

第二PowerPC处理器的第2个SGMII接口作为与信道板之间预留的数据传输通道，通过第二VPX接口的控制通道连接到相邻的信道板，用于在信道板与业务板之间进行数据传输；

第二PowerPC处理器的SRIO接口通过第二VPX接口的数据通道与系统数据交换网相连，用于业务数据的传输；

第二PowerPC处理器的第一个PCIe接口与第二FPGA连接，用于与同/异步数据处理模块和话音模块进行数据传输；

第二PowerPC处理器的一个UART异步串口与第二RS485接口芯片连接，作为配置和监控信息的传输通道，第二RS485接口芯片通过第二VPX接口的公共接口连接到系统主控板；

第二FPGA的PCIe接口与第二PowerPC处理器的第一个PCIe接口相连，用于与同/异步数据处理模块和话音模块进行数据传输；

第二FPGA的DDR3控制器接口与1片DDR3 SDRAM连接，用于同/异步数据或话音数据的缓存；

第二FPGA与第二VPX接口的自定义信号相连，用于中断信号和时钟信号的传送；

所述第二PowerPC处理器用于执行如下程序：

(1)对业务板的各模块进行初始化配置；

(2)接收来自网络管理设备的控制信息，实现业务板同/异步业务、话音业务和接口的配置；

(3)接收自信道板的数据，发送给第二FPGA进行协议适配；

(4)接收来自第二FPGA的业务数据，进行协议适配后发送给信道板处理；

所述第二FPGA用于实现如下功能：

(1)接收来自第二PowerPC的数据，进行协议适配后发送到同/异步数据接口或话音接口；

(2)接收来自同/异步数据接口或话音接口的数据，进行协议适配后发送给第二Power PC处理器；

(3)与信道板之间互相传递中断信号和时钟信号。

具体的，所述的第一VPX接口和第二VPX接口均采用6U加固型模块化VPX连接器，该VPX连接器的接口定义兼容VITA46.0，其中P6位置为射频连接器。

具体的，所述第一PowerPC处理器的存储器包括2片DDR3内存颗粒、1片NOR FLASH和1片SATA存储芯片，所述第一FPGA的存储器包括1片QDR内存颗粒和1片DDR3内存颗粒；

第一PowerPC处理器中每片DDR3内存颗粒的容量为1Gb，数据位宽为16bit，2片DDR3内存颗粒组成数据位宽为32bit的内存；第一PowerPC处理器的NOR FLASH容量为128Mb，数据位宽为16bit；第一PowerPC的SATA存储芯片容量为8Gb；

第一FPGA的QDR内存颗粒容量为72Mb，数据位宽为32位；第一FPGA的DDR内存颗粒的容量为1Gb，数据位宽为16位。

具体的，所述第二PowerPC处理器的存储器包括2片DDR3内存颗粒、1片NOR FLASH和1片SATA存储芯片，所述第二FPGA的存储器包括1片DDR3内存颗粒；

所述第二PowerPC处理器中每片DDR3内存颗粒的容量为1Gb，数据位宽为16bit，2片DDR3内存颗粒组成数据位宽为32bit的内存；所述第二PowerPC处理器的NOR FLASH容量为128Mb，数据位宽为16bit；所述第二PowerPC的SATA存储芯片容量为8Gb；

所述第二FPGA的DDR内存颗粒的容量为1Gb，数据位宽为16位。

采用上述技术方案的有益效果在于：

1、本发明将卫星通信数据处理模块拆分为信道板和业务板，解决了卫星通信数据处理模块处理能力、接口扩展和体积受限的问题，同时还实现了信道接入和业务处理的分布式处理。

2、本发明卫星通信数据处理模块能够满足卫星通信链路对高可靠性和可扩展性的要求，该模块具有设备集成度高、通用化的特点，可以减小卫星通信地面设备的体积，有助于提高卫星通信数据处理设备的可靠性，具备很高的应用价值。

3、本发明基于VPX标准，采用千兆以太网、SRIO等高速串行交换结构，支持信道板与业务板之间通过交换网络进行数据交换，支持相邻槽位间板卡的通信。

4、本发明采用加固型VPX接插件设计，可以有效地防止背板变形。

5、本发明具有通用性好、集成化程度高、业务容量可灵活配置、性能稳定可靠、调试简单等特点。

总之，本发明将卫星通信数据处理模块拆分为信道板和业务板，实现了信道和业务的分布式处理。本发明可根据实际业务需求，灵活配置信道板和业务板数量，实现了信道接入和业务处理的资源池方式热备份，有效提高了整个系统的通用性、灵活性和可靠性。

附图说明

图1是本发明实施例中基于VPX的卫星通信数据处理模块的一种原理图。

图2是图1中信道板的原理图。

图3是图1中业务板的原理图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好的理解本发明。

一种基于VPX的卫星通信数据处理模块，其包括信道板和业务板；

所述信道板包括第一PowerPC处理器、第一FPGA、第一RS485接口芯片、调制模块和解调模块；

第一PowerPC处理器的第1个SGMII接口作为管理网口，通过第一VPX接口的控制通道与系统管理交换网相连，用于传输配置及管理信息；

第一PowerPC处理器的第2个SGMII接口作为与业务板之间预留的数据传输通道，通过第一VPX接口的控制通道连接到相邻的业务板，用于在信道板与业务板之间进行数据传输；

第一PowerPC处理器的SRIO接口通过第一VPX接口的数据通道与系统数据交换网相连，用于基带数据和业务数据的传输；

第一PowerPC处理器的第1个PCIe接口与第一FPGA连接，用于与调制模块和解调模块进行数据传输；

第一PowerPC处理器的一个UART异步串口与第一RS485接口芯片连接，作为配置和监控信息的传输通道，第一RS485接口芯片通过第一VPX接口的公共接口连接到系统主控板；

第一FPGA的PCIe接口与第一PowerPC处理器的第一个PCIe接口相连，用于与调制模块和解调模块进行数据传输；

第一FPGA的DDR3控制器接口与1片DDR3 SDRAM连接，用于调制数据的缓存；

第一FPGA的QDR控制器接口与1片QDR SRAM连接，用于解调数据的缓存；

第一FPGA与第一VPX接口的自定义信号相连，用于中断信号和时钟信号的传送；

调制模块与第一VPX接口的射频连接器相连，用于输出调制数据；

解调模块与第一VPX接口的射频连接器相连，用于输入解调数据；

所述第一PowerPC处理器用于执行如下程序：

(1)对信道板的各模块进行初始化配置；

(2)接收来自网络管理设备的控制信息，实现信道板业务和接口的配置；

(3)将来自业务板的业务数据进行组包后发送给第一FPGA进行协议适配；

(4)接收来自第一FPGA解调后的数据，进行拆包后发送给业务板处理；

所述第一FPGA用于实现如下功能：

(1)接收来自第一PowerPC的数据进行协议适配，发送给调制模块进行调制；

(2)接收经过解调模块解调后的卫星数据，进行协议适配后发送给第一Power PC处理器处理；

(3)与业务板之间互相传递中断信号和时钟信号；

所述业务板包括第二PowerPC处理器、第二FPGA、第二RS485接口芯片、同/异步输出处理模块和话音处理模块；

第二PowerPC处理器的第1个SGMII接口作为管理网口，通过第二VPX接口的控制通道与系统管理交换网相连，用于传输配置及管理信息；

第二PowerPC处理器的第2个SGMII接口作为与信道板之间预留的数据传输通道，通过第二VPX接口的控制通道连接到相邻的信道板，用于在信道板与业务板之间进行数据传输；

第二PowerPC处理器的SRIO接口通过第二VPX接口的数据通道与系统数据交换网相连，用于业务数据的传输；

第二PowerPC处理器的第一个PCIe接口与第二FPGA连接，用于与同/异步数据处理模块和话音模块进行数据传输；

第二PowerPC处理器的一个UART异步串口与第二RS485接口芯片连接，作为配置和监控信息的传输通道，第二RS485接口芯片通过第二VPX接口的公共接口连接到系统主控板；

第二FPGA的PCIe接口与第二PowerPC处理器的第一个PCIe接口相连，用于与同/异步数据处理模块和话音模块进行数据传输；

第二FPGA的DDR3控制器接口与1片DDR3 SDRAM连接，用于同/异步数据或话音数据的缓存；

第二FPGA与第二VPX接口的自定义信号相连，用于中断信号和时钟信号的传送；

所述第二PowerPC处理器用于执行如下程序：

(1)对业务板的各模块进行初始化配置；

(2)接收来自网络管理设备的控制信息，实现业务板同/异步业务、话音业务和接口的配置；

(3)接收自信道板的数据，发送给第二FPGA进行协议适配；

(4)接收来自第二FPGA的业务数据，进行协议适配后发送给信道板处理；

所述第二FPGA用于实现如下功能：

(1)接收来自第二PowerPC的数据，进行协议适配后发送到同/异步数据接口或话音接口；

(2)接收来自同/异步数据接口或话音接口的数据，进行协议适配后发送给第二Power PC处理器；

(3)与信道板之间互相传递中断信号和时钟信号。

具体的，所述的第一VPX接口和第二VPX接口均采用6U加固型模块化VPX连接器，该VPX连接器的接口定义兼容VITA46.0，其中P6位置为射频连接器。

具体的，所述第一PowerPC处理器的存储器包括2片DDR3内存颗粒、1片NOR FLASH和1片SATA存储芯片，所述第一FPGA的存储器包括1片QDR内存颗粒和1片DDR3内存颗粒；

第一PowerPC处理器中每片DDR3内存颗粒的容量为1Gb，数据位宽为16bit，2片DDR3内存颗粒组成数据位宽为32bit的内存；第一PowerPC处理器的NOR FLASH容量为128Mb，数据位宽为16bit；第一PowerPC的SATA存储芯片容量为8Gb；

第一FPGA的QDR内存颗粒容量为72Mb，数据位宽为32位；第一FPGA的DDR内存颗粒的容量为1Gb，数据位宽为16位。

具体的，所述第二PowerPC处理器的存储器包括2片DDR3内存颗粒、1片NOR FLASH和1片SATA存储芯片，所述第二FPGA的存储器包括1片DDR3内存颗粒；

所述第二PowerPC处理器中每片DDR3内存颗粒的容量为1Gb，数据位宽为16bit，2片DDR3内存颗粒组成数据位宽为32bit的内存；所述第二PowerPC处理器的NOR FLASH容量为128Mb，数据位宽为16bit；所述第二PowerPC的SATA存储芯片容量为8Gb；

所述第二FPGA的DDR内存颗粒的容量为1Gb，数据位宽为16位。

具体来说，如图1所示，上述卫星通信数据处理模块分为信道板和业务板两个部分，图2是信道板的原理图，图3是业务板的原理图。

根据VPX标准定义，6U VPX板卡的接口可以定义为P0～P6共7个连接器，其中P0为公共信号连接器，主要用于提供系统电源、时钟、系统地址、JTAG等公共信号，P1～P6为自定义信号连接器，可选32对差分信号+8根单端信号连接器或80根单端信号的连接器。在本发明实施例中，P1～P5采用32对差分信号+8根单端信号的连接器，P6为射频连接器。参见图2，P0为板卡提供电源和监控接口，P1为数据通道接口，可提供16个SRIO差分通道和8个单端信号接口，P2为扩展通道接口，可提供16个差分通道和8个单端信号接口，P3为预留，P4为控制通道，可提供16个1000BASE-X差分通道和8个单端信号接口，P5为卫星通信相关接口通道，可提供16个差分数据通道和8个单端信号接口，P6为中频接口，可提供8个中频接口。

如图2所示，信道板包括PowerPC处理器、FPGA、RS485接口芯片、调制模块和解调模块。

在本实施例中，PowerPC处理器的核心主频为1GHz～1.2GHz,包含3路SGMII接口、2路SRIO接口、2路PCIe接口、2个UART接口、1个64/32bit DDR3/DDR3L内存控制器，根据本实施例的具体要求，将端口配置为2路SGMII接口、1路SRIO接口、2路PCIe接口、1个UART接口、1个32bit DDR3接口。

PowerPC处理器的DDR3接口配置为32bit，外接两个16位数据宽度/1Gb的DDR3颗粒，组成总容量256Mb的系统内存，DDR3颗粒的容量可根据系统内存需求变化。

PowerPC处理器的LBC接口外接一个16位数据宽度/128Mb的NOR FLASH颗粒，用于存储PowerPC处理器的BOOT程序，NOR FLASH容量可根据需求变化。

PowerPC处理的第1个PCIe接口外接一个PCIe的SATA控制器，通过此控制器连接8Gb的SATA存储器，用于存储文件系统、应用程序，SATA存储器的容量可根据需求变化。

PowerPC处理器的一个UART异步串口与RS485接口芯片连接，通过VPX接口的公共接口P0连接到系统主控板，作为配置和监控信息的传输通道。

PowerPC处理器的SRIO接口通过VPX接口P1的数据通道与系统数据交换网相连，用于基带数据和业务数据传输通道。

PowerPC处理器的第2个SGMII接口作为与业务板之间预留的数据传输通道，通过VPX接口P2的控制通道连接到业务板，可在信道板与业务板之间进行数据传输。

PowerPC处理器的第1个SGMII接口作为管理网口，通过VPX接口P4的控制通道与系统管理交换网相连，作为配置/管理信息的传输通道。

调制模块与VPX接口的射频连接器P6相连，用于调制数据输出。

解调模块与VPX接口的射频连接器P6相连，用于解调数据输入。

PowerPC处理器的第2个PCIe接口与FPGA连接，用于与调制模块/解调模块数据传输。

FPGA的PCIe接口与PowerPC处理的第一个PCIe接口相连，用于与调制模块/解调模块数据传输。

FPGA的DDR3控制器接口与1片DDR3 SDRAM连接，用于调制数据的缓存。

FPGA的QDR控制器接口与1片QDR SRAM连接，用于解调数据的缓存。

FPGA通过VPX接口的P2与业务板通信，用于中断/时钟等控制信号传送。

如图3所示，业务板包括PowerPC处理器、FPGA、RS485接口芯片、同/异步数据模块和话音模块。

在本实施例中，PowerPC处理器的核心主频为1GHz～1.2GHz,包含3路SGMII接口、2路SRIO接口、2路PCIe接口、2个UART接口、1个64/32bit DDR3/DDR3L内存控制器。根据本实施例的具体要求，将端口配置为2路SGMII接口、1路SRIO接口、2路PCIe接口、1个UART接口、1个32bit DDR3接口。

PowerPC处理器的DDR3接口配置为32bit，外接两个16位数据宽度/1Gb的DDR3颗粒，组成总容量256MB的系统内存，DDR3颗粒的容量可根据系统内存需求变化。

PowerPC处理器的LBC接口外接一个16位数据宽度/128Mb的NOR FLASH颗粒，用于存储PowerPC处理器的BOOT程序，NOR FLASH容量可根据需求变化。

PowerPC处理的第1个PCIe接口外接一个PCIe的SATA控制器，通过此控制器连接8Gb的SATA存储器，用于存储文件系统、应用程序，SATA存储器的容量可根据需求变化。

PowerPC处理器的一个UART异步串口与RS485接口芯片连接，通过VPX接口的公共接口P0连接到系统主控板，作为配置和监控信息的传输通道。

PowerPC处理器的SRIO接口通过VPX接口P1的数据通道与系统数据交换网相连，用于业务数据传输。

PowerPC处理器的第2个SGMII接口作为与业务板之间预留的数据传输通道，通过VPX接口P2的控制通道连接到相邻的业务板，可在信道板与业务板之间进行数据传输。

PowerPC处理器的第1个SGMII接口作为管理网口，通过VPX接口P4的控制通道与系统管理交换网相连，作为配置/管理信息的传输通道。

同/异步数据模块通过VPX接口P5的自定义接口对外提供设备接口，作为同/异步数据接入通道。

话音模块接口信号通过VPX接口P5的自定义接口对外提供设备接口，作为话音数据的接入通道。

PowerPC处理器的第2个PCIe接口与FPGA连接，用于与同/异步数据、话音数据模块的数据传输。

FPGA的PCIe接口与PowerPC处理的第一个PCIe接口相连，用于同/异步数据、话音数据的传输。

FPGA的DDR3控制器接口与1片DDR3 SDRAM连接，用于同/异步数据、话音数据的缓存。

FPGA通过VPX接口的P2与信道板通信，用于中断/时钟等控制信号传送。

总之，本发明基于VPX平台架构开发，采用高性能处理器、可编程逻辑技术和高速串行总线技术，可以实现卫星信道和业务数据处理的模块化、小型化。此外，本发明将卫星通信数据处理模块拆分为信道板和业务板，解决了卫星通信数据处理模块处理能力扩展、接口扩展和体积受限的问题，同时还实现了信道接入和业务处理的分布式处理。

以上内容是结合具体的优选方式对本发明进行的详细说明，不能认定本发明具体实施仅限于这些说明，对于本发明所属技术领域的技术人员而言，在不脱离本发明构思的前提下，还可以引入其他信号和接口进行拓展和替换，都应当视为本发明由所提交的权利说明书确定的发明保护范围。

Claims (4)

1.一种基于VPX的卫星通信数据处理模块，其特征在于，包括信道板和业务板；

所述信道板包括第一PowerPC处理器、第一FPGA、第一RS485接口芯片、调制模块和解调模块；

第一PowerPC处理器的第1个SGMII接口作为管理网口，通过第一VPX接口的控制通道与系统管理交换网相连，用于传输配置及管理信息；

第一PowerPC处理器的第2个SGMII接口作为与业务板之间预留的数据传输通道，通过第一VPX接口的控制通道连接到相邻的业务板，用于在信道板与业务板之间进行数据传输；

第一PowerPC处理器的SRIO接口通过第一VPX接口的数据通道与系统数据交换网相连，用于基带数据和业务数据的传输；

第一PowerPC处理器的第1个PCIe接口与第一FPGA连接，用于与调制模块和解调模块进行数据传输；

第一PowerPC处理器的一个UART异步串口与第一RS485接口芯片连接，作为配置和监控信息的传输通道，第一RS485接口芯片通过第一VPX接口的公共接口连接到系统主控板；

第一FPGA的PCIe接口与第一PowerPC处理器的第一个PCIe接口相连，用于与调制模块和解调模块进行数据传输；

第一FPGA的DDR3控制器接口与1片DDR3 SDRAM连接，用于调制数据的缓存；

第一FPGA的QDR控制器接口与1片QDR SRAM连接，用于解调数据的缓存；

第一FPGA与第一VPX接口的自定义信号相连，用于中断信号和时钟信号的传送；

调制模块与第一VPX接口的射频连接器相连，用于输出调制数据；

解调模块与第一VPX接口的射频连接器相连，用于输入解调数据；

所述第一PowerPC处理器用于执行如下程序：

(1)对信道板的各模块进行初始化配置；

(2)接收来自网络管理设备的控制信息，实现信道板业务和接口的配置；

(3)将来自业务板的业务数据进行组包后发送给第一FPGA进行协议适配；

(4)接收来自第一FPGA解调后的数据，进行拆包后发送给业务板处理；

所述第一FPGA用于实现如下功能：

(1)接收来自第一PowerPC的数据进行协议适配，发送给调制模块进行调制；

(2)接收经过解调模块解调后的卫星数据，进行协议适配后发送给第一Power PC处理器处理；

(3)与业务板之间互相传递中断信号和时钟信号；

所述业务板包括第二PowerPC处理器、第二FPGA、第二RS485接口芯片、同/异步输出处理模块和话音处理模块；

第二PowerPC处理器的第1个SGMII接口作为管理网口，通过第二VPX接口的控制通道与系统管理交换网相连，用于传输配置及管理信息；

第二PowerPC处理器的第2个SGMII接口作为与信道板之间预留的数据传输通道，通过第二VPX接口的控制通道连接到相邻的信道板，用于在信道板与业务板之间进行数据传输；

第二PowerPC处理器的SRIO接口通过第二VPX接口的数据通道与系统数据交换网相连，用于业务数据的传输；

第二PowerPC处理器的第一个PCIe接口与第二FPGA连接，用于与同/异步数据处理模块和话音模块进行数据传输；

第二PowerPC处理器的一个UART异步串口与第二RS485接口芯片连接，作为配置和监控信息的传输通道，第二RS485接口芯片通过第二VPX接口的公共接口连接到系统主控板；

第二FPGA的PCIe接口与第二PowerPC处理器的第一个PCIe接口相连，用于与同/异步数据处理模块和话音模块进行数据传输；

第二FPGA的DDR3控制器接口与1片DDR3 SDRAM连接，用于同/异步数据或话音数据的缓存；

第二FPGA与第二VPX接口的自定义信号相连，用于中断信号和时钟信号的传送；

所述第二PowerPC处理器用于执行如下程序：

(1)对业务板的各模块进行初始化配置；

(2)接收来自网络管理设备的控制信息，实现业务板同/异步业务、话音业务和接口的配置；

(3)接收自信道板的数据，发送给第二FPGA进行协议适配；

(4)接收来自第二FPGA的业务数据，进行协议适配后发送给信道板处理；

所述第二FPGA用于实现如下功能：

(1)接收来自第二PowerPC的数据，进行协议适配后发送到同/异步数据接口或话音接口；

(2)接收来自同/异步数据接口或话音接口的数据，进行协议适配后发送给第二PowerPC处理器；

(3)与信道板之间互相传递中断信号和时钟信号。

2.根据权利要求1所述的一种基于VPX的卫星通信数据处理模块，其特征在于，所述的第一VPX接口和第二VPX接口均采用6U加固型模块化VPX连接器，该VPX连接器的接口定义兼容VITA46.0，其中VPX板卡的第七个连接器为射频连接器。

3.根据权利要求1所述的一种基于VPX的卫星通信数据处理模块，其特征在于，所述第一PowerPC处理器的存储器包括2片DDR3内存颗粒、1片NOR FLASH和1片SATA存储芯片，所述第一FPGA的存储器包括1片QDR内存颗粒和1片DDR3内存颗粒；

第一PowerPC处理器中每片DDR3内存颗粒的容量为1Gb，数据位宽为16bit，2片DDR3内存颗粒组成数据位宽为32bit的内存；第一PowerPC处理器的NOR FLASH容量为128Mb，数据位宽为16bit；第一PowerPC的SATA存储芯片容量为8Gb；

第一FPGA的QDR内存颗粒容量为72Mb，数据位宽为32位；第一FPGA的DDR内存颗粒的容量为1Gb，数据位宽为16位。

4.根据权利要求1所述的一种基于VPX的卫星通信数据处理模块，其特征在于，所述第二PowerPC处理器的存储器包括2片DDR3内存颗粒、1片NOR FLASH和1片SATA存储芯片，所述第二FPGA的存储器包括1片DDR3内存颗粒；

所述第二PowerPC处理器中每片DDR3内存颗粒的容量为1Gb，数据位宽为16bit，2片DDR3内存颗粒组成数据位宽为32bit的内存；所述第二PowerPC处理器的NOR FLASH容量为128Mb，数据位宽为16bit；所述第二PowerPC的SATA存储芯片容量为8Gb；

所述第二FPGA的DDR内存颗粒的容量为1Gb，数据位宽为16位。

Images