CN112615661B - 一种宽带卫星通信收发处理模块 - Google Patents

Abstract

本发明涉及一种宽带卫星通信收发处理模块，属于卫星通信技术领域。其包括启动存储单元、共享内存单元、应用存储单元、状态监控单元、网口单元、网口交换单元、射频输出单元、时钟单元、射频输入单元、实时缓存单元、SoC片上系统和FPGA；SoC片上系统内部含有两颗嵌入式处理器，分别用于实现IP加速单元和访问控制单元，SoC片上系统的PL可编程逻辑部分用于实现调制单元，FPGA用于实现解调单元。本发明具有集成化程度高、支持多种应用程序存储和动态切换、业务容量可配置、体积小、制造和调试简单、性能稳定可靠、通用性好等特点。

Description

一种宽带卫星通信收发处理模块

技术领域

本发明涉及卫星通信技术领域，特别是指一种宽带卫星通信收发处理模块，适用于用户和网络节点的多种业务接入，特别适合装备统型、低功耗长续航、小型化、轻量级综合业务的卫星通信地球站。

背景技术

当前，宽带卫星通信系统的多业务接入设备通常以不同功能的多种板卡或者多个终端形式组合实现。这种形式将IP加速功能、访问控制功能、调制、解调等功能模块组合后，形成一种大型终端设备。

针对TDMA和FDMA两种体制的调制解调设备，需要设计成两个独立的终端。这样，在组成一个具有综合业务组网传输能力的卫星通信地球站时，就会产生设备较多、架构混乱、接口复杂的情况，从而造成机动性差、调试困难、成本高等诸多问题。

发明内容

有鉴于此，本发明提供一种宽带卫星通信收发处理模块，其具有集成化程度高、支持多种应用程序存储和动态切换、业务容量可配置、体积小、制造和调试简单、性能稳定可靠、通用性好等特点。

为实现上述目的，本发明采用了如下技术方案：

一种宽带卫星通信收发处理模块，其包括启动存储单元、共享内存单元、应用存储单元、状态监控单元、网口单元、网口交换单元、射频输出单元、时钟单元、射频输入单元、实时缓存单元、SoC片上系统和FPGA；所述SoC片上系统内部含有两颗嵌入式处理器，分别用于实现IP加速单元和访问控制单元，SoC片上系统的PL可编程逻辑部分用于实现调制单元，所述FPGA用于实现解调单元；其中：

启动存储单元通过相应接口与IP加速单元相连；

共享内存单元分别通过相应接口与IP加速单元和访问控制单元相连，并通过OCM地址映射提供IP加速单元和访问控制单元之间的内存共享，此外，还通过AXI_HP的DMA通道实现访问控制和调制单元之间的内存共享；

应用存储单元通过相应接口与访问控制单元相连,在访问控制调度下，通过AXI通道选择加载PL程序，之后通过PL提供的SSM通道加载所述FPGA的程序；

状态监控单元通过I2C通道与访问控制单元相连，访问控制单元通过I2C通道定时读取板卡的状态信息；

网口单元与IP加速单元的用户业务接口连接，用于在IP加速单元与用户终端之间传输用户的双向业务数据；

网口交换单元与访问控制单元的管理接口连接，对外提供两路管理网口，第一路管理网口作为用户的管理接口，第二路管理网口用于连接到其他的业务设备，实现访问控制器对其他业务设备的管理；

射频输出单元通过相应接口与调制单元相连，用于对宽带卫星信号进行发送处理；

时钟单元通过SPI控制接口与调制单元相连，并通过时钟输出接口与调制单元和解调单元相连，其中，SPI控制接口传输时钟单元的配置和管理信息，时钟输出接口传输调制单元和解调单元的参考时钟；

射频输入单元与解调单元相连，用于获取采样数字信号并传递给解调单元；

实时缓存单元与解调单元相连，传输高吞吐率的解调前数据和解调后数据；SoC片上系统通过SSM、GTX、LVDS、GPIO接口与所述FPGA相连，其中，SSM接口用于传输FPGA的启动加载数据，GTX和LVDS接口用于传输高速解调数据和解调控制数据，GPIO接口作为辅助通道，用于状态信息传输；

接收处理时，射频输入单元接收射频模拟信号，完成信号的射频滤波、放大、下变频到基带、ADC采样处理，得到数字采样数据，然后将数字采样数据传递给解调单元；解调单元将数字采样数据进行预处理，并将处理后的数据放入实时缓存单元进行缓存，根据随路多载波信息进行多载波解调、译码、解映射解扰、载波恢复，获得用户需要的基带业务信息，然后将基带业务信息进行接口适配，并通过GTX通道传递给调制单元；调制单元进行第二次接口适配，将GTX接口数据适配成AXI_HP接口数据格式，然后通过AXI_HP的DMA通道将基带业务数据传递给访问控制单元；访问控制单元对基带业务数据进行成帧处理，然后通过共享内存方式传递给IP加速单元；IP加速单元收到基带业务数据后，进行IP路由和IP加速处理，然后通过网口单元将基带业务数据送给用户终端；

发送处理时，用户终端将IP用户数据通过网口单元接入IP加速单元；IP加速单元完成路由和加速处理，然后通过共享内存方式将加速后的用户数据传递给访问控制单元；访问控制单元完成数据成帧和协议控制，并告知调制单元成帧数据在共享内存空间的存储位置；调制单元收到存储位置消息后，通过AXI_HP的DMA通道访问共享内存空间，获取已成帧的用户数据，然后对该数据进行宽带卫星信号调制和编码处理，并将处理后的调制数据根据协议控制信息发送到射频输出单元的CFG/DATA接口；射频输出单元对数据进行数模转换、上变频、放大和滤波，完成宽带卫星信号的发送处理。

进一步的，所述启动存储单元挂载在用于实现IP加速单元的嵌入式处理器下，用于存储SoC片上系统的启动文件BOOT.bin、5套不同的PL部分调制应用程序、两个操作系统的启动文件、两个操作系统的启动备份文件，并提供预留程序空间；其中，所述启动文件BOOT.bin集成了第一阶段启动引导文件FSBL、第二阶段启动引导文件uboot、PL逻辑比特流文件；所述5套不同的PL部分调制应用程序用于根据板卡的应用场景，使用户现场实时切换SoC片上系统的应用比特流功能；所述预留程序空间用于扩展更多的PL部分的应用程序；所述两个操作系统的启动文件包含uboot环境变量、Linux内核、Linux设备树、Linux文件系统、Vxworks内核、Vxworks设备树、Vxworks文件系统，用于启动操作系统；所述两个操作系统的启动备份文件的文件种类和内容与两个操作系统的启动文件相同，作为两个操作系统的启动文件损坏时的文件恢复区，用于修复损坏启动区文件。

进一步的，所述应用存储单元挂载在用于实现访问控制单元的嵌入式处理器下,用于存放所述FPGA的解调应用程序和在Vxworks系统中运行的访问控制应用程序。

进一步的，所述时钟单元包括低噪时钟生成器以及数字直接频率合成器电路，提供恒定的参考时钟信号和用于宽带解调的快速锁定的变速率时钟信号。

进一步的，所述IP加速单元以相应嵌入式处理器上的一个串口作为uboot阶段的调试串口和Linux系统的管理串口，对用户提供调试和管理接入接口；所述访问控制单元以相应嵌入式处理器上的一个串口作为uboot阶段的调试串口和Vxworks系统的管理串口，对用户提供调试和管理接入接口，以相应嵌入式处理器上的另两个串口分别作为Vxworks系统的第一、第二对外管理串口，其中，第一对外管理串口对罗盘设备提供管理接入接口，第二对外管理串口支持总线通信能力，对业务设备提供调试接口和管理接口。

进一步的，所述调制单元具有控制接口、数据接口以及多媒体业务接口；其中，控制接口用于控制业务设备的复位控制、指示灯驱动以及业务设备电源；数据接口为高速差分接口形式，用于为业务设备提供加密数据通道和解密数据通道；多媒体业务接口为高速差分接口形式；

多媒体业务发送时，调制单元通过AXI_HP的DMA通道访问共享内存单元，在访问控制单元完成数据成帧和协议控制后，经过AXI_HP的DMA通道回到调制单元，依次完成调制和射频输出；

多媒体业务接收时，信号处理流程与发送相反，信道模拟信号由射频输入和解调单元依次处理，获得多媒体基带数据后，由调制单元进行接口适配并传送给访问控制单元，在访问控制单元完成解格式帧处理后，返回调制单元，并由调制单元通过多媒体业务接口输出给多媒体用户。

本发明所取得的有益效果在于：

1、本发明将宽带卫星通信IP加速功能、访问控制功能、调制、解调等功能集合为单板处理模块，填补了宽带卫星通信收发模块技术的空白，解决了轻量化设备体积受限、重量超重、功耗高续航短等的问题,同时还实现了新颖的、大容量的存储方案。

2、本发明能够满足宽带卫星通信系统对通信模块的可靠性要求和扩展性要求，该模块采用高集成度SoC架构设计具有集成度高、通用化模块的特点，具备各类装备统型设计和统型装备的优点，特别是在便携设备和小型化终端的设计中提供了高性能解决方案，具有很高的应用价值。

3、本发明采用SoC内部高速总线进行IP加速功能、访问控制功能、调制、解调等功能单元的控制和数据交换，基于全新的片上集成和片内交换设计提供了更加可靠和更快的业务数据交换，彻底消除了占用板卡体积的各类接插件、复杂的信号走线设计、接口芯片繁多、接口芯片调试费时等问题，同时节省了上述问题引入的昂贵设计成本。

4、本发明可采用SoC Z7(型号XC7Z045)和K7(型号XC7K325T)高性能芯片，其市场价格极低，是一种新型低成本、高性能、低功耗模块。

5、该发明模块的体积限制在200mm×130mm内，是一种新型微小型处理模块，可采用微型J70连接器，能够以核心模块的形式快速适配各种体型的终端设备，因此移植性良好。

6.本发明采用新颖的、大容量的存储方案：将系统启动文件和应用文件分离设计和分离存储，更新或擦除应用存储单元时不影响通用启动存储单元，实现了更可靠的程序文件存储、启动引导、更新升级方法。

7、本发明兼容FDMA和TDMA两种工作体制，在大容量启动存储单元和应用存储单元中直接预置两种模式的应用程序，根据组网情况选择配置即可，而且可以支持两种模式的现场切换情况，因此体制兼容性更好。

8、本发明是一种高集成度的通用平台，提供丰富的对外接口，也可以用做其他通信系统的核心信息处理模块。

附图说明

图1是本发明实施例的电原理图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。特别需要提醒的是，当以下描述中，已知功能和设计的详细描述可能淡化本发明的主要内容时，这些描述在这里将被忽略。

一种宽带卫星通信收发处理模块，其包括启动存储单元、共享内存单元、应用存储单元、状态监控单元、网口单元、通讯串口单元、网口交换单元、射频输出单元、时钟单元、射频输入单元、实时缓存单元、Z7 SoC(即ZYNQ-7045SoC FPGA芯片)和K7 FPGA(即Kintex7FPGA芯片)；Z7 SoC内部含有两颗嵌入式处理器，分别用于实现IP加速单元和访问控制单元，Z7 SoC的可编程逻辑部分用于实现调制单元，K7 FPGA用于实现解调单元。

其中：

启动存储单元，通过PS SPI IO与IP加速单元处理器直接相连；共享内存单元，通过PS DDR3专用接口与PS ARM处理器直接相连，并通过OCM(on chip memory)地址映射提供了IP加速单元和访问控制单元之间的内存共享，另外，通过AXI_HP(High PerformanceAXI)DMA通道实现访问控制和调制单元之间内存共享；应用存储单元，通过PS IO与访问控制单元直接相连,在访问控制调度下，可以通过AXI通道选择加载PL程序，之后通过PL提供的SSM(Slave select map)通道加载K7 FPGA程序；状态监控单元通过I2C通道与访问控制直接相连，访问控制通过I2C通道定时读取板卡的状态信息；网口单元通过工业以太网口与用户终端相连，用于传输用户的双向业务数据；通讯串口通过通用串口芯片与用户终端相连，传输用户调试数据；网口交换单元通过工业以太网交换芯片提供用户管理网口和其他设备管理网口，传输用户管理数据；射频输出单元通过专用的DAC数据接口与调制单元直接相连，传输调制基带数据；时钟单元通过SPI控制接口与调制单元相连、通过专用时钟输出接口与调制单元和解调单元相连，其中SPI控制接口传输时钟单元的配置和管理信息，而专用时钟输出接口传输调制单元和解调单元必须的参考时钟；射频输入单元直接与解调单元相连，传输用于解调的采样后的基带数据；实时缓存单元与解调单元直接相连，传输高吞吐率的解调前数据和解调后数据；Z7 SoC通过SSM、GTX、LVDS、GPIO接口与FPGA处理器相连，SSM如上所述传输FPGA的启动加载数据，GTX和LVDS传输高速解调数据和解调控制数据，GPIO作为辅助通道，提供二者之间的状态信息传输。

该模块将卫星通信终端具备的IP加速功能、访问控制功能、调制、解调等功能模块集成到单块小型板卡上，兼容FDMA和TDMA两种应用模式，突破了小型化、轻量级宽带综合业务终端的体积受限、重量超重等技术问题，同时因为采用了SoC的新型设计架构和SoC内部总线交换数据，彻底消除了接口互联复杂、不同模块间接插件混乱、接口芯片繁多、调试困难等问题。

以下为一个更具体的例子：

如图1所示，一种宽带卫星通信收发处理模块，其支持一路调制信号发射和最多两路解调信号接收。

该模块包括Z7 SoC、K7 FPGA、启动存储单元、应用存储单元、共享内存单元、状态监控单元、时钟管理单元、实时缓存单元、射频输入组件、射频输出组件、RS232接口芯片、RS485接口芯片、网口单元和网口交换单元。

在本实施例中，Z7 SoC的嵌入式ARM处理器核心主频为800MHz,ARM-1包含1路RGMII接口、1路UART接口、1路ARM的PS IO QSPI接口，ARM-2包含1路RGMII接口、3个UART接口、1路ARM的PS IO eMMC接口、ARM-1和ARM-2共用1个32bit DDR3内存控制器。

嵌入式ARM处理器的DDR3总线接口为32bit，内存设计采用位宽扩展方式外接两颗16bit、512MB的DDR3颗粒，组成1GB的系统内存。

Z7 ARM-1处理器的RGMII接口作为业务网口，经过PHY芯片和变压器等组成的网口单元，最后通过J70接口与用户系统数据网相连，作为用户的业务数据和管理信息的传输通道。

Z7 ARM-1处理器的UART异步串口与RS232接口芯片连接，通过J70接口连接到用户系统主控设备，作为IP加速单元的配置和监控信息的传输通道。

Z7 ARM-1处理器的PS IO接口外接2个4bit、128MB的QSPI FLASH颗粒，实现总容量256MB的大容量启动存储单元，用于存储系统启动程序和多套PL调制应用程序，QSPI的稳定性和可靠性优于其他的启动存储器件，用于保证系统启动更加可靠。

Z7 ARM-2处理器的RGMII接口作为管理网口，通过网口交换芯片和变压器等组成的网口交换单元实现对外两路管理网口的接入，两路管理网经过J70接口与管理网相连，第一路作为用户的管理的传输通道，第二路作为业务设备的管理接入网口。

Z7 ARM-2处理器扩展的UART-2异步串口与RS232接口芯片连接，通过J70接口连接到用户系统主控设备，作为访问控制单元的配置和监控信息的传输通道。

Z7 ARM-2处理器扩展的UART-3异步串口与RS232接口芯片连接，通过J70接口连接到用户罗盘设备，作为罗盘配置和监控信息的传输通道。

Z7 ARM-2处理器扩展的UART-4异步串口与RS485接口芯片连接，通过J70接口连接到用户业务设备，作为业务设备的配置和监控信息的传输通道。

Z7 ARM-2处理器的PS IO接口外接1个4bit、16GMB的eMMC颗粒，实现大容量应用存储单元，用于存储多套访问控制单元的程序和多套K7解调应用程序，应用存储单元通过访问控制应用程序FTP登录访问，对外物理隔离，用于保证应用文件的安全性。

Z7 ARM-1和ARM-2通过内部总线OCM和共享内存单元实现二者之间的高速数据交换。

Z7 ARM-2与PL通过内部总线AXI实现二者之间的高速数据交换。

Z7 ARM-2由PL扩展出一组I2C接口对外连接状态监控单元，用于RTC、温度检测芯片、电池电量检测等状态。

Z7 ARM-2由PL扩展出一组SSM总线，用于K7应用程序的启动加载和动态切换；

Z7 PL控制接口采用GPIO对外提供指示灯控制、复位逻辑控制。

Z7 PL数据接口采用LVDS接口对外提供透明数据和加密数据的交换接口。

Z7 PL多媒体接口采用LVDS接口形式，对业务设备提供同/异步数据通道、话音/传真通道、视频数据通道等多媒体接入接口；

Z7 PL与K7通过高速GTX接口实现数据交换，通过LVDS和GPIO接口实现中断/时钟等控制信号传送。

时钟管理单元外接高稳钟源，内部由低噪时钟生成器AD9522、数字直接频率合成器AD9952等器件组成，给整个板卡提供定频时钟和实时变频时钟；

实时缓存单元由1颗18bit、72Mb QDR SRAM实现，是一种读写双端口高速RAM器件，用于解调数据的缓存和实时随机读和写操作。

射频输入-1组件由1颗AD9364和外围模拟电路组成，AD9364采用单收模式，通过SSMA射频连接器对外提供接口，用于解调数据输入。

射频输入-2组件同射频输入-1组件。

射频输出组件1颗AD9364和外围模拟电路组成，AD9364采用单发模式，通过SSMA射频连接器对外提供接口，用于调制数据输出。

具体来说，启动存储单元挂载到ARM-1处理器下，其容量为256MB，该存储方案采用2片128MB的QSPI扩容实现，启动存储单元的存储内容为：Z7启动文件BOOT.bin、5套Z7 PL的调制应用程序、预留程序空间、两个操作系统的启动文件、两个操作系统的启动备份文件；所述Z7启动文件BOOT.bin，集成了第一阶段启动引导文件FSBL、第二阶段启动引导文件uboot、Z7 PL逻辑bit流文件；所述5套Z7 PL的逻辑应用程序，即5套不同的应用程序，可以根据板卡的应用场景，用户现场实时切换Z7的应用bit流功能；所述预留程序空间，用于扩展更多的用户Z7 PL应用程序；所述两个操作系统的启动文件，包含uboot环境变量、Linux内核、Linux设备树、Linux文件系统、Vxworks内核、Vxworks设备树、Vxworks文件系统，用于启动操作系统；所述两个操作系统的启动备份文件，文件种类和内容同两个操作系统的启动文件，作为启动文件损坏时的文件恢复区，用于修复损坏启动区文件。

应用存储单元挂载到ARM-2处理器下，由一颗16GB的eMMC高速存储器实现，其中存放K7的解调应用程序和在Vxworks系统中运行的访问控制应用程序，大容量eMMC用于存储更多类型的不同应用程序和重要数据备份。

共享内存单元使两个操作系统能够共享相同的内存资源，其通过一组总线访问内存，两个片上嵌入式CPU总共挂载1024MB DDR3内存，采用2颗512MB 16bit位宽的DDR3通过位宽扩展方法实现了CPU 32位系统数据接口，双系统下每个操作系统占用512MB内存资源，二者之间的数据交换通过内存共享完成，另外，内存共享也包含基于AXI_HP通道Vxworks系统应用对PL逻辑提供了DMA访问指定内存空间的方法。共享内存单元存储IP加速前后的数据、访问控制与调制解调交换的调制解调基带成帧后的数据。

实时缓存单元是一种双端口高速RAM器件，可以同时进行读写操作，用于解套单元解调数据的缓存和实时随机读和写操作。

AXI总线接口用于访问控制单元与调制单元交换数据，其中，AXI_LITE接口经调制单元内部逻辑连线桥接到SSM接口，用于加载K7的bitstream程序文件(*.bit)；OCM接口，用于访问控制单元与IP加速单元进行管理数据交换。SSM(Slave Select Map)接口负责加载K7 FPGA程序文件，高速GTX接口传输解调参数和解调数据，LVDS接口传输中断控制，GPIO传输状态控制。

状态监控单元采用I2C管理总线实现板卡状态监控，用于实时时钟RTC管理、温感告警监测、电池电量监控、ODU电源管理等；根据访问控制的查询指令，上报上述实时管理状态，访问控制单元根据状态信息做出相应响应。

时钟单元负责整板的时钟管理和配置，由低噪时钟生成器、数字直接频率合成器电路组成，提供恒定的参考时钟信号和用于宽带解调的快速锁定的变速率时钟信号。

第一通讯串口单元UART-1定义为SoC的IP加速单元的管理串口，作为uboot阶段的调试串口和Linux系统的管理串口，通过连接器J70对用户提供调试和管理接入接口；第二通讯串口单元UART-2定义为SoC访问控制单元的管理串口，作为uboot阶段的调试串口和Vxworks系统的管理串口，通过J70连接器对用户提供调试和管理接入接口；第三通讯串口单元UART-3为Vxworks系统的对外管理串口，通过连接器J70对罗盘设备提供管理接入接口；第四通讯串口单元UART-4为Vxworks系统的对外管理串口，支持总线通信能力，通过连接器J70对业务设备提供调试接口和管理接口。第一通讯网口单元RGMII-1为IP加速单元的用户业务接口，作为与卫星通信对外接入的数据传输通道，通过连接器J70对用户提供数据接入接口；第二通讯网口单元RGMII-2为访问控制单元的管理接口，通过千兆网口交换芯片对外提供两路管理网口，均连接到连接器J70，第一路管理网口用作用户的管理接口，第二路管理网口连接到其他的业务设备，用于访问控制器对其他业务设备的管理；控制接口单元，为调制单元控制接口，用于控制业务设备的复位控制、指示灯驱动、业务设备电源控制等，通过连接器J70对外提供接口；数据接口单元，为高速差分接口，对业务设备提供加密数据通道和解密数据通道，通过连接器J70对业务设备提供加解密数据接口。

射频输出单元接收调制单元的采样数据，并提供采样数字信号到信道传输信号的数模转换、上变频、放大、滤波功能，最终通过连接器SSMA进行信号发射；射频输入单元，通过连接器SSMA接收信道信号，并将信道传输信号进行滤波、放大、下变频、模数转换，获取采样数字信号并传递给解调单元。

接收处理时，射频模拟信号首先进入射频输入单元，射频输入电路完成信号的射频滤波、放大、下变频到基带、ADC采样等功能，输出数字采样数据，然后将采样数据通过专用的Data通道传递给解调单元；解调单元将高速采样数据进行预处理，并将处理后的数据放入实时缓存单元进行缓存，根据随路多载波信息进行多载波解调、译码、解映射解扰、载波恢复，获得用户需要的基带业务信息，解调单元完成解调工作后，将基带业务信息进行接口适配通过GTX通道传递给调制单元；调制单元进行第二次接口适配，将GTX接口数据适配成AXI_HP接口数据格式，调制单元通过AXI_HP通道的DMA操作将基带业务数据传递给访问控制单元；访问控制单元接受到基带业务数据后，进行成帧处理，之后，通过共享内存方式将该数据传递给IP加速单元；IP加速单元收到接收的基带业务数据后，进行IP路由和IP加速处理，然后通过RGMII-1网口单元将接收的基带业务数据送给用户终端。

发送处理时，用户终端将IP用户数据通过RGMII-1网口单元接入IP加速单元；由IP加速单元完成路由和加速处理，然后通过共享内存方式将加速后的用户数据传递给访问控制单元；在访问控制单元完成数据成帧和协议控制，并告知调制单元成帧数据在共享内存空间的存储位置；调制单元收到消息后，通过AXI_HP通道进行DMA访问共享内存空间，获取已成帧的用户数据，调制单元对该数据进行宽带卫星信号调制和编码处理；处理后的调制数据根据协议控制信息发送到射频输出单元的CFG/DATA接口，由射频输出电路完成宽带卫星信号的发送处理。

多媒体业务(视频、话音、传真)则由连接器J70的多媒体接口接入和接收，媒体接口采用高速差分接口形式。多媒体业务发送时，由调制单元通过AXI_HP通道DMA给访问控制的共享内存位置缓存，在访问控制完成数据成帧和协议控制后，经过AXI_HP DMA通道回到调制单元，依次完成调制和射频输出；多媒体接收时信号处理流程与发送相反，信道模拟信号由射频输入和解调单元依次处理，获得多媒体基带数据后，由调制器进行接口适配并传送给访问控制，在访问控制完成解格式帧处理后，返回调制单元，由调制单元通过多媒体接口输出到连接器J70，即将多媒体数据传递给多媒体用户。

该模块具备整个卫星通信终端(设备)的宽带通信处理功能，可以功能替代多个互异板卡组成的卫星通信终端，是一种微小型全功能卫星通信收发处理模块，其核心处理芯片为ZYNQ-7045SoC FPGA芯片、Kintex7 FPGA芯片、AD9364捷变频处理芯片，通过三类可编程芯片的协同工作来实现整个宽带卫星通信终端的通信接收和发送功能。

总之，本发明采用了一种新型设计方法，在单块板卡上集成了宽带卫星通信数据处理中的IP加速功能单元、访问控制功能单元、调制单元、解调单元及其他功能单元，用于替代实现上述四种单元的多块独立板卡，实现一路发送、两路接收的宽带卫星通信功能。本发明是一种高度集成的新型处理模块，填补了宽带卫星通信收发模块技术的空白，能够解决装备统型、低功耗长续航、小型化、轻量级等设计所面临的问题。根据应用模式不同，该模块可实现卫星通信领域的L波段和C波段信道接入方式、TDMA和FDMA两种模式的卫星通信数据处理。此外，该模块对外提供千兆管理网口、千兆业务网口、异步串口、同步数据、异步数据、电话/传真、视频等接口，可以接入卫星通信中的数据、话音/传真和视频业务。

以上内容是结合具体的优选方式对本发明进行的详细说明，不能认定本发明具体实施方式仅限于这些说明。对于本发明所属技术领域的技术人员而言，在不脱离本发明构思的前提下，还可以引入其他信号和接口进行拓展和替换，都应当视为本发明由所提交的权利说明书确定的发明保护范围。

Claims (6)

1.一种宽带卫星通信收发处理模块，其特征在于，包括启动存储单元、共享内存单元、应用存储单元、状态监控单元、网口单元、网口交换单元、射频输出单元、时钟单元、射频输入单元、实时缓存单元、SoC片上系统和FPGA；所述SoC片上系统内部含有两颗嵌入式处理器，分别用于实现IP加速单元和访问控制单元，SoC片上系统的PL可编程逻辑部分用于实现调制单元，所述FPGA用于实现解调单元；其中：

启动存储单元通过相应接口与IP加速单元相连；

共享内存单元分别通过相应接口与IP加速单元和访问控制单元相连，并通过OCM地址映射提供IP加速单元和访问控制单元之间的内存共享，此外，还通过AXI_HP的DMA通道实现访问控制和调制单元之间的内存共享；

应用存储单元通过相应接口与访问控制单元相连,在访问控制调度下，通过AXI通道选择加载PL程序，之后通过PL提供的SSM通道加载所述FPGA的程序；

状态监控单元通过I2C通道与访问控制单元相连，访问控制单元通过I2C通道定时读取板卡的状态信息；

网口单元与IP加速单元的用户业务接口连接，用于在IP加速单元与用户终端之间传输用户的双向业务数据；

网口交换单元与访问控制单元的管理接口连接，对外提供两路管理网口，第一路管理网口作为用户的管理接口，第二路管理网口用于连接到其他的业务设备，实现访问控制器对其他业务设备的管理；

射频输出单元通过相应接口与调制单元相连，用于对宽带卫星信号进行发送处理；

时钟单元通过SPI控制接口与调制单元相连，并通过时钟输出接口与调制单元和解调单元相连，其中，SPI控制接口传输时钟单元的配置和管理信息，时钟输出接口传输调制单元和解调单元的参考时钟；

射频输入单元与解调单元相连，用于获取采样数字信号并传递给解调单元；

实时缓存单元与解调单元相连，传输高吞吐率的解调前数据和解调后数据；SoC片上系统通过SSM、GTX、LVDS、GPIO接口与所述FPGA相连，其中，SSM接口用于传输FPGA的启动加载数据，GTX和LVDS接口用于传输高速解调数据和解调控制数据，GPIO接口作为辅助通道，用于状态信息传输；

接收处理时，射频输入单元接收射频模拟信号，完成信号的射频滤波、放大、下变频到基带、ADC采样处理，得到数字采样数据，然后将数字采样数据传递给解调单元；解调单元将数字采样数据进行预处理，并将处理后的数据放入实时缓存单元进行缓存，根据随路多载波信息进行多载波解调、译码、解映射解扰、载波恢复，获得用户需要的基带业务信息，然后将基带业务信息进行接口适配，并通过GTX通道传递给调制单元；调制单元进行第二次接口适配，将GTX接口数据适配成AXI_HP接口数据格式，然后通过AXI_HP的DMA通道将基带业务数据传递给访问控制单元；访问控制单元对基带业务数据进行成帧处理，然后通过共享内存方式传递给IP加速单元；IP加速单元收到基带业务数据后，进行IP路由和IP加速处理，然后通过网口单元将基带业务数据送给用户终端；

发送处理时，用户终端将IP用户数据通过网口单元接入IP加速单元；IP加速单元完成路由和加速处理，然后通过共享内存方式将加速后的用户数据传递给访问控制单元；访问控制单元完成数据成帧和协议控制，并告知调制单元成帧数据在共享内存空间的存储位置；调制单元收到存储位置消息后，通过AXI_HP的DMA通道访问共享内存空间，获取已成帧的用户数据，然后对该数据进行宽带卫星信号调制和编码处理，并将处理后的调制数据根据协议控制信息发送到射频输出单元的CFG/DATA接口；射频输出单元对数据进行数模转换、上变频、放大和滤波，完成宽带卫星信号的发送处理。

2.根据权利要求1所述的一种宽带卫星通信收发处理模块，其特征在于，所述启动存储单元挂载在用于实现IP加速单元的嵌入式处理器下，用于存储SoC片上系统的启动文件BOOT.bin、5套不同的PL部分调制应用程序、两个操作系统的启动文件、两个操作系统的启动备份文件，并提供预留程序空间；其中，所述启动文件BOOT.bin集成了第一阶段启动引导文件FSBL、第二阶段启动引导文件uboot、PL逻辑比特流文件；所述5套不同的PL部分调制应用程序用于根据板卡的应用场景，使用户现场实时切换SoC片上系统的应用比特流功能；所述预留程序空间用于扩展更多的PL部分的应用程序；所述两个操作系统的启动文件包含uboot环境变量、Linux内核、Linux设备树、Linux文件系统、Vxworks内核、Vxworks设备树、Vxworks文件系统，用于启动操作系统；所述两个操作系统的启动备份文件的文件种类和内容与两个操作系统的启动文件相同，作为两个操作系统的启动文件损坏时的文件恢复区，用于修复损坏启动区文件。

3.根据权利要求1所述的一种宽带卫星通信收发处理模块，其特征在于，所述应用存储单元挂载在用于实现访问控制单元的嵌入式处理器下,用于存放所述FPGA的解调应用程序和在Vxworks系统中运行的访问控制应用程序。

4.根据权利要求1所述的一种宽带卫星通信收发处理模块，其特征在于，所述时钟单元包括低噪时钟生成器以及数字直接频率合成器电路，提供恒定的参考时钟信号和用于宽带解调的快速锁定的变速率时钟信号。

5.根据权利要求1所述的一种宽带卫星通信收发处理模块，其特征在于，所述IP加速单元以相应嵌入式处理器上的一个串口作为uboot阶段的调试串口和Linux系统的管理串口，对用户提供调试和管理接入接口；所述访问控制单元以相应嵌入式处理器上的一个串口作为uboot阶段的调试串口和Vxworks系统的管理串口，对用户提供调试和管理接入接口，以相应嵌入式处理器上的另两个串口分别作为Vxworks系统的第一、第二对外管理串口，其中，第一对外管理串口对罗盘设备提供管理接入接口，第二对外管理串口支持总线通信能力，对业务设备提供调试接口和管理接口。

6.根据权利要求1所述的一种宽带卫星通信收发处理模块，其特征在于，所述调制单元具有控制接口、数据接口以及多媒体业务接口；其中，控制接口用于控制业务设备的复位控制、指示灯驱动以及业务设备电源；数据接口为高速差分接口形式，用于为业务设备提供加密数据通道和解密数据通道；多媒体业务接口为高速差分接口形式；

多媒体业务发送时，调制单元通过AXI_HP的DMA通道访问共享内存单元，在访问控制单元完成数据成帧和协议控制后，经过AXI_HP的DMA通道回到调制单元，依次完成调制和射频输出；

多媒体业务接收时，信号处理流程与发送相反，信道模拟信号由射频输入和解调单元依次处理，获得多媒体基带数据后，由调制单元进行接口适配并传送给访问控制单元，在访问控制单元完成解格式帧处理后，返回调制单元，并由调制单元通过多媒体业务接口输出给多媒体用户。

Images