CN111367099A - 显示基板、显示装置和显示基板的测试方法 - Google Patents

显示基板、显示装置和显示基板的测试方法 Download PDF

Info

Publication number
CN111367099A
CN111367099A CN201811591919.7A CN201811591919A CN111367099A CN 111367099 A CN111367099 A CN 111367099A CN 201811591919 A CN201811591919 A CN 201811591919A CN 111367099 A CN111367099 A CN 111367099A
Authority
CN
China
Prior art keywords
display substrate
signal lines
display
test
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811591919.7A
Other languages
English (en)
Inventor
陈宇霆
杨通
木素真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811591919.7A priority Critical patent/CN111367099A/zh
Priority to EP19904630.1A priority patent/EP3904951A4/en
Priority to US16/767,472 priority patent/US11640076B2/en
Priority to PCT/CN2019/121997 priority patent/WO2020134861A1/zh
Publication of CN111367099A publication Critical patent/CN111367099A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

一种显示基板、显示装置和显示基板的测试方法。该显示基板包括显示区域以及设置在显示区域外的周边区域。周边区域中设置有沿第一方向延伸的第一引导走线，第一引导走线包括第一端和第二端；周边区域中还设置有第一测试线，第一测试线在第一引导走线上的第一位置与第一引导走线电连接，第一位置位于第一端和第二端之间；显示区域包括沿不同于第一方向的第二方向延伸且并排的多条第一组第一信号线，多条第一组第一信号线中排在最外侧的两条第一信号线分别与第一端和第二端耦接，多条第一组第一信号线中其余的第一信号线在第一端和第二端之间与第一引导走线耦接。

Description

显示基板、显示装置和显示基板的测试方法
技术领域
本公开的实施例涉及一种显示基板、显示装置和显示基板的测试方法。
背景技术
为了提升显示装置的良率，降低显示装置的生产成本，在显示装置制作的多个关键工艺环节设置了不良检测和修复工序。下面以液晶显示装置为例进行阐述。液晶显示装置的制作工序包括阵列基板制作工序、彩膜基板制作工序、液晶盒制作工序以及液晶模组制作工序。例如，为提升液晶模组制作工序阶段的良率，降低液晶模组制作工序阶段的生产成本，在从母板(Qpanel)上切割获取液晶盒后(也即，液晶盒制作工序完成之后)，会对液晶盒进行检测(例如，不良检测)，以尽可能的避免存在不良的液晶盒进入后续的液晶模组制作工序中。并且，提升液晶盒检测(Cell Test)阶段的不良检出率对液晶模组制作工序阶段的生产成本和制作良率有较大的影响。
发明内容
本公开的至少一个实施例提供了一种显示基板，其包括显示区域以及设置在所述显示区域外的周边区域。所述周边区域中设置有沿第一方向延伸的第一引导走线，所述第一引导走线包括第一端和第二端；所述周边区域中还设置有第一测试线，所述第一测试线在所述第一引导走线上的第一位置与所述第一引导走线电连接，所述第一位置位于所述第一端和所述第二端之间；所述显示区域包括沿不同于所述第一方向的第二方向延伸且并排的多条第一组第一信号线，所述多条第一组第一信号线中排在最外侧的两条第一信号线分别与所述第一端和所述第二端耦接，所述多条第一组第一信号线中其余的第一信号线在所述第一端和所述第二端之间与所述第一引导走线耦接。
例如，在所述显示基板的至少一个示例中，所述第一位置为所述第一引导走线的第一端和第二端之间的电阻中点。
例如，在所述显示基板的至少一个示例中，所述第一测试线还在所述第一引导走线上的第二位置与所述第一引导走线电连接，所述第二位置位于所述第一端和所述第二端之间且与所述第一位置不同。
例如，在所述显示基板的至少一个示例中，所述第一位置和所述第二位置分别位于所述第一引导走线的第一端和第二端之间的电阻1/3点和电阻2/3点。
例如，在所述显示基板的至少一个示例中，所述显示区域还包括沿所述第一方向延伸且并排的多条第二信号线，所述多条第二信号线与所述第一组第一信号线交叉且绝缘，所述第一引导走线和所述多条第二信号线同层设置。
例如，在所述显示基板的至少一个示例中，所述第一测试线包括沿所述第二方向延伸的第一部分，所述第一部分和所述第一组第一信号线同层设置。
例如，在所述显示基板的至少一个示例中，所述周边区域包括邦定区和邦定对置区；所述邦定区和所述邦定对置区沿所述第二方向分别位于所述显示区域的两侧；所述第一引导走线设置在所述邦定对置区中。
例如，在所述显示基板的至少一个示例中，所述邦定区包括第一测试垫，所述第一测试线的一端与所述第一测试垫电连接且所述第一测试线的另一端与所述第一位置电连接。
例如，在所述显示基板的至少一个示例中，所述邦定区包括多个第一组第一信号垫，所述多条第一信号线与所述多个第一组第一信号垫一一对应耦接。
例如，在所述显示基板的至少一个示例中，所述邦定对置区还包括多个第一组控制开关，所述多个第一组控制开关的第一端与所述多条第一组第一信号线一一对应电连接，所述多个第一组控制开关的第二端与所述第一引导走线电连接。
例如，在所述显示基板的至少一个示例中，所述邦定对置区还设置有第二引导走线，所述第二引导走线沿所述第一方向延伸且包括第三端和第四端；所述周边区域中还设置有第二测试线，所述第二测试线在所述第二引导走线上的第三位置与所述第二引导走线电连接，所述第三位置位于所述第三端和所述第四端之间；所述显示区域还包括沿所述第二方向延伸且并排的多条第二组第一信号线，所述多条第二组第一信号线中排在最外侧的两条第一信号线分别与所述第三端和所述第四端耦接，所述多条第二组第一信号线中其余的第一信号线在所述第三端和所述第四端之间与所述第二引导走线耦接。
例如，在所述显示基板的至少一个示例中，所述邦定区还包括第二测试垫，所述第二测试线的一端与所述第二测试垫电连接，且所述第二测试线的另一端与所述第三位置电连接。
例如，在所述显示基板的至少一个示例中，所述邦定对置区还设置有第三引导走线，所述第三引导走线沿所述第一方向延伸且包括第五端和第六端；所述周边区域还设置有第三测试线，所述第三测试线在所述第三引导走线上的第四位置与所述第三引导走线电连接，所述第四位置位于所述第五端和所述第六端之间；所述显示区域还包括沿所述第二方向延伸且并排的多条第三组第一信号线，所述多条第三组第一信号线中排在最外侧的两条第一信号线分别与所述第五端和所述第六端耦接，所述多条第三组第一信号线中其余的第一信号线在所述第五端和所述第六端之间与所述第三引导走线耦接；所述邦定区还包括第三测试垫，所述第三测试线的一端与所述第三测试垫电连接，且所述第三测试线的另一端与所述第四位置电连接。
例如，在所述显示基板的至少一个示例中，所述邦定区还包括第一测试垫，所述第一测试线的一端与所述第一测试垫电连接且所述第一测试线的另一端与所述第一位置电连接；所述第一测试垫和所述第二测试垫在所述第一方向上位于所述显示区域的一侧，所述第三测试垫在所述第一方向上位于所述显示区域的另一侧。
例如，在所述显示基板的至少一个示例中，第一电阻比值、第二电阻比值和第三电阻比值彼此相等；所述第一电阻比值为所述第一引导走线的所述第一端与所述第一位置之间的电阻值与所述第一引导走线的所述第一位置与所述第二端之间的电阻值的比值；所述第二电阻比值为所述第二引导走线的所述第三端与所述第三位置之间的电阻值与所述第二引导走线的所述第三位置与所述第四端之间的电阻值的比值；所述第三电阻比值为所述第三引导走线的所述第五端与所述第四位置之间的电阻值与所述第三引导走线的所述第四位置与所述第六端之间的电阻值的比值。
例如，在所述显示基板的至少一个示例中，所述第一位置为所述第一引导走线的所述第一端和所述第二端之间的电阻中点；所述第三位置为所述第二引导走线的所述第三端和所述第四端之间的电阻中点；所述第四位置为所述第三引导走线的所述第五端和所述第六端之间的电阻中点。
例如，在所述显示基板的至少一个示例中，所述多条第一组第一信号线、所述多条第二组第一信号线和所述多条第三组第一信号线分别用于传输显示不同颜色的光的子像素的数据信号。
例如，在所述显示基板的至少一个示例中，所述第一测试线、所述第二测试线和所述第三测试线的电阻彼此相等。
本公开的至少一个实施例还提供了一种显示装置，其包括本公开的任一实施例提供的显示基板。
本公开的至少一个实施例又提供了一种上述的显示基板的测试方法，其包括：经由第一测试线和第一引导走线向多条第一组第一信号线施加第一信号，并基于显示基板的显示情况进行检测。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1是一种显示基板的平面示意图；
图2A是图1所示的显示基板的第二测试线上第一位置和第三位置的电压信号的测试时序图；
图2B是图2A所示的局部区域的电压信号的放大图；
图3是图1所示的显示基板的第二测试线上第一位置和第三位置的电压信号的仿真时序图；
图4是图1所示的显示基板的第一显示子像素、第二显示子像素以及第三显示子像素的亮度分布图以及图1所示的显示基板的显示像素颜色分布图；
图5是本公开的一些实施例提供的显示基板的平面示意图；
图6是图5所示的显示基板的第一引导走线上的第一端和第二端的电压信号随时间的变化的曲线；
图7是图5所示的显示基板的第一显示子像素、第二显示子像素以及第三显示子像素的亮度分布图以及图5所示的显示基板的显示像素颜色和亮度分布图；
图8是本公开的一些实施例提供的另一种第一测试线和第一引导走线的结构；
图9是本公开的一些实施例提供的显示装置的示例性框图；以及
图10是本公开的一些实施例提供的另一种显示基板的平面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开的发明人注意到，当前的显示基板的测试走线设计使得，在测试(例如，不良检测)中，显示基板存在因测试走线(例如，测试走线的电阻和寄生电容)导致的亮度不均匀问题和/或色偏问题。因此，显示基板中存在的与亮度和/或色偏相关的不良容易被显示基板的测试走线设计导致亮度差异和/或色偏所掩盖，或者检测人员和/或检测装置(例如，光学自动检测装置)倾向于忽略显示子像素存在的与亮度和/或色偏相关的不良。这降低了显示基板测试的不良检出率(也即，增加了不良漏检率)，增加了后续工序中的资源浪费，并因此增加了显示基板以及包括该显示基板的显示装置的制作成本。
下面结合图1示出的显示基板做示例性说明。
图1示出了一种显示基板500的平面示意图，该显示基板500可以为液晶显示基板(例如，液晶盒的阵列基板)或者自发光显示基板(例如，有机发光二级管的显示面板的阵列基板)。
如图1所示，该显示基板500包括显示区域540以及设置在显示区外(例如，显示区域540的四周)的周边区域。周边区域包括邦定区530和与邦定区530相对设置的邦定对置区520，且邦定区530和邦定对置区520沿不同于第一方向D1的第二方向D2分别位于显示区域540相对的两侧(例如，分别位于图1中的下侧和上侧)，邦定对置区520沿第一方向D1延伸。
如图1所示，显示区域540包括沿第二方向D2延伸且并排的多条第一组第一信号线541，沿第二方向D2延伸且并排的多条第二组第一信号线542以及沿第二方向D2延伸且并排的多条第三组第一信号线543。多条第一组第一信号线541、多条第二组第一信号线542和多条第三组第一信号线543分别用于传输显示不同颜色的光的子像素的数据信号。
例如，第一信号线为数据线。例如，多条第一组第一信号线541用于传输显示绿光的子像素的数据信号，多条第二组第一信号线542用于传输显示红光的子像素的数据信号，多条第三组第一信号线543用于传输显示蓝光的子像素的数据信号。
如图1所示，显示区域540还包括沿第一方向D1延伸且并排的多条第二信号线544，多条第二信号线544与多条第一信号线(也即，多条第一组第一信号线541、多条第二组第一信号线542以及多条第三组第一信号线543)交叉且绝缘，由此界定了阵列排布的多个显示子像素。例如，第二信号线544为栅线，第二信号线544用于传输扫描信号。
例如，显示区域540相应地包括阵列排布的多个显示像素(图1中未示出)，每个显示像素包括第一显示子像素、第二显示子像素和第三显示子像素，第一显示子像素、第二显示子像素和第三显示子像素分别与第一组第一信号线541、第二组第一信号线542和第三组第一信号线543电连接，以基于第一组第一信号线541、第二组第一信号线542和第三组第一信号线543提供的数据信号发光。例如，第一显示子像素、第二显示子像素和第三显示子像素分别用于发射绿光、红光和蓝光。
如图1所示，邦定区530包括多个第一组第一信号垫535、多个第二组第一信号垫536以及多个第三组第一信号垫537；多条第一组第一信号线541与多个第一组第一信号垫535一一对应耦接；多条第二组第一信号线542与多个第二组第一信号垫536一一对应耦接；多条第三组第一信号线543与多个第三组第一信号垫537一一对应耦接。例如，上述多个第一组第一信号垫535、多个第二组第一信号垫536以及多个第三组第一信号垫537用于在后续工序中通过例如柔性电路板与数据驱动器连接，以从数据驱动器接收多个数据信号，并将多个数据信号提供给对应的第一信号线。
如图1所示，邦定区530还包括多个第二信号垫538，多条第二信号线544与多个第二信号垫538一一对应耦接。例如，上述多个第二信号垫538用于在后续工序中通过例如柔性电路板与栅极驱动器连接，以从栅极驱动器接收多个扫描信号，并将多个扫描信号提供给对应的第二信号线544。
如图1所示，邦定区530还包括第一测试垫531、第二测试垫532、第三测试垫533和控制信号垫534。
如图1所示，周边区域设置有第一测试线511、第二测试线512、第三测试线513和测试控制线514，第一测试线511与第一测试垫531连接并包括在邦定对置区520沿第一方向D1延伸的第一部分，第二测试线512与第二测试垫532连接并包括在邦定对置区520沿第一方向D1延伸的第二部分，第三测试线513与第三测试垫533连接并包括在邦定对置区520沿第一方向D1延伸的第三部分，测试控制线514与控制信号垫534连接并包括在邦定对置区520沿第一方向D1延伸的第四部分。
例如，邦定区530还包括扫描信号垫(图中未示出)，周边区域还设置有扫描测试线(图中未示出)，扫描测试线的两端分别与扫描信号垫和第二数据线电连接。
如图1所示，邦定对置区520还包括多个第一组控制开关524、多个第二组控制开关525以及多个第三组控制开关526。
如图1所示，多个第一组控制开关524的第一端与多条第一组第一信号线541一一对应电连接，多个第一组控制开关524的第二端与第一测试线511的第一部分电连接；多个第一组控制开关524的第三端(控制端)与测试控制线514的第四部分电连接，以基于施加在控制信号垫534的控制信号控制多个第一组控制开关524的开启和关闭，由此控制是否将施加在第一测试垫531上的第一测试数据信号经由第一测试线511的第一部分施加到多条第一组第一信号线541上。
如图1所示，多个第二组控制开关525的第一端与多条第二组第一信号线542一一对应电连接，多个第二组控制开关525的第二端与第二测试线512的第二部分电连接；多个第二组控制开关525的第三端(控制端)与测试控制线514的第四部分电连接，以基于施加在控制信号垫534的控制信号控制多个第二组控制开关525的开启和关闭，由此控制是否将施加在第二测试垫532上的第二测试数据信号经由第二测试线512的第二部分施加到多条第二组第一信号线542上。
如图1所示，多个第三组控制开关526的第一端与多条第三组第一信号线543一一对应电连接，多个第三组控制开关526的第二端与第三部分电连接；多个第三组控制开关526的第三端(控制端)与测试控制线514的第四部分电连接，以基于施加在控制信号垫534的控制信号控制多个第三组控制开关526的开启和关闭，由此控制是否将施加在第三测试垫533上的第三测试数据信号经由第三测试线513的第三部分施加到多条第三组第一信号线543上。
例如，在包括图1示出的显示基板500的显示装置进行正常显示时，可以向控制信号垫534施加无效信号，使得控制开关关闭，例如，当控制开关为N型晶体管时，该无效信号为低电平信号，或将控制信号垫534接地或悬空。将控制开关关闭可以避免第一测试线511、第二测试线512和第三测试线513对显示装置产生不利影响。
例如，在对显示基板500进行测试(例如，液晶盒测试)中，可以在第一测试垫531、第二测试垫532和第三测试垫533的至少一个上施加数据信号，在控制信号垫534上施加有效信号(使得控制开关开启的电平信号)，使控制开关开启，使得在第一测试垫531、第二测试垫532和第三测试垫533的至少一个上施加的数据信号能够传输到对应的信号线(数据线)上。同时，在扫描信号垫施加栅极扫描信号，使得传输到对应的信号线(数据线)上的数据信号能够写入显示子像素中以驱动对应的显示子像素发光。
例如，如图1所示，第一测试垫531和第二测试垫532在第一方向D1上位于显示区域540的一侧，第三测试垫533和控制信号垫534在第一方向D1上位于显示区域540的另一侧。例如，如图1所示，第一测试线511和第二测试线512由显示基板500的左下角延伸至显示基板500的右上角，第三测试线513和测试控制线514由显示基板500的右下角延伸至显示基板500的左上角。
本公开的发明人注意到，将第一测试垫531、第二测试垫532和第三测试垫533在第一方向D1上分别设置在显示区域540的两侧，可以满足特定显示基板(例如，基于阵列基板上栅驱动集成的显示基板)的布线要求(例如，布线空间小)，还可以增加测试设备选择范围(例如，对测试设备的测试信号通道数量的要求降低)。
然而，本公开的发明人在研究中注意到，对于同一测试线(例如，第一测试线511、第二测试线512或第三测试线513)，由于测试线存在例如电阻和寄生电容，在电流流经测试线之后，测试线的不同位置处的信号的相位延迟以及信号幅值(或者电压降)存在差异，由此导致显示区域540在不同位置存在亮度差异(同一时刻)，也即，在显示基板的测试时，显示区域540存在亮度不均匀问题。例如，在测试垫上施加的测试数据信号发生改变时，测试线的不同位置处的信号的相位延迟不同使得显示区域540不同位置处的显示子像素的亮度变化不一致，例如，使得显示区域540部分位置处的显示子像素的亮度提前达到或延后达到最大亮度或最小亮度。例如，测试线的不同位置处的信号的电压降不同使得显示区域540不同位置处的显示子像素的亮度(处于亮度稳定状态下的亮度)不一致。
此外，对于图1示出的显示基板，在向多条测试线同时施加测试数据信号的情况下，由于不同测试线的电压降(IR drop)的梯度方向存在差异，例如，第一测试线511和第二测试线512上的电压降从左至右逐渐增加，而第三测试线513上的电压降从左至右逐渐降低。因此，显示基板500的同一显示像素的第一显示子像素、第二显示子像素和第三显示子像素的发光强度不匹配，例如，它们分别被施加值为255的数据信号(取值范围为0～255)时，所发出的红光、绿光和蓝光不能混合形成希望的白光，由此这使得显示基板500的至少部分显示区域540存在色偏。
下面结合图1、图2A、图2B、图3以及图4进行示例性说明。
如图1所示，第一测试线511包括在第一方向D1上顺次排布的第一测试线511的第一位置5111、第一测试线511的第二位置5112和第一测试线511的第三位置5113。第二测试线512包括在第一方向D1上顺次排布的第二测试线512的第一位置5121、第二测试线512的第二位置5122和第二测试线512的第三位置5123。第三测试线513包括在第一方向D1上顺次排布的第三测试线513的第一位置5131、第三测试线513的第二位置5132和第三测试线513的第三位置5133。
图2A示出了从第二测试线512的第一位置5121取出的电压信号以及从第二测试线512的第三位置5123取出的电压信号的时序图(图2A中横向方向的单位为时间，纵向方向的单位为电压)。图2B示出了图2A所示的局部区域(图2A中的虚线框区域)的电压信号(也即，电压信号的上升沿)的放大图。
如图2A所示，从第二测试线512的第一位置5121取出的电压信号的幅值略大于从第二测试线512的第三位置5123取出的电压信号的幅值，这表明相比于第二测试线512的第一位置5121，第二测试线512的第三位置5123处的电压降较大；如图2B所示，从第二测试线512的第一位置5121取出的电压信号的上升沿的陡峭程度大于从第二测试线512的第三位置5123取出的电压信号的上升沿的陡峭程度，这表明相比于从第二测试线512的第一位置5121取出的电压信号，从第二测试线512的第三位置5123取出的电压信号的时间延迟较大。
为了更清楚地显示出第二测试线512的第一位置5121和第二测试线512的第三位置5123的电压降和时间延迟的区别，本公开的发明人对从第二测试线512的第一位置5121取出的电压信号以及从第二测试线512的第三位置5123取出的电压信号随时间的变化特性进行了仿真，仿真结果如图3所示。图3的横轴为时间，这里，u表示微秒，m表示毫秒。
如图3所示，在向第二测试垫532施加方波脉冲570的情况下，从第二测试线512的第一位置5121取出的电压信号571的上升沿的陡峭程度大于从第二测试线512的第三位置5123取出的电压信号572的上升沿的陡峭程度，并且从第二测试线512的第一位置5121取出的电压信号571的幅值大于从第二测试线512的第三位置5123取出的电压信号572的幅值，这表明相比于第二测试线512的第一位置5121，第二测试线512的第三位置5123处的电压降以及时间延迟均较大。例如，如图3所示，从第二测试线512的第一位置5121取出的电压信号的上升时间约为162微秒，从第二测试线512的第三位置5123取出的电压信号的上升时间约为224微秒，从第二测试线512的第一位置5121取出的电压信号571的幅值与从第二测试线512的第三位置5123取出的电压信号572的幅值之差约为213毫伏。例如，从第一测试线511取出的信号以及从第三测试线513取出的信号具有类似的电压降特性以及时间延迟特性，在此不再赘述。
类似地，由于测试线的电阻的影响，第一测试线511的第一位置5111、第一测试线511的第二位置5112和第一测试线511的第三位置5113的电压降逐渐增加，因此从第一测试线511的第一位置5111取出的电压信号的幅值、从第一测试线511的第二位置5112取出的电压信号的幅值以及从第一测试线511的第三位置5113取出的电压信号的幅值逐渐降低。第三测试线513的第一位置5131、第三测试线513的第二位置5132和第三测试线513的第三位置5133的电压降逐渐降低，因此取出的电压逐渐增加。由于测试线的电容的影响，第一测试线511的第一位置5111、第一测试线511的第二位置5112和第一测试线511的第三位置5113处的电压信号的时间延迟逐渐增加；第三测试线513的第一位置5131、第三测试线513的第二位置5132和第三测试线513的第三位置5133处的电压信号的时间延迟逐渐降低。
例如，由于测试线上信号幅值的不均匀分布(例如，逐渐增加)，在显示基板500的测试中，显示子像素的发光亮度沿第一方向D1的不均匀分布(例如，逐渐降低)。下面结合图4进行示例性说明。
图4示出了第一显示子像素在第一方向D1上的亮度分布图561、第二显示子像素在第一方向D1上的亮度分布图562以及第三显示子像素在第一方向D1上的亮度分布图563，这里，亮度分布图在纵向方向的尺寸表示该亮度分布图对应的显示子像素的亮度。
需要说明的是，图4示出的亮度分布图是基于以下假设获得的，也即，在多个显示子像素(例如，第一显示子像素)接收预定的数据信号(例如，接收的数据信号彼此相等)的情况下，在第一方向D1上分布的多个显示子像素(例如，第一显示子像素)具有相同的亮度。
如图4所示，被从第一测试线511的第一位置5111取出的测试数据信号驱动的第一显示子像素(也即，对应于第一位置的第一显示子像素)的亮度，被从第一测试线511的第二位置5112取出的测试数据信号驱动的第一显示子像素的亮度，以及被从第一测试线511的第三位置5113取出的测试数据信号驱动的第一显示子像素的亮度，逐渐降低。被从第二测试线512的第一位置5121取出的测试数据信号驱动的第二显示子像素的亮度，被从第二测试线512的第二位置5122取出的测试数据信号驱动的第二显示子像素的亮度，以及被从第二测试线512的第三位置5123取出的测试数据信号驱动的第二显示子像素的亮度，逐渐降低。被从第三测试线513的第一位置5131取出的测试数据信号驱动的第三显示子像素的亮度，被从第三测试线513的第二位置5132取出的测试数据信号驱动的第三显示子像素的亮度，以及被从第三测试线513的第三位置5133取出的测试数据信号驱动的第三显示子像素的亮度，逐渐增加。
例如，在显示基板500的测试中，从显示区域540的左侧到显示区域540的右侧，第一显示子像素和第二显示子像素的亮度逐渐降低，第三显示子像素的亮度逐渐增加。因此，图1示出的显示基板500的测试线的设计导致了图1示出的显示基板500在测试中存在亮度不均匀问题。
图4还示出了显示基板500显示的颜色沿第一方向D1的分布图，这里假设了第一显示子像素、第二显示子像素和第三显示子像素分别发射绿光、红光和蓝光。
如图4所示，由于显示基板500对应于第一位置的显示像素发射的红光和绿光的亮度大于蓝光的亮度，对应于第一位置的显示像素发射的光线(也即，混合后的光线)的颜色偏黄。如图4所示，由于显示基板500对应于第三位置的显示像素发射的红光和绿光的亮度小于蓝光的亮度，对应于第三位置的显示像素发射的光线的颜色偏蓝。因此，图1示出的显示基板500的测试线的设计导致了图1示出的显示基板500在测试中存在色偏问题。
例如，图1示出的显示基板500在测试中(例如，不良检测)存在亮度不均匀问题和/或色偏问题，由此可能导致显示基板500中由于其他原因存在的与亮度相关的不良被显示基板500的测试走线设计导致亮度差异和/或色偏所掩盖，或者使得检测人员和/或检测装置(例如，光学自动检测装置)倾向于忽略显示子像素存在的与亮度和/或色偏相关的不良。这降低了显示基板500的测试中的不良检出率(也即，增加了不良漏检率)，并增加了后续工序中的资源浪费，增加了该显示基板500以及包括该显示基板500的显示装置的制作成本。例如，在测试数据信号的幅值较弱时，显示基板500在测试中(例如，不良检测)存在亮度不均匀问题和/或色偏问题将更为明显。
本公开的至少一个实施例提供了一种显示基板、显示装置和显示基板的测试方法。该显示基板包括显示区域以及设置在显示区域外的周边区域。周边区域中设置有沿第一方向延伸的第一引导走线，第一引导走线包括第一端和第二端；周边区域中还设置有第一测试线，第一测试线在第一引导走线上的第一位置与第一引导走线电连接，第一位置位于第一端和第二端之间；显示区域包括沿不同于第一方向的第二方向延伸且并排的多条第一组第一信号线，多条第一组第一信号线中排在最外侧的两条第一信号线分别与第一端和第二端耦接，多条第一组第一信号线中其余的第一信号线在第一端和第二端之间与第一引导走线耦接。
在一些示例中，该显示基板可以降低显示基板在测试中的亮度差异，提升现象基板显示亮度的均匀性，由此可以降低由显示基板亮度不均匀导致的漏检，提升显示基板测试阶段的不良检出率。
在一些示例中，该显示基板还可以降低显示基板在测试中的色偏，因此可以降低由显示基板色偏导致的漏检，并可以进一步地提升显示基板测试阶段的不良检出率。
下面通过几个示例对根据本公开实施例提供的显示基板进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体示例中不同特征可以相互组合，从而得到新的示例，这些新的示例也都属于本公开保护的范围。
图5示出了本公开的至少一个实施例提供的显示基板100的平面示意图，该显示基板100可以为液晶显示基板(例如，用于制作液晶盒的阵列基板)或者自发光显示基板(例如，有机发光二级管(OLED)显示面板的阵列基板)。该显示基板通过半导体制备工艺形成，包括层叠结构。
如图5所示，该显示基板100包括显示区域140以及设置在显示区域140外的周边区域；周边区域中设置有沿第一方向D1延伸的第一引导走线121，第一引导走线121包括第一端1211和第二端1212；周边区域中还设置有第一测试线111，第一测试线111在第一引导走线121上的第一位置1213与第一引导走线121电连接，第一位置1213位于第一端1211和第二端1212之间。
在一些示例中，通过设置沿第一方向D1延伸的第一引导走线121，并使得第一测试线111连接至第一引导走线121的第一位置1213处，可以使得第一引导走线121上的电压信号的幅值沿第一方向D1先增加后降低，也即，第一引导走线121的第一位置1213处的电压信号的幅值最大，电压信号的幅值从第一位置1213向第一位置1213的两侧逐渐降低，并使得第一引导走线121上的电压信号的相位延迟沿第一方向D1先降低后增加。因此，相比于图1示出的显示基板500中测试线上的电压信号的幅值和信号延迟沿第一方向D1单调变化的方案，图5示出的显示基板100可以降低第一引导走线121上的电压信号幅值和相位延迟的差异，并因此可以降低显示基板100沿第一方向D1的亮度差异，提升显示基板100的亮度均匀性，由此可以降低由显示基板100亮度不均匀导致的漏检，提升显示基板测试阶段的不良检出率。下面结合图5示出的显示基板100做示例性说明。
如图5所示，周边区域中还设置有第二引导走线122，第二引导走线122沿第一方向D1延伸且包括第三端1221和第四端1222；周边区域中还设置有第二测试线112，第二测试线112在第二引导走线122上的第三位置1223与第二引导走线122电连接，第三位置1223位于第三端1221和第四端1222之间。
如图5所示，周边区域中还设置有第三引导走线123，第三引导走线123沿第一方向D1延伸且包括第五端1231和第六端1232；周边区域还设置有第三测试线113，第三测试线113在第三引导走线123上的第四位置1233与第三引导走线123电连接，第四位置1233位于第五端1231和第六端1232之间。
第一端1211和第二端1212可以是，也可以不是第一引导走线121的物理端部。对于后一种情形，虽然第一引导走线121在第一端1211和第二端1212之外还可以延伸部分，但是由于这一部分不参与传输信号，所以不影响上述布线的技术效果。
例如，为了清楚的表示显示区域140，图5夸大了相邻的信号线之间的间距，因此使得图5示出的第一端1211和第二端1212看起来不是第一引导走线121的物理端部。例如，在一些实际产品中，第一端1211与第一引导走线121之间的距离(例如，几百微米)相比于第一引导走线121的长度(例如，几百毫米)可以忽略不计，因此，在一些实际产品中，第一端1211和第二端1212可以作为第一引导走线121的物理端部。例如，在一些实际产品中，第三端1221和第四端1222可以也作为第二引导走线122的物理端部，第五端1231和第六端1232也可以作为第三引导走线123的物理端部。
在另一些示例中，第一端1211和第二端1212还可以不是第一引导走线121的物理端部，第三端1221和第四端1222还可以不是第二引导走线122的物理端部，第五端1231和第六端1232还可以不是第三引导走线123的物理端部，为清楚起见，该示例将在后面进行详细阐述，在此不再赘述。
例如，第一引导走线121、第二引导走线122和第三引导走线123同层设置，此种情况下，可以采用同一图案化工艺对同一膜层图案化获得第一引导走线121、第二引导走线122和第三引导走线123，由此可以简化显示基板100的制作工艺，同层设置可以是位于同一平面内，也可以是不位于同一水平面内。例如，本公开的一些实施例中的其它同层设置也可以具有类似的定义，之后不再赘述。
在一些示例中，第一引导走线121、第二引导走线122和第三引导走线123还可以分别位于至少两个结构层中。例如，第一引导走线121、第二引导走线122位于同一结构层中，第三引导走线123位于另一个结构层中。再例如，第一引导走线121、第二引导走线122和第三引导走线123还可以分别位于一个结构层中，此时，第一引导走线121、第二引导走线122和第三引导走线123整体上位于三个结构层中。
如图5所示，第一测试线111包括沿第二方向D2延伸的第一部分1111，以及包括从第一测试垫131延伸至第一部分1111的一端并与该第一部分1111的一端连接的第一延伸部分。第二测试线112包括沿第二方向D2延伸的第二部分1121，以及包括从第二测试垫132延伸至第二部分1121的一端并与该第二部分1121的一端连接的第二延伸部分。第三测试线113包括沿第二方向D2延伸的第三部分1131，以及包括从第三测试垫133延伸至第三部分1131的一端并与该第三部分1131的一端连接的第三延伸部分。
例如，如图5所示，第一部分1111、第二部分1121和第三部分1131同层且彼此并排设置，例如，第二部分1121和第三部分1131在第一方向D1上设置在第一部分1111两侧。需要说明的是，第二部分1121与第一部分1111在第一方向D1上的间距以及第三部分1131与第一部分1111在第一方向D1上的间距(例如，约为几微米-几十微米)相比于引导走线(第一引导走线121、第二引导走线122和第三引导走线123)在第一方向D1上的长度(例如，约为几百毫米)可以忽略不计。
此种情况下，如果第一引导走线121、第二引导走线122以及第三引导走线123具有相同的长度、相同的宽度分布(例如，相同的宽度)以及相同的厚度分布(相同的厚度)，可以认为第一引导走线121的第一端1211与第一位置1213之间的电阻值与第一引导走线121的第一位置1213与第二端1212之间的电阻值的比值(也即，第一电阻比值)，第二引导走线122的第三端1221与第三位置1223之间的电阻值与第二引导走线122的第三位置1223与第四端1222之间的电阻值的比值(也即，第二电阻比值)，以及第三引导走线123的第五端1231与第四位置1233之间的电阻值与第三引导走线123的第四位置1233与第六端1232之间的电阻值的比值(也即，第三电阻比值)彼此相等。
例如，如图5所示，第一延伸部分包括彼此相接的第一横向延伸部分和第一纵向延伸部分，第二延伸部分包括彼此相接的第二横向延伸部分和第二纵向延伸部分，第三延伸部分包括彼此相接的第三横向延伸部分和第三纵向延伸部分。例如，如图5所示，第一横向延伸部分、第二横向延伸部分和第三横向延伸部分分别沿第一方向D1延伸，第一纵向延伸部分、第二纵向延伸部分和第三纵向延伸部分分别沿第二方向D2延伸。需要说明的是，第一延伸部分、第二延伸部分和第三延伸部分的结构不限于图5示出的结构，在此不再赘述。例如，第一延伸部分、第二延伸部分和第三延伸部分同层设置。
例如，第一测试线111、第二测试线112和第三测试线113彼此电绝缘。例如，第一测试线111、第二测试线112和第三测试线113均使用金属(例如，铝或铝合金、铜或铜合金等)制成，以降低第一测试线111、第二测试线112和第三测试线113的电阻以及第一测试线111、第二测试线112和第三测试线113引起的电压降。
如图5所示，周边区域包括邦定区130以及与该邦定区相对设置的邦定对置区120，邦定区130和邦定对置区120沿不同于第一方向D1的第二方向D2分别位于显示区域140相对的两侧，邦定区130以及邦定对置区120沿第一方向D1延伸。例如，第一方向D1和第二方向D2彼此垂直。
如图5所示，第一引导走线121、第二引导走线122和第三引导走线123设置在邦定对置区120中。以下以第一引导走线121、第二引导走线122和第三引导走线123设置在邦定对置区120为例对本公开的实施例进行示例性描述，但本公开的实施例不限于此。
如图5所示，显示区域140包括沿第二方向D2延伸且并排的多条第一组第一信号线141，沿第二方向D2延伸且并排的多条第二组第一信号线142以及沿第三方向延伸且并排的多条第三组第一信号线143。
如图5所示，多条第一组第一信号线141中排在最外侧的两条第一信号线分别与第一端1211和第二端1212耦接，多条第一组第一信号线141中其余的第一信号线在第一端1211和第二端1212之间与第一引导走线121耦接。此种情况下，第一端1211和第二端1212是指第一引导走线121的与多条第一组第一信号线141中排在最外侧的两条第一信号线耦接的点，第一端1211和第二端1212可以是第一引导走线121的物理端部，也可以不是第一引导走线121的物理端部。
如图5所示，多条第二组第一信号线142中排在最外侧的两条第一信号线分别与第三端1221和第四端1222耦接，多条第二组第一信号线142中其余的第一信号线在第三端1221和第四端1222之间与第二引导走线122耦接。此种情况下，第三端1221和第四端1222是指第二引导走线122的与多条第二组第一信号线142中排在最外侧的两条第一信号线耦接的点，第三端1221和第四端1222可以是第二引导走线122的物理端部，也可以不是第二引导走线122的物理端部。
如图5所示，多条第三组第一信号线143中排在最外侧的两条第一信号线分别与第五端1231和第六端1232耦接，多条第三组第一信号线143中其余的第一信号线在第五端1231和第六端1232之间与第三引导走线123耦接。此种情况下，第五端1231和第六端1232是指第三引导走线123的与多条第三组第一信号线143中排在最外侧的两条第一信号线耦接的点，第五端1231和第六端1232可以是第三引导走线123的物理端部，也可以不是第三引导走线123的物理端部。
例如，对于相邻的第一组第一信号线141、第二组第一信号线142以及第三组第一信号线143，第一组第一信号线141与第一引导走线121的耦接点、第二组第一信号线142与第二引导走线122的耦接点以及第三组第一信号线143与第三引导走线123的耦接点在第一方向D1上顺次排布且彼此紧邻，也即，上述三个耦接点之间不存在其它的引导走线141-143与第一信号线141之间的耦接点。例如，上述第一组第一信号线141与第一引导走线121的耦接点与第三组第一信号线143与第三引导走线123的耦接点之间的间距与引导走线141-143长度相比可以忽略不计，因此上述相邻的第一组第一信号线141、第二组第一信号线142以及第三组第一信号线143接收的数据信号可以彼此匹配。例如，上述相邻的第一组第一信号线141、第二组第一信号线142以及第三组第一信号线143接收的数据信号可以分别与同一显示像素中的第一显示子像素、第二显示子像素和第三显示子像素相连，由此第一显示子像素、第二显示子像素和第三显示子像素接收的数据信号可以彼此匹配，进而第一显示子像素、第二显示子像素和第三显示子像素发射的光线可以混合成为白光，需要说明的是，引导走线是以均一的厚度和宽度延伸的导电结构。
例如，第一信号线为数据线；多条第一组第一信号线141、多条第二组第一信号线142和多条第三组第一信号线143分别用于传输显示不同颜色的光的子像素的数据信号。例如，多条第一组第一信号线141用于传输显示绿光的子像素的数据信号，多条第二组第一信号线142用于传输显示红光的子像素的数据信号，多条第三组第一信号线143用于传输显示蓝光的子像素的数据信号。
如图5所示，显示区域140还包括沿第一方向D1延伸且并排的多条第二信号线144，多条第二信号线144与多条第一信号线交叉且绝缘，该交叉界定了阵列排布的多个显示子像素。例如，第二信号线144为栅线；多条第二信号线144用于传输扫描信号。例如，多条第一信号线所在的结构层与多条第二信号线144所在的结构层设置有绝缘层。例如，每个显示子像素包括像素驱动电路，该像素驱动电路可以包括晶体管、电容等器件。对于显示基板为自发光显示基板的情形，每个显示子像素还可以包括发光器件。
例如，显示区域140相应地包括阵列排布的多个显示像素(图5中未示出)，每个显示像素包括第一显示子像素、第二显示子像素和第三显示子像素，第一显示子像素、第二显示子像素和第三显示子像素分别与第一组第一信号线141、第二组第一信号线142和第三组第一信号线143电连接，以基于第一组第一信号线141、第二组第一信号线142和第三组第一信号线143提供的数据信号发光。例如，第一显示子像素、第二显示子像素和第三显示子像素分别用于发射绿光、红光和蓝光。
需要说明的是，第一显示子像素、第二显示子像素和第三显示子像素的排布方式可以根据实际应用需求进行设定。例如，第一显示子像素、第二显示子像素和第三显示子像素的排布方式可以采用岛状(Island Type)排布方式、条形(Stipe Type)排布方式、三角性(Delta形)排布方式、马赛克型(Mosaic Type)排布方式，信号线的排布方式可以在图5示出的信号线的排布方式的基础上根据第一显示子像素、第二显示子像素和第三显示子像素的排布方式做适应性调整，在此不再赘述。
例如，第一部分1111、第二部分1121和第三部分1131和第一信号线同层设置，第一延伸部分、第二延伸部分、第三延伸部分、第一引导走线121、第二引导走线122和第三引导走线123与第二信号线144同层设置，由此可以进一步地简化显示基板100的制作工艺；此种情况下，第一延伸部分、第二延伸部分和第三延伸部分分别经由过孔与第一部分1111、第二部分1121和第三部分1131连接，并且第一部分1111、第二部分1121和第三部分1131分别经由过孔与第一引导走线121、第二引导走线122和第三引导走线123连接。在一些示例中，第一延伸部分、第二延伸部分和第三延伸部分还可以与第一信号同层设置，此种情况下，第一延伸部分、第二延伸部分和第三延伸部分可以分别通过搭接与第一部分1111、第二部分1121和第三部分1131电连接。
如图5所示，邦定区130还包括多个第一组第一信号垫135、多个第二组第一信号垫136以及多个第三组第一信号垫137；多条第一组第一信号线141与多个第一组第一信号垫135一一对应耦接；多条第二组第一信号线142与多个第二组第一信号垫136一一对应耦接；多条第三组第一信号线143与多个第三组第一信号垫137一一对应耦接。例如，上述多个第一组第一信号垫135、多个第二组第一信号垫136以及多个第三组第一信号垫137用于在后续工序中通过柔性电路板与数据驱动器连接，以从数据驱动器接收多个数据信号，并将多个数据信号提供给对应的第一信号线。
如图5所示，邦定区130还包括多个第二信号垫138，多条第二信号线144与多个第二信号垫138一一对应耦接。例如，上述多个第二信号垫138用于在后续工序中通过柔性电路板与栅极驱动器连接，以从栅极驱动器接收多个扫描信号，并将多个扫描信号提供给对应的第二信号线144。在其他实施例中，显示基板上集成有栅极驱动电路(即GOA)，相应地，邦定区130还包括用于为该栅极驱动电路提供扫描起始信号(STV)、时钟信号等的信号垫，用于在测试中与测试探针接触以接收相应的信号。
例如，邦定区130还可以不设置第一信号垫135～137和第二信号垫138，此种情况下，可以使用多根走线与第一信号线和第二信号线耦接，并在后续工序中，将上述多根走线与栅极驱动器和数据驱动器连接。
如图5所示，邦定区130还包括第一测试垫131、第二测试垫132、第三测试垫133，用于在测试中与测试探针接触以接收相应的测试数据信号。例如，邦定区130还可以包括扫描信号垫(图中未示出)。
如图5所示，第一测试线111的一端与第一测试垫131电连接且第一测试线111的另一端与第一位置1213电连接，由此施加在第一测试垫131上的第一测试数据信号可经由第一测试线111和第一引导走线121施加到多条第一组第一信号线141上。第二测试线112的一端与第二测试垫132电连接且第二测试线112的另一端与第三位置1223电连接，由此施加在第二测试垫132上的第二测试数据信号可经由第二测试线112和第二引导走线122施加到多条第二组第一信号线142上。第三测试线113的一端与第三测试垫133电连接且第三测试线113的另一端与第四位置1233电连接，由此施加在第三测试垫133上的第三测试数据信号可经由第三测试线113和第三引导走线123施加到多条第三组第一信号线143上。
例如，第一测试线111、第二测试线112和第三测试线113的整体电阻彼此相等，由此使得第一测试线111、第二测试线112和第三测试线113导致的电压降彼此相等。例如，在第一测试线111、第二测试线112和第三测试线113的宽度、厚度和制作材料均相同的情况下，第一测试线111、第二测试线112和第三测试线113的长度可以相等。例如，在第一测试垫131上施加的第一测试数据信号的幅值，在第二测试垫132上施加的第二测试数据信号的幅值，以及在第三测试垫133上施加的第三测试数据信号的幅值彼此相等的情况下，由于第一测试线111、第二测试线112和第三测试线113导致的电压降彼此相等，因此第一位置1213处的数据信号的幅值，第二位置1214处的数据信号的幅值和第三位置1223处的数据信号的幅值彼此匹配(例如，相等)。
在另一些示例中，第一测试线111、第二测试线112和第三测试线113的整体电阻和长度还可以彼此不相等，此种情况下，可以基于第一测试线111、第二测试线112和第三测试线113的电阻差异信息获取第一测试线111、第二测试线112和第三测试线113之间的电压降差异，并基于上述电压降差异获取校正后的第一测试数据信号、校正后第二测试数据信号以及校正后的第三测试数据信号，以使得在将校正后的第一测试数据信号、校正后第二测试数据信号以及校正后的第三测试数据信号分别施加在第一测试垫131、第二测试垫132和第三测试垫133之后，在第一位置1213处的数据信号的幅值，第二位置1214处的数据信号的幅值和第三位置1223处的数据信号的幅值彼此匹配(例如，相等)。因此，在本公开的一些示例中，可以在保证或提升显示基板在测试阶段的亮度均匀性的基础上，降低对第一测试线111、第二测试线112和第三测试线113要求(例如，电阻一致性或长度一致性要求)，由此可以提升测试线的设计灵活性以及布线难度。
如图5所示，邦定区130还包括控制信号垫134连接，周边区域还设置有测试控制线114，测试控制线114与控制信号垫134连接并包括在邦定对置区120沿第一方向D1延伸的横向部分1141。如图5所示，邦定对置区120还包括多个第一组控制开关124、多个第二组控制开关125以及多个第三组控制开关126。
如图5所示，多个第一组控制开关124的第一端与多条第一组第一信号线141一一对应电连接，多个第一组控制开关124的第二端与第一引导走线121电连接；多个第一组控制开关124的第三端(控制端)与横向部分1141电连接，以基于施加在控制信号垫134的控制信号控制多个第一组控制开关124的开启和关闭，由此控制是否将施加在第一测试垫131上的第一测试数据信号经由第一测试线111和第一引导走线121施加到多条第一组第一信号线141上。
如图5所示，多个第二组控制开关125的第一端与多条第二组第一信号线142一一对应电连接，多个第二组控制开关125的第二端与第二引导走线122电连接；多个第二组控制开关125的第三端(控制端)与横向部分1141电连接，以基于施加在控制信号垫134的控制信号控制多个第二组控制开关125的开启和关闭，由此控制是否将施加在第二测试垫132上的第二测试数据信号经由第二测试线112和第二引导走线122施加到多条第二组第一信号线142上。
如图5所示，多个第三组控制开关126的第一端与多条第三组第一信号线143一一对应电连接，多个第三组控制开关126的第二端与第三引导走线123电连接；多个第三组控制开关126的第三端(控制端)与横向部分1141电连接，以基于施加在控制信号垫134的控制信号控制多个第三组控制开关126的开启和关闭，由此控制是否将施加在第三测试垫133上的第三测试数据信号经由第三测试线113和第三引导走线123施加到多条第三组第一信号线143上。
例如控制开关124～126可以为晶体管，例如N型晶体管或P型晶体管，其第一端和第二端之一可以为源极，而另一个为漏极，第三端为栅极。作为控制开关124～126的晶体管例如可以在制备显示基板的过程中，与显示区中的显示子像素中的其他晶体管一同形成，由此可以简化制备工艺。例如，在包括图5示出的显示基板100的显示装置进行正常显示时，可以向控制信号垫134施加无效信号(使得控制开关关闭的电平信号)，以使得控制开关关闭，由此可以避免第一测试线111、第二测试线112和第三测试线113对显示装置的正常显示产生不利影响。
需要说明的是，根据实际应用需求，本公开的一些实施例提供显示基板100还可以不设置控制开关、控制信号垫和控制线，此种情况下，可以在完成显示基板100的测试之后，通过切割将位于邦定对置区120中的第一引导走线121、第二引导走线122和第三引导走线123去除，在此不再赘述。
例如，在对显示基板100进行测试(例如，液晶盒测试)中，可以在第一测试垫131、第二测试垫132和第三测试垫133的至少一个上施加测试数据信号，在控制信号垫134上施加有效信号(使得控制开关开启的电平信号)，以使得控制开关开启，并使得在第一测试垫131、第二测试垫132和第三测试垫133的至少一个上施加的测试数据信号能够传输到对应的第一信号线(数据线)上，并且在扫描信号垫施加栅极扫描信号，以使得传输到对应的第一信号线(数据线)上的测试数据信号能够驱动对应的显示子像素发光。
如图5所示，第一测试垫131和第二测试垫132在第一方向D1上位于显示区域140的一侧，第三测试垫133和控制信号垫134在第一方向D1上位于显示区域140的另一侧。例如，将第一测试垫131、第二测试垫132和第三测试垫133在第一方向D1上分别设置在显示区域140的两侧可以满足特定显示基板100(例如，基于GOA的显示基板100)的布线要求(例如，布线空间小)和/或增加测试设备选择范围(例如，对测试设备的测试信号通道数量的要求降低)。
例如，第一测试线111和第二测试线112可以由邦定区130(例如，显示基板100的左下角)延伸至邦定对置区120的中间区域，第三测试线113可以由邦定区130(例如，显示基板100的右下角)延伸至邦定对置区120的中间区域，测试控制线114可以由邦定区130(例如，显示基板100的右下角)延伸至邦定对置区120的左侧(例如，显示基板100的左上角)。
在一些示例中，在显示基板100还包括控制引导走线190的情况下，如图10所示，测试控制线114还可以由邦定区130(例如，显示基板100的右下角)延伸至邦定对置区120的中间区域，此种情况下，测试控制线114包括第七端191和第八端192，并且测试控制线114经由控制引导走线190上位于第七端191和第八端192的连接点与控制引导走线190连接。此处，第七端191和第八端192是指测试控制线114的与多个控制开关124-126中位于最外侧的两个控制开关耦接的点，并且第七端191和第八端192可以是也可以不是控制引导走线190的物理端点。例如，通过设置控制引导走线190，可以使得不同控制开关接收的控制信号(有效信号或无效信号)的时间延迟降低，由此使得位于不同位置处的显示子像素的亮度变化更为一致，并提升显示基板的瞬时亮度均匀性。
例如，控制引导走线190的具体设计以及测试控制线114与控制引导走线190的连接关系可以参照第一引导走线121和第一测试线111进行设计，在此不再赘述。
例如，第一位置1213为第一引导走线121在第一端1211和第二端1212之间的“电阻中点”(下面称为第一引导走线121的电阻中点)。在本公开中，“电阻中点”指的是走线上两点之间使得到该两点的电阻相等的点；相应地，下面描述中提及的“电阻1/3点”指的是走线上两点(起点和终点)之间使得到起点的电阻等于起点和终点之间电阻的1/3的点，“电阻2/3点”指的是走线上两点(起点和终点)之间使得到起点的电阻等于起点和终点之间电阻的2/3的点。
在第一位置1213为“电阻中点”情况下，第一端1211处的电压信号的幅值等于第二端1212处的电压信号的幅值，并且第一引导走线121上的最大的电压降为第一位置1213处的电压信号的幅值与第一端1211处(或第二端1212处)的电压信号的幅值的差值。因此，图5所示的显示基板100的第一引导走线121上的最大的电压降为图1示出的显示基板100的第一测试线111的第一部分1111上最大电压降的例如一半。并且，图5所示的显示基板100的第一引导走线121上的电压降沿第一位置1213例如对称分布。下面结合图6和图7进行示例性说明。
图6示出了图5示出的显示基板100的第一引导走线121上的第一端1211和第二端1212的电压信号随时间的变化的仿真曲线。图6的横轴为时间，这里，u表示微秒，m表示毫秒。
图7示出了第一显示子像素在第一方向D1上的亮度分布图161、第二显示子像素在第一方向D1上的亮度分布图162以及第三显示子像素在第一方向D1上的亮度分布图163，这里，亮度分布图在纵向方向的尺寸表示该亮度分布图对应的显示子像素的亮度。
如图6所示，在向第一测试垫131施加方波脉冲170的情况下，第一引导走线121的第一端1211的电压信号171的上升沿的陡峭程度与第一引导走线121的第二端1212的电压信号172的上升沿的陡峭程度具有较好的匹配度，并且第一引导走线121的第一端1211的电压信号171的幅值与第一引导走线121的第二端1212的电压信号172的幅值具有较好的匹配度，这表明第一引导走线121的第一端1211和第一引导走线121的第二端1212具有类似的电压降和时间延迟，由此图5示出的显示基板100减小了第一引导走线121上的最大的电压降。例如，如图6所示，第一引导走线121的第一端1211的电压信号171的上升沿的上升时间约为199微秒，第一引导走线121的第二端1212的电压信号172的上升时间约为211微秒，第一引导走线121的第一端1211的电压信号171的幅值与第一引导走线121的第二端1212的电压信号172的幅值之差约为53毫伏。例如，第二引导走线122的信号以及第三引导走线123的信号具有类似的电压降特性以及时间延迟特性，在此不再赘述。
例如，第一引导走线121上的电压信号的幅值沿第一方向D1先增加后降低(也即，第一引导走线121的第一位置1213处的电压信号的幅值最大，电压信号的幅值从第一位置1213向第一位置1213的两侧逐渐降低)，第一引导走线121上的电压信号的相位延迟沿第一方向D1先降低后增加。对应地，在第一方向D1上，第一子像素的发光亮度先增加后降低(参见图7)。
例如，通过使得第一引导走线121上的电压信号的幅值沿第一方向D1先增加后降低，可以减小第一引导走线121上的最大的电压降，由此可以降低图5所示的显示基板100的第一显示像素在第一方向D1上的亮度差异，也即，在同一时刻，具有最大发光亮度的第一显示像素与具有最小发光亮度的第一显示像素之间的发光亮度差值降低。这提升了显示基板100亮度均匀性，进而可以降低由显示基板100亮度不均匀导致的漏检，以及提升显示基板测试阶段的不良检出率。
例如，第三位置1223可以为第二引导走线122的第三端1221和第四端1222之间的电阻中点(下面称为第二引导走线122的电阻中点)，第四位置1233可以为第三引导走线123的第五端1231和第六端1232之间的电阻中点(下面称为第三引导走线123的电阻中点)。此种情况下，可以使得图5所示的显示基板100的第二引导走线122上的最大的电压降以及第三引导走线123上的最大的电压降分别为图1示出的显示基板100的第二测试线112的第二部分1121上最大电压降以及第三测试线113的第三部分1131上最大电压降的例如一半，并且，使得图5所示的显示基板100的第二引导走线122上的电压降沿第三位置1223例如对称分布，第三引导走线123上的电压降沿第四位置1233例如对称分布。
例如，第二引导走线122上的电压信号的幅值和第三引导走线123上的电压信号的幅值沿第一方向D1先增加后降低，第二引导走线122和第三引导走线123上的电压信号的相位延迟沿第一方向D1先降低后增加。对应地，在第一方向D1上，第二子像素的发光亮度和第三子像素的发光亮度先增加后降低(参见图7)。
例如，通过使得第二引导走线122和第三引导走线123上的电压信号的幅值沿第一方向D1先增加后降低，可以减小第二引导走线122和第三引导走线123上的最大的电压降，由此可以降低图5所示的显示基板100的第二显示像素在第一方向D1上的亮度差异以及第三显示像素在第一方向D1上的亮度差异，提升显示基板100亮度均匀性，进而可以降低由显示基板100亮度不均匀导致的漏检，以及提升显示基板测试阶段的不良检出率。
例如，在第一引导走线121、第二引导走线122和第三引导走线123分别具有均匀的厚度、宽度以及材料分布且第一电阻比值、第二电阻比值和第三电阻比值彼此相等的情况下，第一引导走线121、第二引导走线122和第三引导走线123上的电压降一致且彼此匹配，由此使得同一显示像素中第一显示子像素、第二显示子像素和第三显示子像素接收到的数据信号彼此匹配，并使得显示基板100的同一显示像素的第一显示子像素、第二显示子像素和第三显示子像素的发光强度匹配(例如，可以混合形成白光)，由此可以抑制显示基板100的色偏问题。
此种情况下，在第一位置1213为第一引导走线121的第一端1211和第二端1212之间的电阻中点(下面称为第一引导走线121的电阻中点)，第三位置1223为第二引导走线122的第三端1221和第四端1222之间的电阻中点，第四位置1233为第三引导走线123的第五端1231和第六端1232之间的电阻中点的情况下，第一引导走线121的第一端1211和第二端1212之间的电阻中点为第一端1211和第二端1212之间的中点，第二引导走线122的第三端1221和第四端1222之间的电阻中点可以为第三端1221和第四端1222之间的中点，第三引导走线123的第五端1231和第六端1232之间的电阻中点可以为第五端1231和第六端1232之间的中点，由此使得第一引导走线121的电阻中点对应的第一显示子像素、第二引导走线122的电阻中点对应的第二显示子像素以及第三引导走线123的电阻中点对应的第三显示子像素可以位于显示基板100的同一个显示像素中。
图7还示出了显示基板100显示的颜色沿第一方向D1的分布图，这里假设了第一显示子像素、第二显示子像素和第三显示子像素分别发射绿光、红光和蓝光。
如图7所示，由于第一引导走线121、第二引导走线122和第三引导走线123的电压降一致且彼此匹配，显示基板100的同一显示像素的第一显示子像素、第二显示子像素和第三显示子像素的发光强度匹配(例如，它们分别被施加值为255的数据信号(取值范围为0～255)时，所发出的红光、绿光和蓝光可以混合形成白光)，由此可以抑制显示基板100的色偏问题。
例如，由于引导走线从电阻中点到引导走线两端的电压信号的幅值逐步降低，因此，在第一方向D1上显示基板100的显示像素的发光亮度(例如，白光亮度)从显示区域140中对应于电阻中点的位置向显示区域140的两侧(在第一方向D1上的两侧)逐渐降低。
例如，由于图5所示的显示基板100可以抑制显示基板100的色偏问题，因此，可以降低由显示基板100色偏导致的漏检，进一步地提升显示基板测试阶段的不良检出率。
需要说明的是，第一位置1213不限于第一引导走线121的第一端1211和第二端1212之间的电阻中点，第一位置1213还可以为第一引导走线121的第一端1211和第二端1212之间其它任意位置，此时，对应的显示基板100也具有一定的降低亮度差异的技术效果。类似地，在第三位置1223还可以为第二引导走线122的第三端1221和第四端1222之间其它任意位置，第四位置1233还可以为第三引导走线123的第五端1231和第六端1232之间其它任意位置，对应的显示基板100也具有一定的降低亮度差异的技术效果。
需要说明的是，第一电阻比值、第二电阻比值和第三电阻比值不限于设置为彼此相等，根据实际应用需求，第一电阻比值、第二电阻比值和第三电阻比值还可以具有一定的差异，此种情况下，图5示出的显示基板100具有一定程度的色偏，但图5示出的显示基板100的色偏依然可以弱于图1示出的显示基板100的色偏。
需要说明的是，第一测试垫131、第二测试垫132和第三测试垫133不限于在第一方向D1上分别设置在显示区域140的两侧，根据实际应用需求，第一测试垫131、第二测试垫132和第三测试垫133在第一方向D1上可以设置在显示区域140的同一侧。此种情况下，通过设置第一引导走线121、第二引导走线122和第三引导走线123，也可以降低显示基板100在第一方向D1上亮度差异，提升显示基板100的亮度均匀性，由此可以降低由显示基板亮度不均匀导致的漏检，提升显示基板测试阶段的不良检出率。
例如，在显示基板100为液晶显示基板的情况下，显示基板100包括阵列基板和彩膜基板，在第二方向上，阵列基板的尺寸大于彩膜基板的尺寸，且邦定区130位于阵列基板不与彩膜基板交叠的区域(即阵列基板由彩膜基板暴露的区域)，由此可以在显示基板的测试中，向第一测试垫131、第二测试垫132、第三测试垫133施加测试数据信号，并且可以在后续工序中，将第一信号线和第二信号线分别与栅极驱动器和数据驱动器耦接。
在另一些示例中，第一测试线111还在第一引导走线121上的第二位置1214与第一引导走线121电连接，第二位置1214位于第一端1211和第二端1212之间且与第一位置1213不同，由此可以进一步地降低第一显示子像素沿第一方向D1的亮度差异，提升显示基板100的亮度均匀性以及显示基板测试阶段的不良检出率。
例如，第一位置1213和第二位置1214分别位于第一引导走线121的第一端1211和第二端1212之间的电阻1/3点和电阻2/3点，由此可以进一步地降低第一显示子像素沿第一方向D1的亮度差异，提升显示基板100的亮度均匀性以及显示基板测试阶段的不良检出率。下面以图8示出的第一测试线111进行示例性的说明。
如图8所示，第一测试线111除了包括沿第二方向D2延伸的第一部分1111以及从第一测试垫131延伸至第一部分1111的一端并与该第一部分1111的一端连接的第一延伸部分1112之外，第一测试线111还包括第一子走线1113、第二子走线1114和第三子走线1115。
如图8所示，第一子走线1113沿第一方向D1延伸，且包括第一子走线1113的第一端、第一子走线1113的第二端以及第一子走线1113的第一位置。第一部分1111的另一端经由第一子走线1113的第一位置与第一子走线1113相连；第二子走线1114的一端与第一子走线1113的第一端相连，第二子走线1114的另一端与第一引导走线121的第一位置1213相连；第三子走线1115的一端与第一子走线1113的第二端相连，第三子走线1115的另一端与第一引导走线121的第二位置1214相连。
例如，第一子走线1113的第一位置为第一子走线1113在第一子走线1113的第一端和第一子走线1113的第二端的电阻中值，由此第一子走线1113的第一端和第一子走线1113的第二端的电压信号的幅值相等；在第二子走线1114和第三子走线1115电阻值相等的情况下，第一子走线1113的第一位置的电压信号的幅值等于第一子走线1113的第二位置1214的电压信号的幅值，并且，图8示出的第一子走线1113上的最大的电压降为图1示出的显示基板100的第一测试线111的第一部分1111上最大电压降的例如三分之一。其他实施例中，第一子走线1113可以通过更多(大于等于3个)位置与第一引导走线121电连接，从而使得第一引导走线121上的压降差异更小。
例如，在将图8示出的第一测试线111和第一引导走线121应用于图5示出的显示基板100中，可以进一步地降低第一引导走线121上的电压信号幅值和相位延迟的差异，并因此可以进一步地降低显示基板100沿第一方向D1的亮度差异，提升显示基板100的亮度均匀性，由此可以进一步地降低由显示基板100亮度不均匀导致的漏检，提升显示基板测试阶段的不良检出率。
例如，根据实际应用需求，第一测试线111还可以在第一引导走线121上的更多位置处于第一引导走线121电连接，例如，与第一引导走线121的第一端1211和第二端1212之间的电阻1/5点、电阻2/5点、电阻3/5点和电阻4/5点电连接，由此可以进一步地提升显示基板100的亮度均匀性，以及显示基板测试阶段的不良检出率，在此不再赘述。
需要说明的是，图5示出的显示基板100中的第二测试线112和第二引导走线122以及第三测试线113和第三引导走线123也可以采用类似于图8示出的设计，由此可以进一步地降低第二引导走线122和第三引导走线123上的电压信号幅值和相位延迟的差异，并因此可以进一步地降低显示基板100沿第一方向D1的亮度差异，提升显示基板测试阶段的不良检出率。
需要说明的是，为清楚起见，以上的实施例主要说明了显示基板100的引导走线(例如，第一引导走线121)上的电压信号的幅值差异降低对提升显示基板100的亮度均匀性以及抑制色偏的作用，然而，引导走线上的电压信号的时间延迟差异的降低也会对提升显示基板100的亮度均匀性以及抑制色偏具有一定的作用，在此不再赘述。
本公开的至少一个实施例还提供了一种显示装置，其包括本公开的任一实施例提供的显示基板1。
图9示出了本公开的一些实施例提供的显示装置10。如图9所示，该显示装置10包括本公开的任一实施例提供的显示基板100。
需要说明的是，对于显示装置10的其它组成部分(例如，图像数据编码/解码装置、栅极驱动器、数据驱动器、时钟电路等)可以采用适用的常规部件，在此不做赘述，也不应作为对本公开的限制。
本公开的一些实施例又提供了一种上述的显示基板的测试方法，其包括：经由第一测试线和第一引导走线向多条第一组第一信号线施加第一信号，并基于显示基板的显示情况进行检测。
下面以图5示出的显示基板为例，对本公开的至少一个实施例提供的显示基板的测试方法做示例性说明。
例如，显示基板的测试方法包括步骤S101-步骤S103的至少一个步骤。
步骤S101：经由第一测试线和第一引导走线向多条第一组第一信号线施加第一信号，并基于显示基板的显示情况进行检测。
步骤S102：经由第二测试线和第二引导走线向多条第二组第一信号线施加第二信号，并基于显示基板的显示情况进行检测。
步骤S103：经由第三测试线和第三引导走线向多条第三组第一信号线施加第三信号，并基于显示基板的显示情况进行检测。
例如，在步骤S101中，可以在第一测试垫上施加第一信号(也即，测试数据信号)，在控制信号垫上施加有效信号(例如，使得控制开关开启的电平信号)，以使得在第一测试垫上施加的测试数据信号能够传输到多条第一组第一信号线上，并且在扫描信号垫施加栅极扫描信号，以使得传输到多条第一组第一信号线上的第一信号能够驱动对应的第一显示子像素发光。然后，可以基于第一显示子像素发光情况进行检测。例如，可以基于显示区域的多个第一显示子像素发光情况判定显示基板的显示区域本身是否存在不良，例如亮度不均匀问题(MURA)。又例如，可以基于全白测试时是否存在亮度为零或者亮度偏低的第一显示子像素判定显示基板的显示区域本身是否存在亮点不良或者暗点不良。
例如，步骤S102和步骤S103的具体方法与步骤S101类似，在此不再赘述。例如，在显示基板的测试时，可以根据需求执行步骤S101-步骤S103中的至少一个步骤；在执行步骤S101-步骤S103中的多个步骤时，该多个步骤可以顺次执行，也可以同时执行，下面以同时执行步骤S101-步骤S103进行示例性说明。
例如，在同时执行步骤S101-步骤S103时，可以在第一测试垫、第二测试垫和第三测试垫的分别施加第一信号、第二信号和第三信号，在控制信号垫上施加有效信号(使得控制开关开启的电平信号)，以使得控制开关开启，并使得在第一测试垫、第二测试垫和第三测试垫上施加的第一信号、第二信号和第三信号能够传输到对应的信号线上，并且在扫描信号垫施加栅极扫描信号，以使得传输到对应的信号线上的信号能够驱动对应的显示子像素发光。此种情况下，可以检测显示基板是否存在例如色度偏差。
由于本公开的一些实施例提供的显示基板可以降低由显示基板的测试引线导致的亮度差异和/或色偏，因此可以降低由显示基板的亮度差异和/或色偏导致的漏检，提升显示基板测试阶段的不良检出率
虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (20)

1.一种显示基板，包括显示区域以及设置在所述显示区域外的周边区域，
其中，所述周边区域中设置有沿第一方向延伸的第一引导走线，所述第一引导走线包括第一端和第二端；
所述周边区域中还设置有第一测试线，所述第一测试线在所述第一引导走线上的第一位置与所述第一引导走线电连接，所述第一位置位于所述第一端和所述第二端之间；以及
所述显示区域包括沿不同于所述第一方向的第二方向延伸且并排的多条第一组第一信号线，所述多条第一组第一信号线中排在最外侧的两条第一信号线分别与所述第一端和所述第二端耦接，所述多条第一组第一信号线中其余的第一信号线在所述第一端和所述第二端之间与所述第一引导走线耦接。
2.根据权利要求1所述的显示基板，其中，所述第一位置为所述第一引导走线的第一端和第二端之间的电阻中点。
3.根据权利要求1所述的显示基板，其中，所述第一测试线还在所述第一引导走线上的第二位置与所述第一引导走线电连接，所述第二位置位于所述第一端和所述第二端之间且与所述第一位置不同。
4.根据权利要求3所述的显示基板，其中，所述第一位置和所述第二位置分别位于所述第一引导走线的第一端和第二端之间的电阻1/3点和电阻2/3点。
5.根据权利要求1所述的显示基板，其中，所述显示区域还包括沿所述第一方向延伸且并排的多条第二信号线；
所述多条第二信号线与所述第一组第一信号线交叉且绝缘；以及
所述第一引导走线和所述多条第二信号线同层设置。
6.根据权利要求5所述的显示基板，其中，所述第一测试线包括沿所述第二方向延伸的第一部分，所述第一部分和所述第一组第一信号线同层设置。
7.根据权利要求1所述的显示基板，其中，所述周边区域包括邦定区和邦定对置区；
所述邦定区和所述邦定对置区沿所述第二方向分别位于所述显示区域的两侧；以及
所述第一引导走线设置在所述邦定对置区中。
8.根据权利要求7所述的显示基板，其中，所述邦定区包括第一测试垫，所述第一测试线的一端与所述第一测试垫电连接且所述第一测试线的另一端与所述第一位置电连接。
9.根据权利要求7所述的显示基板，其中，所述邦定区包括多个第一组第一信号垫，所述多条第一信号线与所述多个第一组第一信号垫一一对应耦接。
10.根据权利要求7所述的显示基板，其中，所述邦定对置区还包括多个第一组控制开关，所述多个第一组控制开关的第一端与所述多条第一组第一信号线一一对应电连接，所述多个第一组控制开关的第二端与所述第一引导走线电连接。
11.根据权利要求7-10任一所述的显示基板，其中，所述邦定对置区还设置有第二引导走线，所述第二引导走线沿所述第一方向延伸且包括第三端和第四端；
所述周边区域中还设置有第二测试线，所述第二测试线在所述第二引导走线上的第三位置与所述第二引导走线电连接，所述第三位置位于所述第三端和所述第四端之间；以及
所述显示区域还包括沿所述第二方向延伸且并排的多条第二组第一信号线，所述多条第二组第一信号线中排在最外侧的两条第一信号线分别与所述第三端和所述第四端耦接，所述多条第二组第一信号线中其余的第一信号线在所述第三端和所述第四端之间与所述第二引导走线耦接。
12.根据权利要求11所述的显示基板，其中，所述邦定区还包括第二测试垫，所述第二测试线的一端与所述第二测试垫电连接，且所述第二测试线的另一端与所述第三位置电连接。
13.根据权利要求12所述的显示基板，其中，所述邦定对置区还设置有第三引导走线，所述第三引导走线沿所述第一方向延伸且包括第五端和第六端；
所述周边区域还设置有第三测试线，所述第三测试线在所述第三引导走线上的第四位置与所述第三引导走线电连接，所述第四位置位于所述第五端和所述第六端之间；
所述显示区域还包括沿所述第二方向延伸且并排的多条第三组第一信号线，所述多条第三组第一信号线中排在最外侧的两条第一信号线分别与所述第五端和所述第六端耦接，所述多条第三组第一信号线中其余的第一信号线在所述第五端和所述第六端之间与所述第三引导走线耦接；以及
所述邦定区还包括第三测试垫，所述第三测试线的一端与所述第三测试垫电连接，且所述第三测试线的另一端与所述第四位置电连接。
14.根据权利要求13所述的显示基板，其中，所述邦定区还包括第一测试垫，所述第一测试线的一端与所述第一测试垫电连接且所述第一测试线的另一端与所述第一位置电连接；以及
所述第一测试垫和所述第二测试垫在所述第一方向上位于所述显示区域的一侧，所述第三测试垫在所述第一方向上位于所述显示区域的另一侧。
15.根据权利要求13所述的显示基板，其中，第一电阻比值、第二电阻比值和第三电阻比值彼此相等；
所述第一电阻比值为所述第一引导走线的所述第一端与所述第一位置之间的电阻值与所述第一引导走线的所述第一位置与所述第二端之间的电阻值的比值；
所述第二电阻比值为所述第二引导走线的所述第三端与所述第三位置之间的电阻值与所述第二引导走线的所述第三位置与所述第四端之间的电阻值的比值；以及
所述第三电阻比值为所述第三引导走线的所述第五端与所述第四位置之间的电阻值与所述第三引导走线的所述第四位置与所述第六端之间的电阻值的比值。
16.根据权利要求15所述的显示基板，其中，所述第一位置为所述第一引导走线的所述第一端和所述第二端之间的电阻中点；
所述第三位置为所述第二引导走线的所述第三端和所述第四端之间的电阻中点；以及
所述第四位置为所述第三引导走线的所述第五端和所述第六端之间的电阻中点。
17.根据权利要求14所述的显示基板，其中，所述多条第一组第一信号线、所述多条第二组第一信号线和所述多条第三组第一信号线分别用于传输显示不同颜色的光的子像素的数据信号。
18.根据权利要求17所述的显示基板，其中，所述第一测试线、所述第二测试线和所述第三测试线的电阻彼此相等。
19.一种显示装置，包括如权利要求1-18任一所述的显示基板。
20.一种如权利要求1-18任一所述的显示基板的测试方法，包括：
经由所述第一测试线和所述第一引导走线向所述多条第一组第一信号线施加第一信号，并基于所述显示基板的显示情况进行检测。
CN201811591919.7A 2018-12-25 2018-12-25 显示基板、显示装置和显示基板的测试方法 Pending CN111367099A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811591919.7A CN111367099A (zh) 2018-12-25 2018-12-25 显示基板、显示装置和显示基板的测试方法
EP19904630.1A EP3904951A4 (en) 2018-12-25 2019-11-29 DISPLAY SUBSTRATE, DISPLAY DEVICE AND METHOD FOR TESTING A DISPLAY SUBSTRATE
US16/767,472 US11640076B2 (en) 2018-12-25 2019-11-29 Display substrate, display device and test method of display substrate
PCT/CN2019/121997 WO2020134861A1 (zh) 2018-12-25 2019-11-29 显示基板、显示装置和显示基板的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811591919.7A CN111367099A (zh) 2018-12-25 2018-12-25 显示基板、显示装置和显示基板的测试方法

Publications (1)

Publication Number Publication Date
CN111367099A true CN111367099A (zh) 2020-07-03

Family

ID=71126926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811591919.7A Pending CN111367099A (zh) 2018-12-25 2018-12-25 显示基板、显示装置和显示基板的测试方法

Country Status (4)

Country Link
US (1) US11640076B2 (zh)
EP (1) EP3904951A4 (zh)
CN (1) CN111367099A (zh)
WO (1) WO2020134861A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법
CN114342368A (zh) 2020-08-07 2022-04-12 京东方科技集团股份有限公司 显示基板、显示装置
CN112180645B (zh) * 2020-10-19 2022-02-01 Tcl华星光电技术有限公司 阵列基板
CN114815335B (zh) * 2022-04-07 2023-08-22 苏州华星光电技术有限公司 液晶显示母版

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI333094B (en) 2005-02-25 2010-11-11 Au Optronics Corp System and method for display testing
CN101452123B (zh) 2007-12-07 2010-09-22 北京京东方光电科技有限公司 基板测试电路
CN101556383A (zh) * 2008-04-11 2009-10-14 北京京东方光电科技有限公司 液晶显示装置的测试电路
CN101661200B (zh) 2008-08-29 2011-12-28 北京京东方光电科技有限公司 液晶显示器阵列基板及其断线检测方法
CN101833910B (zh) 2009-03-11 2012-11-28 上海天马微电子有限公司 显示装置及其阵列基板的测试方法
US20110018801A1 (en) * 2009-07-27 2011-01-27 Himax Technologies Limited Visual Input/Output Device with Light Shelter
CN102540595B (zh) * 2010-12-31 2015-04-08 京东方科技集团股份有限公司 阵列基板及其制造方法、液晶面板
CN105607316B (zh) * 2016-03-22 2018-12-18 京东方科技集团股份有限公司 一种阵列基板母板和显示面板母板

Also Published As

Publication number Publication date
EP3904951A1 (en) 2021-11-03
US20210247634A1 (en) 2021-08-12
WO2020134861A1 (zh) 2020-07-02
US11640076B2 (en) 2023-05-02
EP3904951A4 (en) 2022-09-28

Similar Documents

Publication Publication Date Title
JP7163017B2 (ja) 表示装置
KR102372208B1 (ko) 표시 장치
US20240107869A1 (en) Display device and method of fabricating the same
KR102098743B1 (ko) 유기 발광 표시 패널
CN111367099A (zh) 显示基板、显示装置和显示基板的测试方法
US7038484B2 (en) Display device
EP3696804A1 (en) Display device
CN106952933B (zh) 具有显示面板的显示装置及其制造方法
US9406250B2 (en) Display panel and method of detecting defects thereof
KR20140108027A (ko) 유기 발광 표시 패널
US11961433B2 (en) Detection structure, display panel, detection device for detecting display panel and detection system
US10636339B2 (en) Display device and method of testing display device
US11398172B2 (en) Display panel and manufacturing method thereof, and display device
US11837125B2 (en) Display panel, method for detecting display panel and electronic device
CN209044228U (zh) 显示基板和显示装置
KR20070032485A (ko) 원장 단위 검사가 가능한 유기 이엘 어레이 기판
KR100782464B1 (ko) Ｏｌｅｄ어레이 기판
CN113448114B (zh) 显示面板及显示装置
KR20220091003A (ko) 표시 장치
KR20220049729A (ko) 표시장치 및 표시장치의 제조방법
JP2019045594A (ja) 発光素子基板の検査方法および発光素子基板
KR20050064385A (ko) 액정표시패널

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination