CN111354390B - 存储器系统、存储器系统的操作方法和存储器控制器 - Google Patents

存储器系统、存储器系统的操作方法和存储器控制器 Download PDF

Info

Publication number
CN111354390B
CN111354390B CN201911111996.2A CN201911111996A CN111354390B CN 111354390 B CN111354390 B CN 111354390B CN 201911111996 A CN201911111996 A CN 201911111996A CN 111354390 B CN111354390 B CN 111354390B
Authority
CN
China
Prior art keywords
data
strobe signal
training operation
data strobe
delay value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911111996.2A
Other languages
English (en)
Other versions
CN111354390A (zh
Inventor
金泰平
金载祐
鲁炫榛
韩杓瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111354390A publication Critical patent/CN111354390A/zh
Application granted granted Critical
Publication of CN111354390B publication Critical patent/CN111354390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

本发明涉及一种操作存储器系统的方法，包括：执行第一训练操作，以对齐时钟和数据选通信号；执行第二训练操作，以对齐数据选通信号和数据；检测第二训练操作的错误；响应于错误的检测，调整数据选通信号的延迟值。

Description

存储器系统、存储器系统的操作方法和存储器控制器
相关申请的交叉引用
本申请要求于2018年12月20向韩国知识产权局提交的申请号为10-2018-0166244的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的示例性实施例涉及一种存储器系统。
背景技术
在存储器装置中，使用时钟和数据选通信号。在存储器装置的规范中，确定了数据选通信号和时钟之间的域跨越余量(即，tDQSS)。因此，可以在存储器装置中执行诸如写入均衡操作的操作，该写入均衡操作用于校正数据选通信号和时钟之间的偏离。
以以下方式来执行写入均衡操作：存储器装置在数据选通信号的上升沿处对时钟的电平进行采样并且将采样结果反馈到存储器控制器。存储器控制器可以通过使用采样结果来控制数据选通信号的相位，以满足域跨越余量。
在写入均衡操作之后，执行写入数据(DQ)训练操作以校正数据选通信号和数据之间的偏离。写入DQ训练操作是控制数据的相位以使数据选通信号的上升沿与数据的中心对齐的操作。由于仅当在存储器系统中正常地执行了写入均衡操作和写入DQ操作时才可以正确地执行写入操作，因此有必要在存储器系统中正确地执行这些操作。
发明内容
本发明的实施例涉及一种能够减少与写入操作相关的训练操作的错误的存储器系统。
根据本发明的一个实施例，一种操作存储器系统的方法，包括：执行第一训练操作，以对齐时钟和数据选通信号；执行第二训练操作，以对齐数据选通信号和数据；检测第二训练操作的错误；响应于错误的检测来调整数据选通信号的延迟值。
根据本发明的另一个实施例，一种存储器控制器包括：时钟传输电路，适用于传输时钟；数据选通信号传输电路，适用于传输数据选通信号；数据选通信号延迟电路，适用于将初始数据选通信号延迟第一延迟值以生成数据选通信号；数据接收电路；数据传输电路，适用于传输数据；数据延迟电路，适用于将初始数据延迟第二延迟值以生成数据；第一训练控制电路，适用于在第一训练操作期间响应于由数据接收电路接收的信号来调整第一延迟值，以对齐时钟和数据选通信号；第二训练控制电路，适用于在第二训练操作期间响应于数据接收电路接收的信号来调整第二延迟值，以对齐数据选通信号和数据，其中当第二训练控制电路检测到第二训练操作的错误时，第二训练控制电路调整第一延迟值。
根据本发明的又一个实施例，一种存储器系统，包括：存储器控制器；以及存储器，其中存储器控制器包括：时钟传输电路，适用于传输时钟；数据选通信号传输电路，适用于传输数据选通信号；数据选通信号延迟电路，适用于将初始数据选通信号延迟第一延迟值以生成数据选通信号；第一数据接收电路；第一数据传输电路，适用于传输数据；数据延迟电路，适用于将初始数据延迟第二延迟值以生成数据；第一训练控制电路，适用于在第一训练操作期间响应于由第一数据接收电路接收的信号来调整第一延迟值，以对齐时钟和数据选通信号；第二训练控制电路，适用于在第二训练操作期间响应于由第一数据接收电路接收的信号来调整第二延迟值，以对齐数据选通信号和数据，存储器包括：时钟接收电路，适用于接收时钟；数据选通信号接收电路，适用于接收数据选通信号；时钟采样电路，适用于在第一训练操作期间与数据选通信号同步地对时钟进行采样以产生采样结果；第二数据接收电路，适用于基于由数据选通信号接收电路接收的数据选通信号来接收数据；第二数据传输电路，适用于在第一训练操作期间传输采样结果，并且在第二训练操作期间反馈由第二数据接收电路接收的数据，其中当第二训练控制电路检测到第二训练操作的错误时，第二训练控制电路调整第一延迟值。
根据本发明的又一个实施例，一种存储器系统，包括：存储器控制器，适用于在第一训练操作期间，响应于采样结果来调整数据选通信号的第一延迟值对齐时钟和数据选通信号，在第一训练操作之后执行的第二训练操作期间，响应于反馈数据来调整数据的第二延迟值以对齐数据选通信号和数据，以及当检测到第二训练操作的错误时，调整第一延迟值，然后再次执行第一训练操作和第二训练操作；存储器，适用于在第一训练操作期间基于从存储器控制器接收的数据选通信号对从存储器控制器接收的时钟进行采样以产生采样结果，并且将采样结果传送至存储器控制器，在第二训练操作期间，基于从存储器控制器接收的数据选通信号来从存储器控制器接收数据，并且将所接收的数据作为反馈数据传送到存储器控制器。
根据本发明的又一个实施例，一种存储器系统，包括：存储器；控制器，适用于执行训练操作以对齐数据选通信号与时钟；通过将数据传送到存储器并且从存储器接收数据来重复地监视数据选通信号和数据之间的偏离；基于监视来调整数据的相位，并将所调整的数据传送到存储器；当通过重复监视继续监视到偏离时，再次执行训练操作。
附图说明
图1是示出根据本发明的实施例的存储器系统的框图。
图2A、图2B、图2C和图2D是示出根据本发明的实施例的存储器系统的写入均衡操作的时序图。
图3示出了根据本发明实施例的存储器系统的写入DQ训练操作的示图。
图4是示出根据本发明的实施例的存储器系统的训练操作的流程图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。遍及本公开，在本发明的各个附图和实施例中，相同的附图标记指代相同的部件。
图1是示出根据本发明的实施例的存储器系统100的框图。
参照图1，存储器系统100可以包括存储器控制器110和存储器160。应当注意的是，图1仅示出了与训练操作相关的部分，该训练操作与存储器控制器110和存储器160的写入操作相关。
存储器控制器110可以控制存储器160的、诸如读取操作和写入操作的操作。存储器控制器110可以执行写入均衡操作和写入数据(DQ)训练操作，它们是用于在写入操作期间进行无缝数据传输的训练操作。存储器控制器110可以包括时钟传输电路111、数据选通信号传输电路113、数据选通信号延迟电路115、数据接收电路117、数据传输电路119、数据延迟电路121、第一训练控制电路123和第二训练控制电路125。
存储器控制器110可以产生时钟CLK和数据选通信号DQS。时钟传输电路111可以将时钟CLK传输到存储器160，数据选通信号传输电路113可以将数据选通信号DQS传输到存储器160。数据接收电路117可以从存储器160接收数据DQ。数据传输电路119可以将数据DQ传输到存储器160。数据选通信号延迟电路115可以延迟初始数据选通信号PRE_DQS以生成数据选通信号DQS。数据选通信号延迟电路115可以在第一训练控制电路123的控制下调整延迟值。数据延迟电路121可以延迟初始数据PRE_DQ以生成数据DQ。数据延迟电路121可以在第二训练控制电路125的控制下调整延迟值。
第一训练控制电路123可以控制用于对齐时钟CLK和数据选通信号DQS的写入均衡操作。在写入均衡操作期间，第一训练控制电路123可以响应于通过数据接收电路117接收的信号，即从存储器160接收的采样结果，来调整数据选通信号延迟电路115的延迟值。当第二训练控制电路125激活错误信号ERR时，第一训练控制电路123可以通过将数据选通信号DQS的延迟值增加或减少一个时钟的方式来调整数据选通信号延迟电路115的延迟值，然后再次执行写入均衡操作。
第二训练控制电路125可以控制用于在数据选通信号DQS和数据DQ之间进行对齐的写入DQ训练操作。在写入DQ训练操作期间，第二训练控制电路125可以响应于通过数据接收电路117从存储器160反馈的数据来调整数据延迟电路121的延迟值。当写入DQ训练操作发生错误时，即当写入DQ训练操作失败时，第二训练控制电路125可以激活错误信号ERR。
存储器160可以在存储器控制器110的控制下执行诸如读取操作和写入操作的操作。存储器160可以与存储器控制器110一起执行写入均衡操作和写入DQ训练操作，它们是用于在写入操作期间进行无缝数据传输的训练操作。存储器160可以包括时钟接收电路161、数据选通接收电路163、时钟采样电路165、数据接收电路167、数据传输电路169和寄存器电路171。
时钟接收电路161可以从存储器控制器110接收时钟CLK。数据选通接收电路163可以从存储器控制器110接收数据选通信号DQS。
时钟采样电路165可以在通过数据选通接收电路163接收的数据选通信号DQS的上升沿处，对由时钟接收电路161接收的时钟CLK进行采样。时钟采样电路165可以利用D-触发器来实现。在写入均衡操作期间，时钟采样电路165的采样结果SAMPLE可以通过数据传输电路169而传输到存储器控制器110。
数据接收电路167可以与通过数据选通接收电路163接收的数据选通信号DQS同步地接收数据DQ。数据传输电路169可以将存储器160的数据传输到存储器控制器110。寄存器电路171可以在写入DQ训练操作期间存储由数据接收电路167接收的数据。寄存器电路171可以将所存储的数据作为反馈数据FB_DQ传送到数据传输电路169。寄存器电路171可以利用先进先出(FIFO)类型的寄存器来实现。多路复用器172可以接收采样结果SAMPLE和反馈数据FB_DQ。在写入均衡操作期间，多路复用器172可以将采样结果SAMPLE传输到数据传输电路169。在写入DQ训练操作期间，多路复用器172可以将存储在寄存器电路171中的反馈数据FB_DQ传送到数据传输电路169。输入到多路复用器172的模式信号M可以是用于将写入均衡操作和写入DQ训练操作彼此区分的信号。
在正常写入操作期间，通过数据接收电路167接收的数据可以存储在单元阵列(未示出)中。在正常读取操作期间，存储在单元阵列中的数据可以通过数据传输电路169而传输到存储器控制器110。
图2A、图2B、图2C和图2D是示出根据本发明的实施例的存储器系统，例如图1的存储器系统100的写入均衡操作的时序图。时钟CLK和数据选通信号DQS可以是具有相同频率的信号。然而，在写入均衡操作期间，数据选通信号DQS可以具有时钟CLK的一半(1/2)频率。
在图2A中，(a)示出了在传输端，即在存储器控制器110一侧的时钟CLK和数据选通信号DQS。图2A(a)示出了在传输端，时钟CLK的上升沿和数据选通信号DQS的上升沿可以对齐。
在图2A中，(b)示出了在接收端，即在存储器160一侧的时钟CLK和数据选通信号DQS。在存储器系统100中，时钟CLK传输通过的路径和数据选通信号DQS传输通过的路径是不同的。因此，即使存储器控制器110通过将时钟CLK的上升沿与数据选通信号DQS的上升沿对齐来传输时钟CLK和数据选通信号DQS，在存储器160中也可能未对齐地接收时钟CLK和数据选通信号DQS。时钟采样电路165可在数据选通信号DQS的上升沿处对时钟CLK进行采样。例如，采样结果SAMPLE可以被生成为具有值“0”。第一训练控制电路123可以接收采样结果SAMPLE，并且基于具有值“0”的采样结果SAMPLE来增加数据选通信号延迟电路115的延迟值。第一训练控制电路123可以继续增加数据选通信号延迟电路115的延迟值，直到采样结果SAMPLE改变为具有值“1”。因此，如图2A的201所示，可以调整数据选通信号DQS的延迟值，使得在存储器110一侧，数据选通信号DQS的上升沿和时钟CLK的上升沿可以对齐。
在图2B中，(a)示出了在传输端，即在存储器控制器110一侧的时钟CLK和数据选通信号DQS。图2B(a)示出了在传输端，时钟CLK的上升沿和数据选通信号DQS的上升沿可以对齐。
在图2B中，(b)示出了在接收端，即在存储器160一侧的时钟CLK和数据选通信号DQS。时钟采样电路165可以在数据选通信号DQS的上升沿处对时钟CLK进行采样。例如，采样结果SAMPLE可以被生成为具有值“1”。第一训练控制电路123可以接收采样结果SAMPLE，并且基于具有值“1”的的采样结果SAMPLE来减少数据选通信号延迟电路115的延迟值。第一训练控制电路123可以继续减少数据选通信号延迟电路115的延迟值，直到采样结果SAMPLE改变为具有值“0”。因此，如图2B的202所示，可以调整数据选通信号DQS的延迟值，使得在存储器110一侧，数据选通信号DQS的上升沿和时钟CLK的上升沿可以对齐。
在图2C中，(a)示出了在传输端，即在存储器控制器110一侧的时钟CLK和数据选通信号DQS。图2C(a)示出了在传输端，时钟CLK的上升沿和数据选通信号DQS的上升沿可以对齐。
在图2C中，(b)示出了在接收端，即在存储器160一侧的时钟CLK和数据选通信号DQS。时钟采样电路165可在数据选通信号DQS的上升沿处对时钟CLK进行采样。例如，图2C中的(b)示出了数据选通信号DQS相比于图2A的(b)的情况更超前于时钟CLK的情况，但是采样结果SAMPLE可以被生成为具有值“1”。第一训练控制电路123可以接收采样结果SAMPLE，并且基于具有值“1”的采样结果SAMPLE来减少数据选通信号延迟电路115的延迟值。第一训练控制电路123可以继续减少数据选通信号延迟电路115的延迟值，直到采样结果SAMPLE改变为具有值“0”。因此，可能按照图2C的203所示，来调整数据选通信号DQS的延迟值。数据选通信号DQS的延迟值实际上应该按照204所示进行调整，但是可能发生数据选通信号DQS的上升沿与提前一个时钟的时钟CLK的上升沿对齐的错误。
在图2D中，(a)示出了在传输端，即在存储器控制器110一侧的时钟CLK和数据选通信号DQS。图2D(a)示出了在传输端，时钟CLK的上升沿和数据选通信号DQS的上升沿可以对齐。
在图2D中，(b)示出了在接收端，即在存储器160一侧的时钟CLK和数据选通信号DQS。时钟采样电路165可以在数据选通信号DQS的上升沿处对时钟CLK进行采样。例如，图2D中的(b)示出了数据选通信号DQS相比于图2B的(b)的情况更落后于时钟CLK的情况，但是采样结果SAMPLE可能被生成为具有值“0”。第一训练控制电路123可以接收采样结果SAMPLE，并且基于具有值“0”的采样结果SAMPLE来增加数据选通信号延迟电路115的延迟值。第一训练控制电路123可以继续增加数据选通信号延迟电路115的延迟值，直到采样结果SAMPLE改变为具有值“1”。因此，可能按照图2D的205所示，来调整数据选通信号DQS的延迟值。数据选通信号DQS的延迟值实际上应该按照206所示进行调整，但是可能会发生数据选通信号DQS的上升沿与落后一个时钟的时钟CLK的上升沿对齐的错误
如图2A(b)或图2B(b)所示，数据选通信号DQS和时钟CLK可以通过存储器系统100的写入均衡操作而对齐。然而，当数据选通信号DQS和时钟CLK严重失真时，如图2C(b)和图2D(b)所示，数据选通信号DQS和时钟CLK可能以一个时钟的误差对齐。
图3示出了根据本发明实施例的存储器系统，例如图1的存储器系统100的写入DQ训练操作。
在图3中，(a)示出了在写入DQ训练操作之前，在接收端一侧的数据DQ和数据选通信号DQS。在(a)中，“00”可以表示数据之前的被传输为“0”的信号，并且R可以表示应当与数据选通信号DQS的上升沿对齐的上升数据，并且F可以表示应当与数据选通信号DQS的下降沿对齐的下降数据。图3(a)示出了数据选通信号DQS的上升沿未与上升数据R的中心对齐，并且数据选通信号DQS的下降沿未与下降数据F的中心对齐。
在图3中，(b)示出了在写入DQ训练操作之后，在接收端一侧的数据DQ和数据选通信号DQS。图3(b)示出了数据选通信号DQS的上升沿与上升数据R的中心对齐，并且数据选通信号DQS的下降沿与下降数据F的中心对齐。在写入DQ训练操作期间，第二训练控制电路125可以控制数据延迟电路121来将数据DQ向左移位，并且可以将移位后的数据DQ传送到存储器160。此外，第二训练控制电路125可以执行从存储器160接收反馈数据FB_DQ并且检测数据选通信号DQS的左边缘的操作。第二训练控制电路125可以控制数据延迟电路121以将数据DQ向右移位，并且可以将移位后的数据DQ传送到存储器160。此外，第二训练控制电路125可以执行从存储器160接收反馈数据FB_DQ并且检测数据选通信号DQS的右边缘的操作。可以通过在检测到的左边缘和检测到的右边缘之间接收数据DQ的方式来调整数据延迟电路121的延迟值。
为了正常地执行写入DQ训练操作，可能必须执行正常写入均衡操作。当如图2A和2B所示正确地执行写入均衡操作时，存储器160可以识别到从时刻“301”开始接收到数据DQ并且正确地接收八个数据(包括四个上升数据R和四个下降数据F)。然而，当如图2C所示错误地执行了写入均衡操作时，存储器160可能识别到不是从时刻“301”而是从时刻“302”开始接收数据DQ，并且可能无法正确地接收八个数据。这是因为存储器160基于时钟CLK来确定输入数据DQ的时刻。当如图2D所示错误地执行了写入均衡操作时，存储器160可能识别到不是从时刻“301”而是从时刻“303”开始接收数据DQ，并且可能不能正确地接收八个数据。
当输入的八个数据包括诸如(1，1，1，1，0，0，0，0)的数据并且识别到从时刻301输入了数据DQ时，存储器160可以将数据DQ接受为(1，1，1，1，0，0，0，0)。然而，当识别到从时刻“302”输入了数据DQ时，存储器160可将数据DQ接收为(1，1，0，0，0，0，0，0)。当识别到从时刻“303”输入了数据DQ时，存储器160可将数据DQ接收为(0，0，1，1，1，1，0，0)。
简而言之，当未能正确地执行写入均衡操作时，存储器160可能会错误地识别输入数据DQ的时刻。因此，可能无法正确地执行写入DQ训练操作，并且写入DQ训练操作可能失败。
图4是描述根据本发明实施例的存储器系统，例如图1的存储器系统100的训练操作的流程图。当初始化存储器系统100时，可以执行以下训练操作。
参照图4，在步骤S410中可以首先执行写入均衡操作。通过与参照图2A、2B、2C和2D描述的方式相同的方式，可以由存储器控制器110和存储器160来执行写入均衡操作。通过写入均衡操作，在接收端，即在存储器160一侧，时钟CLK的上升沿和数据选通信号DQS的上升沿可以对齐。
在执行写入均衡操作之后的步骤S420中，可以执行写入DQ训练操作。通过与图3描述的方式相同的方式，可以由存储器控制器110和存储器160来执行写入DQ训练操作。通过写入DQ训练操作，在接收端，数据选通信号DQS的上升沿和下降沿可以与数据DQ的中心对齐。
在步骤S430中，可以检测在写入DQ训练操作中是否已经发生错误。当如图2A和2B所示来执行写入均衡操作时，写入DQ训练操作中可能不会发生错误。然而，当如图2C和2D所示来执行写入均衡操作时，写入DQ训练操作中可能存在错误。当写入DQ训练操作中不存在错误时(步骤S430为“否”)，训练操作可以结束。
当在写入DQ训练操作中发生错误时(步骤S430为“是”)，在步骤S440中可以以一个时钟来调整数据选通信号DQS的延迟值。当第二训练控制电路125激活错误信号ERR并且第一训练控制电路123响应于错误信号来将数据选通信号延迟电路115的延迟值增加或减少一个时钟时，可以调整数据选通信号DQS的延迟值。例如，数据选通信号延迟电路115的延迟值可以增加或减少一个时钟。当将数据选通信号延迟电路115的延迟值增加一个时钟之后再次发生错误时，可以将数据选通信号延迟电路115的延迟值减少一个时钟。
在调整了数据选通信号DQS的延迟值之后，可以再次执行步骤S410至S430的进程。
尽管未在图4中示出，但是可以在写入均衡操作和写入DQ训练操作之间执行与除写入操作以外的操作相关的训练操作，例如读取训练操作。
根据图4的训练操作，当在写入DQ训练操作期间发生错误时，由于在以一个时钟调整数据选通信号DQS的延迟值之后再次执行写入均衡操作和写入DQ训练操作，因此可以防止由于错误的写入均衡操作而在写入DQ训练操作中发生错误
根据本发明的实施例，可以减少存储器系统中的与写入操作相关的训练操作的错误。
尽管已经针对特定实施例描述了本发明，但是对于本领域技术人员而言显而易见的是，在不脱离所附权利要求书所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (18)

1.一种操作存储器系统的方法，包括：
执行对齐时钟和数据选通信号的第一训练操作；
执行对齐所述数据选通信号和数据的第二训练操作；
检测所述第二训练操作的错误；以及
响应于所述错误的检测，调整用于所述第一训练操作的数据选通信号的延迟值。
2.根据权利要求1所述的方法，进一步包括：
在调整所述数据选通信号的延迟值之后，再次执行所述第一训练操作和所述第二训练操作。
3.根据权利要求2所述的方法，其中调整所述数据选通信号的延迟值包括：
将所述数据选通信号的延迟值增加一个时钟。
4.根据权利要求2所述的方法，其中调整所述数据选通信号的延迟值包括：
将所述数据选通信号的延迟值减少一个时钟。
5.根据权利要求1所述的方法，其中执行所述第一训练操作包括：
由存储器控制器将所述时钟和所述数据选通信号传输至存储器；
由所述存储器与所述数据选通信号同步地对所述时钟进行采样以产生采样结果，并且将所述采样结果传输至所述存储器控制器；以及
由所述存储器控制器基于所述采样结果来调整所述数据选通信号的延迟值。
6.根据权利要求1所述的方法，其中执行所述第二训练操作包括：
由存储器控制器将所述数据选通信号和所述数据传输至存储器；
由所述存储器基于所述数据选通信号来接收数据；
由所述存储器将所接收的数据反馈给所述存储器控制器；以及
由所述存储器控制器基于所反馈的数据来调整所述数据的延迟值。
7.一种存储器控制器，包括：
时钟传输电路，传输时钟；
数据选通信号传输电路，传输数据选通信号；
数据选通信号延迟电路，将初始数据选通信号延迟第一延迟值以生成所述数据选通信号；
数据接收电路；
数据传输电路，传输数据；
数据延迟电路，将初始数据延迟第二延迟值以生成所述数据；
第一训练控制电路，在第一训练操作期间响应于由所述数据接收电路接收的信号来调整所述第一延迟值，以对齐所述时钟和所述数据选通信号；以及
第二训练控制电路，在第二训练操作期间响应于由所述数据接收电路接收的信号来调整所述第二延迟值，以对齐所述数据选通信号和所述数据，
其中当所述第二训练控制电路检测到所述第二训练操作的错误时，所述第二训练控制电路调整所述第一延迟值。
8.根据权利要求7所述的存储器控制器，其中在所述第一训练操作完成之后执行所述第二训练操作，并且
其中在响应于检测到所述第二训练操作的错误而调整所述第一延迟值之后，再次执行所述第一训练操作和所述第二训练操作。
9.根据权利要求8所述的存储器控制器，其中当检测到所述第二训练操作的错误时，将所述第一延迟值增加一个时钟。
10.根据权利要求8所述的存储器控制器，其中当检测到所述第二训练操作的错误时，将所述第一延迟值减少一个时钟。
11.一种存储器系统，包括：
存储器控制器；以及
存储器，
其中所述存储器控制器包括：
时钟传输电路，传输时钟；
数据选通信号传输电路，传输数据选通信号；
数据选通信号延迟电路，将初始数据选通信号延迟第一延迟值以生成所述数据选通信号；
第一数据接收电路；
第一数据传输电路，传输数据；
数据延迟电路，将初始数据延迟第二延迟值以生成所述数据；
第一训练控制电路，在第一训练操作期间响应于由所述第一数据接收电路接收的信号来调整所述第一延迟值，以对齐所述时钟和所述数据选通信号；以及
第二训练控制电路，在第二训练操作期间响应于由所述第一数据接收电路接收的信号来调整所述第二延迟值，以对齐所述数据选通信号和所述数据，以及
所述存储器包括：
时钟接收电路，接收所述时钟；
数据选通信号接收电路，接收所述数据选通信号；
时钟采样电路，在所述第一训练操作期间，与所述数据选通信号同步地对所述时钟进行采样以产生采样结果；
第二数据接收电路，基于由所述数据选通信号接收电路接收的所述数据选通信号来接收数据；
第二数据传输电路，在所述第一训练操作期间传输所述采样结果，并且在所述第二训练操作期间反馈由所述第二数据接收电路接收的数据，
其中当所述第二训练控制电路检测到所述第二训练操作的错误时，所述第二训练控制电路调整所述第一延迟值。
12.根据权利要求11所述的存储器系统，其中在所述第一训练操作完成之后执行所述第二训练操作，并且
其中在响应于检测到所述第二训练操作的错误而调整所述数据选通信号延迟电路的延迟值之后，再次执行所述第一训练操作和所述第二训练操作。
13.根据权利要求12所述的存储器系统，其中当检测到所述第二训练操作的错误时，将所述第一延迟值增加一个时钟。
14.根据权利要求12所述的存储器系统，其中当检测到所述第二训练操作的错误时，将所述第一延迟值减少一个时钟。
15.根据权利要求11所述的存储器系统，其中所述存储器进一步包括：
寄存器电路，在所述第二训练操作期间临时存储由所述第二数据接收电路接收的数据并且向所述第二数据传输电路提供所述数据。
16.一种存储器系统，包括：
存储器控制器，在第一训练操作期间，响应于采样结果来调整数据选通信号的第一延迟值以对齐时钟和数据选通信号，在所述第一训练操作之后执行的第二训练操作期间，响应于反馈数据来调整数据的第二延迟值以对齐所述数据选通信号和所述数据，并且当检测到所述第二训练操作的错误时，调整所述第一延迟值，然后再次执行所述第一训练操作和所述第二训练操作；以及
存储器，在所述第一训练操作期间，基于从所述存储器控制器接收的所述数据选通信号对从所述存储器控制器接收的所述时钟进行采样以产生所述采样结果，并且将所述采样结果传输至所述存储器控制器；在所述第二训练操作期间，基于从所述存储器控制器接收的所述数据选通信号来从所述存储器控制器接收数据，并且将所接收的数据作为反馈数据传输到所述存储器控制器。
17.根据权利要求16所述的存储器系统，其中当检测到所述第二训练操作的错误时，所述存储器控制器将所述第一延迟值增加一个时钟。
18.根据权利要求16所述的存储器系统，其中当检测到所述第二训练操作的错误时，所述存储器控制器将所述第一延迟值减少一个时钟。
CN201911111996.2A 2018-12-20 2019-11-14 存储器系统、存储器系统的操作方法和存储器控制器 Active CN111354390B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180166244A KR20200077077A (ko) 2018-12-20 2018-12-20 메모리 시스템, 메모리 시스템의 동작 방법 및 메모리 콘트롤러
KR10-2018-0166244 2018-12-20

Publications (2)

Publication Number Publication Date
CN111354390A CN111354390A (zh) 2020-06-30
CN111354390B true CN111354390B (zh) 2023-08-15

Family

ID=71097668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911111996.2A Active CN111354390B (zh) 2018-12-20 2019-11-14 存储器系统、存储器系统的操作方法和存储器控制器

Country Status (3)

Country Link
US (2) US11307926B2 (zh)
KR (1) KR20200077077A (zh)
CN (1) CN111354390B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923166B2 (en) * 2018-02-27 2021-02-16 SK Hynix Inc. Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices
US11232820B2 (en) 2018-02-27 2022-01-25 SK Hynix Inc. Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices
CN113064844B (zh) * 2021-04-27 2022-10-28 长江存储科技有限责任公司 存储器写入的训练方法和系统
US20230032415A1 (en) * 2021-07-28 2023-02-02 Samsung Electronics Co., Ltd. Semiconductor device and memory system including the same
US11736098B2 (en) 2021-12-03 2023-08-22 Samsung Electronics Co., Ltd. Memory package, semiconductor device, and storage device
CN116486852B (zh) * 2022-01-14 2024-06-28 长鑫存储技术有限公司 一种时钟电路、时钟对齐系统和时钟对齐方法
CN115206407A (zh) * 2022-07-28 2022-10-18 长鑫存储技术有限公司 脉冲产生器、错误检查与清除电路和存储器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
CN101171788A (zh) * 2005-05-06 2008-04-30 英特尔公司 调节选通信号与数据信号之间的定时
CN101465154A (zh) * 2007-12-21 2009-06-24 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
CN101536313A (zh) * 2006-11-06 2009-09-16 阿尔特拉公司 用于在fpga上的ddr3应用的读取对准实现
CN102479544A (zh) * 2010-11-30 2012-05-30 海力士半导体有限公司 半导体存储器件和包括它的半导体存储系统
CN104335197A (zh) * 2012-05-22 2015-02-04 超威半导体公司 用于存储器访问延迟训练的方法和装置
US9058898B1 (en) * 2014-04-21 2015-06-16 Global Unichip Corp. Apparatus for reducing read latency by adjusting clock and read control signals timings to a memory device
CN105706069A (zh) * 2013-09-04 2016-06-22 英特尔公司 用于未匹配信号接收器的周期训练
CN107436731A (zh) * 2016-05-25 2017-12-05 联发科技股份有限公司 存储器模块、存储器控制器及相应的控制方法
US9886987B1 (en) * 2014-12-30 2018-02-06 Cadence Design System, Inc. System and method for data-mask training in non-provisioned random access memory
CN108694974A (zh) * 2017-03-31 2018-10-23 瑞萨电子株式会社 半导体装置和时序校准方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
TWI493566B (zh) * 2012-10-15 2015-07-21 Via Tech Inc 資料儲存裝置、儲存媒體控制器與控制方法
US9619409B2 (en) * 2013-01-08 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Data sampling alignment method for memory inferface
US9478268B2 (en) * 2014-06-12 2016-10-25 Qualcomm Incorporated Distributed clock synchronization

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
CN101171788A (zh) * 2005-05-06 2008-04-30 英特尔公司 调节选通信号与数据信号之间的定时
CN101536313A (zh) * 2006-11-06 2009-09-16 阿尔特拉公司 用于在fpga上的ddr3应用的读取对准实现
CN101465154A (zh) * 2007-12-21 2009-06-24 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
CN104134454A (zh) * 2007-12-21 2014-11-05 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
CN102479544A (zh) * 2010-11-30 2012-05-30 海力士半导体有限公司 半导体存储器件和包括它的半导体存储系统
CN104335197A (zh) * 2012-05-22 2015-02-04 超威半导体公司 用于存储器访问延迟训练的方法和装置
CN105706069A (zh) * 2013-09-04 2016-06-22 英特尔公司 用于未匹配信号接收器的周期训练
US9058898B1 (en) * 2014-04-21 2015-06-16 Global Unichip Corp. Apparatus for reducing read latency by adjusting clock and read control signals timings to a memory device
US9886987B1 (en) * 2014-12-30 2018-02-06 Cadence Design System, Inc. System and method for data-mask training in non-provisioned random access memory
CN107436731A (zh) * 2016-05-25 2017-12-05 联发科技股份有限公司 存储器模块、存储器控制器及相应的控制方法
CN108694974A (zh) * 2017-03-31 2018-10-23 瑞萨电子株式会社 半导体装置和时序校准方法

Also Published As

Publication number Publication date
KR20200077077A (ko) 2020-06-30
US11550653B2 (en) 2023-01-10
US11307926B2 (en) 2022-04-19
US20220188183A1 (en) 2022-06-16
US20200201705A1 (en) 2020-06-25
CN111354390A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
CN111354390B (zh) 存储器系统、存储器系统的操作方法和存储器控制器
US8159887B2 (en) Clock synchronization in a memory system
EP0688447B1 (en) De-skewer for serial data bus
US7307461B2 (en) System and method for adaptive duty cycle optimization
US8644085B2 (en) Duty cycle distortion correction
KR100915387B1 (ko) 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치
EP2384474B1 (en) Active calibration for high-speed memory devices
US7259606B2 (en) Data sampling clock edge placement training for high speed GPU-memory interface
US8582391B2 (en) Adjusting clock error across a circuit interface
US8286024B2 (en) Memory device, host device, and sampling clock adjusting method
US20100310029A1 (en) Semiconductor memory apparatus and method for operating the same
KR20110130887A (ko) 반도체 메모리 장치 및 그 동작 방법
EP2127187B1 (en) Bias and random delay cancellation
US6947334B2 (en) Semiconductor memory device capable of calibrating data setup time and method for driving the same
EP0953982B1 (en) Input circuit
US6859068B1 (en) Self-correcting I/O interface driver scheme for memory interface
US10637638B2 (en) Semiconductor apparatus for transmitting and receiving a signal in synchronization with a clock signal
CN113204504A (zh) 串行数据处理装置与数据偏移修正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant