CN111342662A - 电源转换器及其输出电压产生方法和次级侧控制器 - Google Patents

电源转换器及其输出电压产生方法和次级侧控制器 Download PDF

Info

Publication number
CN111342662A
CN111342662A CN201911065955.4A CN201911065955A CN111342662A CN 111342662 A CN111342662 A CN 111342662A CN 201911065955 A CN201911065955 A CN 201911065955A CN 111342662 A CN111342662 A CN 111342662A
Authority
CN
China
Prior art keywords
gate
boost
voltage
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911065955.4A
Other languages
English (en)
Other versions
CN111342662B (zh
Inventor
傅健铭
王周升
陶志波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN111342662A publication Critical patent/CN111342662A/zh
Application granted granted Critical
Publication of CN111342662B publication Critical patent/CN111342662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种电源转换器及其输出电压产生方法和次级侧控制器。示例性实施方案中的至少一些是操作电源转换器以产生输出电压的方法，包括：将能量存储在布置成用于反激操作的主变压器的场中，存储在初级开关导通并且电流流过变压器的初级绕组的时间段期间进行；以及然后将能量从主变压器的场传输到在电源转换器的次级侧上的输出电压；在初级开关不导通的时间段期间激活电源转换器的次级侧上的次级整流器SR开关，激活通过以下方式进行：如果输出电压高于第一阈值，那么在不升压的情况下驱动SR开关的栅极；以及如果输出电压低于第一阈值，那么在升压的情况下驱动SR开关的栅极。

Description

电源转换器及其输出电压产生方法和次级侧控制器
技术领域
本申请涉及开关电源转换器技术领域，并且具体地涉及一种电源转换器及其输出电压产生方法和次级侧控制器。
背景技术
开关电源转换器将输入电压转换为输出电压。在一些情况下，输出电压能够基于耦接到电源转换器的设备的类型和能力(例如，实现通用串行总线(USB)3.0的系统)进行选择。当开关电源转换器实现呈场效应晶体管(FET)的形式的同步整流器时，低输出电压可能使次级侧控制器难以完全地将FET导通。
发明内容
本发明公开了开关电源转换器，以及同步整流器栅极电压升压的方法和系统。第一示例性实施方案是操作电源转换器以产生输出电压的方法，包括：将能量存储在布置成用于反激操作的主变压器的场中，该存储在初级开关导通并且电流流过主变压器的初级绕组的时间段期间进行；以及然后将能量从主变压器的场传输到在电源转换器的次级侧上的输出电压；在初级开关不导通的时间段期间激活电源转换器的次级侧上的次级整流器(SR)开关。激活次级整流器可以通过以下方式进行：如果输出电压高于第一阈值，那么在不升压的情况下驱动SR开关的栅极；以及如果输出电压低于第一阈值，那么在升压的情况下驱动SR开关的栅极。
在示例中，在升压的情况下驱动SR开关还可以包括：将电压驱动到SR开关的栅极和升压电容器，该升压电容器具有耦接到栅极的第一引线和接地的第二引线；以及然后使SR开关的栅极浮动并将升压电容器的第二引线耦接到升压电压。该示例性方法还可以包括将栅极的电压钳位在预限定的钳位电压处。该示例性方法还可以包括：在使SR开关的栅极浮动之后：将SR开关的栅极上的电压与预限定的钳位电压进行比较；以及当栅极的电压满足或超过预限定的钳位电压时，使升压电容器的第二引线浮动。
在该示例性方法中，在不升压的情况下驱动SR开关的栅极还可以包括从包括以下项的组选择的至少一项：使升压电容器耦接在SR开关的栅极与接地之间；以及使耦接到SR开关的栅极的升压电容器浮动。
另一个示例性实施方案是电源转换器，该电源转换器包括初级侧和次级侧。初级侧可以包括：主变压器的初级绕组；以及初级场效应晶体管(FET)，该初级FET耦接到初级绕组，该初级FET具有栅极。次级侧可以包括：主变压器的次级绕组；次级整流器(SR)FET，该SRFET耦接到次级绕组，并且该SR FET限定栅极；以及次级侧控制器(其可以限定栅极端子、绕组感测端子、电压感测端子和电容端子，栅极端子耦接到SR FET的栅极，绕组感测端子耦接到在次级绕组与SR FET之间的节点，并且电压感测端子耦接到电源转换器的输出电压)；以及电容器，该电容器限定耦接到栅极端子的第一引线和耦接到电容端子的第二引线。次级侧控制器可以被配置为：在初级FET导通的时间段期间使SR FET不导通；并且在初级FET不导通的时间段期间使SR FET导通。在使SR FET导通时，次级侧控制器可以被配置为：如果输出电压高于第一阈值，那么在不升压的情况下驱动SR FET的栅极；并且如果输出电压低于第一阈值，那么在升压的情况下驱动SR FET的栅极。
在示例性电源转换器中，当次级侧控制器在升压的情况下驱动SR FET的栅极时，次级侧控制器可以被配置为：将电压驱动到SR FET的栅极，同时使电容器的第二引线接地；以及然后使SR FET的栅极浮动并将电容器的第二引线耦接到升压电压。次级侧控制器可以进一步被配置为在SR FET的栅极浮动之后，将SR FET的栅极钳位在预限定的钳位电压处。次级侧控制器可以进一步被配置为在SR FET的栅极浮动之后：将SR FET的栅极上的电压与预限定的钳位电压进行比较；并且当SR FET的栅极上的电压满足或超过预限定的钳位电压时，使电容器的第二引线浮动。
在示例性电源转换器中，当次级侧控制器在不升压的情况下驱动SR FET的栅极时，次级侧控制器可以进一步被配置为从包括以下项的组选择的至少一项：使电容器的第二引线接地；以及使电容器的第二引线浮动。
在示例性电源转换器中，次级侧控制器还可以包括：升压比较器，该升压比较器限定第一输入、第二输入和升压使能输出，第一输入耦接到电压感测端子，并且第二输入耦接到参考电压；升压逻辑，该升压逻辑限定升压使能输入、栅极输入和升压输出，升压使能输入耦接到升压比较器的升压使能输出，并且升压输出耦接到电容端子；以及栅极驱动器逻辑，该栅极驱动器逻辑限定升压使能输入、栅极输入和栅极输出，栅极驱动器逻辑的升压使能输入耦接到升压比较器的升压使能输出，并且栅极输出耦接到栅极端子。升压逻辑可以被配置为在升压使能输出解除生效的时间段期间，使电容器的第二引线接地或浮动。栅极驱动器逻辑可以被配置为在升压使能输出解除生效的时间段期间驱动SR FET的栅极以匹配栅极输入。
栅极驱动器逻辑可以进一步被配置为在升压使能输出生效且栅极输入生效的时间段期间：响应于栅极输入的生效，将电压驱动到SR FET的栅极；以及然后使SR FET的栅极浮动。升压逻辑可以进一步被配置为在升压使能输出生效且栅极信号生效的时间段期间：响应于栅极输入的生效，使电容器的第二引线接地；并且当SR FET的栅极浮动时，将升压电压驱动到电容器的第二引线。
次级侧控制器还可以包括钳位比较器，该钳位比较器限定第一输入、第二输入和钳位输出，钳位比较器的第一输入耦接到栅极端子，并且钳位比较器的第二输入耦接到钳位电压。升压逻辑还可以包括耦接到钳位输出的钳位输入。而且，升压逻辑可以进一步被配置为在升压使能输出生效且SR FET的栅极被驱动为高的时间段期间，当钳位输出生效时，使电容器的第二引线浮动。
另一个示例性实施方案是用于电源转换器的次级侧控制器，该次级侧控制器包括栅极端子、绕组感测端子、电压感测端子和电容端子。次级侧控制器可以被配置为通过绕组感测端子感测初级绕组的状态，并且作出响应：如果电压感测端子上的电压高于第一阈值，那么在不升压的情况下驱动栅极端子；并且如果电压感测端子上的电压低于第一阈值，那么在升压的情况下驱动栅极端子。
在示例性次级侧控制器中，当次级侧控制器在升压的情况下驱动栅极端子时，次级侧控制器可以被配置为：将电压驱动到栅极端子，同时使电容端子接地；以及然后使栅极端子浮动并将电容端子耦接到升压电压。次级侧控制器可以进一步被配置为在使栅极端子浮动之后将栅极端子钳位在预限定的钳位电压处。示例性次级侧控制器可以进一步被配置为在栅极端子浮动之后：将栅极端子上的电压与预限定的钳位电压进行比较；并且当栅极上的电压满足或超过预限定的钳位电压时，使电容端子浮动。
示例性次级侧控制器还可以包括：升压比较器，该升压比较器限定第一输入、第二输入和升压使能输出，第一输入耦接到电压感测端子，并且第二输入耦接到参考电压；升压逻辑，该升压逻辑限定升压使能输入、栅极输入和升压输出，升压使能输入耦接到升压比较器的升压使能输出，并且升压输出耦接到电容端子；以及栅极驱动器逻辑，该栅极驱动器逻辑限定升压使能输入、栅极输入和栅极输出，栅极驱动器逻辑的升压使能输入耦接到升压比较器的升压使能输出，并且栅极输出耦接到栅极端子。升压逻辑可以被配置为在升压使能输出解除生效的时间段期间，使电容端子接地或浮动。栅极驱动器逻辑可以被配置为在升压使能输出解除生效的时间段期间驱动栅极端子以匹配栅极驱动器逻辑的栅极输入。栅极驱动器逻辑可以进一步被配置为在升压使能输出生效且栅极驱动器逻辑的栅极输入生效的时间段期间：响应于栅极驱动器逻辑的栅极输入的生效，将电压驱动到栅极端子；以及然后使栅极端子浮动。升压逻辑可以进一步被配置为在升压使能输出生效且栅极信号生效的时间段期间：响应于升压逻辑的栅极输入的生效，使电容端子接地；并且当栅极端子浮动时，将升压电压驱动到电容端子。
次级侧控制器还可以包括：钳位比较器，该钳位比较器限定第一输入、第二输入和钳位输出，钳位比较器的第一输入耦接到栅极端子，并且钳位比较器的第二输入耦接到钳位电压。升压逻辑还可以包括耦接到钳位输出的钳位输入。升压逻辑可以进一步被配置为在升压使能输出生效且栅极信号生效的时间段期间，当钳位输出生效时，使电容端子浮动。
附图说明
为了详细描述示例性实施方案，现在将参照附图，在附图中：
图1示出了根据至少一些实施方案的开关电源转换器的示意图；
图2示出了根据至少一些实施方案的开关电源转换器的示意图；
图3示出了根据至少一些实施方案的概念电路图；
图4示出了根据至少一些实施方案的次级侧控制器的电框图；
图5示出了根据至少一些实施方案的时序图；并且
图6示出了根据至少一些实施方案的方法。
具体实施方式
定义
各种术语用来指特定系统部件。不同公司可用不同名称来指一种部件–本文献并非意于在名称不同而功能相同的部件之间作出区分。在下面的讨论中以及在权利要求书中，术语“包括”和“包含”以开放形式使用，并且因此，这些术语应被解释成意指“包括但不限于…”。另外，术语“耦合”或“耦接”旨在意指间接连接或直接连接。因此，如果第一设备耦接到第二设备，则该连接可通过直接连接或通过经由其他器件和连接的间接连接进行。
就电气设备而言，术语“输入”和“输出”是指与电气设备的电连接，并且不应被视为需要动作的动词。例如，控制器可具有栅极输出和一个或多个感测输入。
“控制器”应指单独的电路部件、专用集成电路(ASIC)、具有控制软件的微控制器、数字信号处理器(DSP)、具有控制软件的处理器、现场可编程门阵列(FPGA)、或它们的组合，其被配置为读取输入并响应于输入而驱动输出。
以下讨论涉及本发明的各种实施方案。虽然这些实施方案中的一个或多个实施方案可能是优选的，但所公开的实施方案不应解释为或以其他方式用来限制包括权利要求书在内的本公开的范围。另外，本领域技术人员应当理解，以下描述具有广泛应用，并且对任何实施方案的讨论仅意指该实施方案的示例，而并非旨在表示包括权利要求书在内的本公开的范围限于该实施方案。
各种示例性实施方案实现用于同步整流器的栅极电压升压。更具体地，示例性实施方案涉及具有次级侧控制器的电源转换器，该次级侧控制器选择性地实现用于电源转换器的次级侧上的同步整流器(SR)场效应晶体管(FET)的栅极电压升压。更具体地，示例性实施方案涉及电源转换器和次级侧控制器，如果电源转换器的输出电压高于第一阈值，那么电源转换器和次级侧控制器在不升压的情况下驱动SR FET的栅极，并且如果输出电压低于第一阈值，那么电源转换器和次级侧控制器在升压的情况下驱动SR FET的栅极。说明书首先转向示例性开关电源转换器以对读者起指导作用。
图1示出了根据至少一些实施方案的开关电源转换器100(在下文中仅被称为“电源转换器100”)的示意图。具体地，电源转换器100包括通过主变压器106与次级侧104流电隔离的初级侧102。直流(DC)输入电压VDC被供应给电源转换器100。电源转换器产生提供给负载的DC输出电压V输出(VOUT)(负载例示性地示为负载电阻器RL)。初级侧102包括主变压器106的初级绕组108，其中初级绕组108的第一引线或连接件耦接到供电电压VDC的正侧。初级绕组108的第二引线或第二连接件耦接主FET 110。具体地，主FET 110限定漏极112、栅极114和源极116。漏极112耦接到初级绕组108的第二连接件。源极116耦接到示例性感测电阻器118，并且感测电阻器118的第二侧耦接到接地。电流感测节点134限定在源极116与电阻器118之间。栅极114耦接到初级侧控制器(在图1中未示出)。
在次级侧104上，示例性电源转换器100包括主变压器106的次级绕组120。次级绕组120的第一引线或连接件耦接到输出电压VOUT的正端子，并且第二引线或连接件耦接到次级或同步整流器(SR)FET 122。SR FET 122限定漏极124、栅极126和源极128。漏极124耦接到次级绕组120的第二连接件，其被示例性地标记为节点132。源极在次级侧104上耦接到接地或公共端。栅极耦接到次级侧控制器(在图1中未示出)。SR FET 122可以包括在漏极124与源极128之间的体二极管136。次级侧104还包括平滑电容器130，该平滑滤波电容器耦接在输出电压VOUT的正端子与输出电压VOUT的负端子(即，次级侧104上的接地或公共端)之间。
示例性电源转换器100通过使主FET 110导通并然后使其不导通来跨主变压器106传输能量以进行工作。也就是说，当主FET 110导通时，电流从电压源VDC流动通过初级绕组108、通过主FET 110并且通过感测电阻器118到接地。当主FET 110导通时，电源转换器100正在将电荷存储在主变压器106的场中。一旦电流达到预确定的值(在下文中被称为“峰值电流”)，就使主FET 110不导通。可以在初级侧102上实现附加的钳位电路，但是没有示出该附加的钳位电路，以免附图过度复杂。
在主FET 110正在导通时的时间段期间，电压在具有极性的次级绕组120上感生，如图1中的同名端所示。极性倾向于反转SR FET 122的偏置体二极管136。在主FET 110正在导通的时间段期间，SR FET 122处于不导通状态，并且没有电流流过次级绕组120。因此，在主FET 110正在导通时的时间段期间，能量存储在主变压器106的场中。一旦使主FET 110不导通，次级绕组上感生的电压就会反转，使次级FET 122导通，并且塌缩场通过向负载RL供电并将电荷存储在电容器130中的次级绕组120产生电流流动。也就是说，一旦主FET 110变为不导通，能量就从主变压器106的场传输到输出电压VOUT。因此，所示的示例性电源转换器100被布置成用于反激操作。
图2示出了根据至少一些实施方案的电源转换器。具体地，图2示出了如图1所示的电源转换器100的所有部件，并且还包括初级侧控制器200和次级侧控制器204。初级侧控制器200限定栅极输出220和电压感测输入222。还将存在附加的端子(例如，接地端子、电压反馈端子)，但是没有示出那些附加的端子，以免附图过度复杂。栅极输出220耦接到主FET110的栅极114。电压感测输入222耦接到输入电压VDC。
次级侧控制器204限定栅极端子206、绕组感测端子208、电压感测端子210和电容端子212。还将存在附加的端子(例如，接地端子、电源端子)，但是没有示出那些附加的端子，以免附图过度复杂。在示例性系统中，升压电容器214耦接在栅极端子206与电容端子212之间。更具体地，升压电容器214限定耦接到栅极端子206的第一引线216和耦接到电容端子212的第二引线218。栅极端子206耦接到SR FET 122的栅极。次级侧控制器204通过适当地将栅极信号驱动到SR FET 122的栅极126来使SR FET 122导通和不导通。绕组感测端子208耦接到节点132。电压感测端子210耦接到输出电压VOUT。如图所示，次级侧控制器204直接地耦接到输出电压VOUT以用于感测目的，但是也设想了通过分压器电路耦接以减小电压(如果需要)。现在讨论转向电源转换器100的次级侧104的操作的更详细的描述。
仍然参考图2，初级侧102通过使主FET 110导通而在主变压器106的场中存储能量，如上面所讨论。在能量存储在场中的时间段期间，SR FET 122不导通，并且次级绕组120上的电压反向偏置SR FET 122的体二极管136。因此，在能量存储模式期间没有电流在次级绕组120中流动。次级侧控制器通过使用绕组感测端子208感测节点132处的电压来感测到SR FET 122被反向偏置。当SR FET 122被反向偏置时，次级侧控制器204不使SR FET 122导通。
然而，一旦使主FET 110不导通，次级绕组110上的电压的极性反转，这将体二极管136正向偏置，并且因此电流可以从次级绕组120流动到输出电压VOUT。在一些情况下，在使SR FET 122导通之前，次级侧控制器204等待，直到电流开始在体二极管136中流动。例如，次级侧控制器204可以感测节点132处的极性反转，以及然后在驱动SR FET 122的栅极126以使SR FET 122导通之前感测到节点电压稳定在二极管电压降的值处。在其他情况下，次级侧控制器204可以恰好在极性反转发生时主动地驱动SR FET 122的栅极126(例如，尝试实现SR FET 122的零伏开关)。
根据示例性实施方案，次级侧控制器204可以在不升压或不升压的情况下驱动SRFET 122的栅极126，这取决于输出电压VOUT(由电压感测端子210感测)是高于还是低于预确定的阈值。在示例性情况下，当输出电压VOUT处于或高于预确定的阈值(例如，5伏)时，次级控制器204在不升压的情况下驱动SR FET 122的栅极126。也就是说，在示例性系统中，当输出电压VOUT高于预确定的阈值时，次级侧控制器204可以产生足够的栅极电压以将SR FET122驱动到饱和。相反，当输出电压VOUT低于预确定的阈值(例如，在5伏与3.3伏之间，或处于3.3伏)时，次级侧控制器204可能无法将SR FET 122的栅极126驱动到饱和。因此，当输出电压VOUT低于预确定的阈值时，次级侧控制器204在升压的情况下驱动SR FET 122的栅极。
图3示出了根据至少一些实施方案的概念电路图。具体地，图3示出了次级侧104以及次级侧控制器204。次级侧控制器204被示出为具有栅极端子206、电容端子212和电压感测端子210，它们全都如关于图2讨论的那样连接。在内部，示例性次级侧控制器204示出了两个概念开关300和302，每个概念开关是单刀三掷开关。需注意，次级侧控制器204不实现如图所示的机械开关；相反，开关300和302被呈现为工具以帮助解释示例性次级侧控制器204关于在升压和不升压的情况下驱动SR FET 122的栅极126的操作。
概念开关300耦接到栅极端子206，并且具有三个示例性位置。第一位置将栅极端子206耦接到内部供电电压VDD。中间或第二位置未连接，并且因此当开关300处于第二位置时，栅极端子206电浮动。第三位置将栅极端子206耦接到接地。类似地，例如开关302，示例性开关302耦接到电容端子212，并且具有三个示例性位置。第一位置将电容端子212耦接到内部供电电压VDD。中间或第二位置未连接，并且因此当开关302处于第二位置时，电容端子212电浮动。第三位置将电容端子212耦接到接地。概念开关300和302根据SR FET 122的状态和输出电压VOUT而采取各种位置，如下面更详细地讨论的。最后，在图3的示例中，次级侧控制器204具有升压比较器304，该升压比较器限定第一输入306、第二输入308和升压使能输出310。第一输入306耦接到电压感测端子210，并且第二输入308耦接到参考电压。升压使能输出310在图3的概念电路图中被示出为未耦接的，但是将在下面更详细地讨论。
在示例性系统中，升压比较器304将通过电压感测端子210感测的输出电压VOUT与参考电压(例如，5伏)进行比较。当输出电压VOUT处于或高于参考电压时，使升压使能输出310解除生效。当输出电压VOUT低于参考电压时，使升压使能输出310生效。
首先考虑其中输出电压VOUT高于参考电压的情况。在该模式中，次级侧控制器204在不升压的情况下驱动SR FET 122的栅极126。例如，在初级侧102(图1)在主变压器106(图1)的场中存储电荷的时间段期间，概念开关300使栅极端子206接地以及因此使SR FET 122的栅极126接地，并且概念开关302使电容端子212接地或使电容端子212浮动。当完成能量存储并开始从场传输能量时，通过将内部供电电压VDD耦接到栅极端子206以及因此SR FET122的栅极126的概念开关300使SR FET 122导通，并且一旦场完全地塌缩，就会通过再次将栅极端子206耦接到接地的概念开关300使SR FET 122不导通。由于在该示例中输出电压VOUT高于参考电压，并且使升压使能输出310解除生效，因此概念开关302在使SR FET 122导通并然后不导通的整个循环期间使电容端子212接地或电浮动。在任一情况下，电容器214不促成驱动到栅极126的电压。也就是说，当升压使能输出310解除生效时，在不升压的情况下驱动SR FET 122的栅极126。
现在考虑其中输出电压VOUT低于参考电压(例如，输出电压VOUT是3.3伏)的情况。在该模式中，次级侧控制器204在升压的情况下驱动SR FET 122的栅极126。例如，在初级侧102(图1)在主变压器106(图1)的场中存储电荷的时间段期间，概念开关300使栅极端子206接地以及因此使SR FET 122的栅极126接地，并且概念开关302使电容端子212接地。当完成能量存储并开始从场传输能量时，初始通过将内部供电电压VDD耦接到栅极端子206以及因此SR FET 122的栅极126的概念开关300使SR FET 122导通。耦接内部供电电压VDD不仅将栅极126电压驱动为高，而且还对电容器214进行充电。在可预确定或测量的一定量的时间之后，栅极端子206上的电压以及因此跨电容器214的电压达到或渐近地接近内部供电电压VDD。同时地，概念开关300通过移动到示例性中间位置来使栅极端子206浮动，并且概念开关302将电容端子212(以及因此电容器214的第二引线218)耦接到内部供电电压VDD。电容器214上的电压具有将栅极126上的电压驱动为与电容器214上的电压和内部供电电压VDD的总和一样高的能力。在SR FET 122导通的整个时间期间，示例性系统可以保持栅极端子206浮动且电容端子212耦接到升压电压。当次级侧控制器204确定SR FET 122应当是不导通的时，概念开关300使栅极端子206接地，并且概念开关302使电容端子212接地或浮动，并且循环可以在下一能量存储循环之后再次开始。
在一些情况下，当电容端子212耦接到升压电压时栅极126可驱动到的电压可以大于SR FET 122的栅极126的击穿电压。因此，在一些情况下，示例性系统将栅极电压钳位在预限定的钳位电压处。更具体地，示例性系统包括钳位比较器312，该钳位比较器限定第一输入314、第二输入316和钳位使能输出318，第一输入314耦接到栅极端子206，并且第二输入316耦接到钳位参考电压。钳位使能输出318在图3的概念电路图中被示出为未耦接的，但是将在下面更详细地讨论。在对栅极电压进行钳位的实施方案中，在概念开关300使栅极端子206浮动且概念开关302将升压电压耦接到电容端子212之后，钳位比较器312将栅极端子206(以及因此栅极126)上的电压与预限定的钳位电压进行比较。当栅极端子206上的电压满足或超过第二输入316上的钳位参考电压时，使钳位使能输出318生效。响应于钳位使能输出318的生效，概念开关302使电容端子212浮动，从而停止将电压驱动到栅极126，并且因此将栅极126钳位在预限定的钳位电压处(依赖于栅极126的寄生电容)。
图4示出了根据至少一些实施方案的次级侧控制器的电框图。具体地，图4的示例性次级侧控制器204示出了栅极端子206、绕组感测端子208、电压感测端子210和电容端子212。在示例性次级侧控制器204内，限定绕组感测电路400、栅极驱动器逻辑402、升压逻辑404和稳压器406。图4进一步示出了如关于图3讨论的钳位比较器312和升压比较器304。绕组感测电路400限定感测输入408和栅极输出410。绕组感测电路400被设计和构造成感测在节点132(图2)处的电压，并且在SR FET 122(图3)将导通的时间段期间使栅极输出上的驱动器信号生效。稳压器406将接收在电压感测端子(或不同的端子)上的输出电压VOUT调节为内部供电电压VDD。稳压器406可以采取任何合适的形式，诸如线性调节器或低压差(LDO)调节器。在示例性系统中，当输出电压VOUT为5伏或更高时，内部供电电压VDD为5伏。当输出电压VOUT在3.3伏与5伏之间时，内部供电电压VDD也是如此。
栅极驱动器逻辑402限定升压使能输入412、栅极输入414、钳位输入416和栅极输出418。升压使能输入412耦接到升压比较器304的升压使能输出310。栅极输入414耦接到绕组感测电路400的栅极输出410上的驱动器信号。钳位输入416耦接到钳位比较器312的钳位使能输出318。栅极输出418耦接到栅极端子206。栅极驱动器逻辑402被设计和构造成在升压使能输出310解除生效的时间段期间驱动SR FET的栅极输出418以匹配栅极输入414。栅极驱动器逻辑402进一步被设计和构造成在升压使能输出310生效且栅极信号生效的时间段期间：响应于栅极输入414的生效，将电压驱动到栅极输出418；以及然后使SR FET 122(图3)的栅极输出418浮动(并且因此使栅极126(图3)浮动)。
在示例性系统中，栅极驱动器逻辑402包括以推挽式配置布置的第一FET 420和第二FET 422，其中栅极输出418耦接在FET 420和422之间。FET 420的漏极424耦接到内部供电电压VDD，并且FET 422的源极426耦接到接地428。FET 420进一步限定耦接到驱动器432的栅极430，并且FET 422进一步限定耦接到驱动器432的栅极434。FET 420和422可以因此实现概念开关300(图3)的操作。也就是说，当FET 420的栅极430被驱动为高并因此FET 420导通时，以及当FET 422的栅极434被驱动为低并因此FET 422不导通时，内部供电电压VDD耦接到栅极端子206。相反地，当FET 420的栅极430被驱动为低并且因此FET 420不导通时，以及当FET 422的栅极434被驱动为高并且因此FET 422导通时，栅极端子206被耦接到接地。当FET 420的栅极430被驱动为低并且因此FET 420不导通时，以及当FET 422的栅极434被驱动为低并且因此FET 422不导通时，使栅极端子206被电浮动。
升压逻辑404限定升压使能输入440、栅极输入442、钳位输入444和升压输出446。升压使能输入440耦接到升压比较器304的升压使能输出310。栅极输入442耦接到绕组感测电路400的栅极输出410上的驱动器信号。钳位输入444耦接到钳位比较器312的钳位使能输出318。升压输出446耦接到电容端子212。升压逻辑404被设计和构造成在升压使能输出310解除生效的时间段期间，使升压输出446(以及因此电容端子212)接地或浮动。升压逻辑404进一步被设计和构造成在升压使能输出310生效且栅极信号生效的时间段期间：响应于栅极输入442的生效，使升压输出446接地；并且当SR FET 122(图3)的栅极126(图3)浮动时，将升压电压(例如，内部供电电压VDD)驱动到升压输出446。
在示例性系统中，升压逻辑404包括以推挽式配置布置的第一FET 448和第二FET450，其中升压输出446耦接在FET 448和450之间。FET 448的漏极452耦接到内部供电电压VDD，并且FET 450的源极454耦接到接地428。FET 448进一步限定耦接到驱动器460的栅极458，并且FET 450进一步限定耦接到驱动器460的栅极462。FET 448和450可以因此实现概念开关302(图3)的操作。也就是说，当FET 448的栅极458被驱动为高并且因此FET 448导通时，以及当FET 450的栅极462被驱动为低并且因此FET 450不导通时，内部供电电压VDD耦接到电容端子212。相反地，当FET 448的栅极458被驱动为低并且因此FET 448不导通时，以及当FET 450的栅极462被驱动为高并且因此FET 450导通时，电容端子212耦接到接地。当FET448的栅极458被驱动为低并且因此FET 448不导通时，以及当FET 450的栅极462被驱动为低并且因此FET 450不导通时，使电容端子212电浮动。
示例性次级侧控制器204还可以在升压模式期间实现栅极电压的钳位。也就是说，在驱动SR FET的栅极的升压部分期间，使栅极端子206浮动，并且电容端子212耦接到升压电压(例如，内部供电电压VDD)。为了实现钳位，升压逻辑404进一步被设计和构造成在升压使能输出310生效的时间段期间，当钳位使能输出318生效时，使电容端子212(例如，电容器的第二引线)浮动，从而指示栅极电压已达到预限定的钳位电压。
图5示出了根据至少一些实施方案的时序图。具体地，图5示出了在对应时间轴上绘制的若干信号(返回参考图4)，包括：内部栅极信号500(在栅极输出410上、生效为高)；栅极拉高信号502(在FET 420的栅极430上的信号)；栅极拉低信号504(在FET 422的栅极434上的信号)；升压拉高506(在FET 448的栅极458上的信号)；升压拉低508(在FET 450的栅极462上的信号)；升压使能510(在升压使能输出310上生效为高的信号)；钳位使能512(在钳位使能输出318上生效为高的信号)；以及栅极电压514(在栅极端子206上的电压)。图5的时序图示出了其中SR FET的栅极在不升压的情况下被驱动的时间帧516，并且示出了其中SRFET的栅极在升压的情况下被驱动的时间帧518。
首先转到时间帧516，其中SR FET的栅极在不升压的情况下被驱动。也就是说，在示例性时间帧516中，输出电压VOUT高于第一阈值，并且因此升压使能信号510解除生效。在该状态或状况下，当在时间t1处栅极信号500生效时，栅极拉高信号502驱动为高，并且同时地，栅极拉低信号504驱动为低。因此，将内部供电电压VDD耦接到栅极端子206(以及SR FET122(图3))的FET 420变为导通。由于升压使能信号510在时间帧516期间解除生效，因此升压拉高信号506在时间t1处在栅极信号500转变时保持解除生效。此外，由于电容端子212可以在不使用升压的状况下电浮动或电接地，因此升压拉低信号508可以为高或低(即，“被忽略”)，如由交叉影线所示。在图5中假设驱动到栅极端子206的电压保持低于钳位使能信号512将生效的电压。响应于内部供电电压VDD耦接到栅极端子206，栅极电压信号514爬升，直到栅极电压饱和。需注意，为了清楚起见，栅极电压信号514的上升时间被夸大。最后，在时间t2处，栅极信号500变为解除生效，并且对应地，栅极拉高信号502解除生效并且栅极拉低信号504生效，从而使栅极端子206接地并使SR FET 122不导通。
现在转到第二时间帧518，其中SR FET的栅极在升压的情况下被驱动。在示例性时间帧518中，输出电压VOUT在时间t3处降至低于第一阈值，并且因此在时间t3处升压使能信号510生效。在预期在升压的情况下驱动SR FET的栅极时，在一些实施方案中，当升压使能信号510生效时，升压拉低信号508的“被忽略”状况改变，并且升压拉低信号508生效(从而使电容端子212接地)。在该状态或状况下，当在时间t4处栅极信号500再次生效时，栅极拉高信号502被驱动为高，并且同时地，栅极拉低信号504被驱动为低。因此，FET 420将内部供电电压VDD耦接到栅极端子206(和SR FET 122(图3))，并且栅极电压514开始上升。然而，根据示例性实施方案，由于升压使能信号510生效，因此栅极驱动器逻辑402将栅极拉高信号502解除生效(在时间t5处)并且栅极拉低信号504保持解除生效，这因此使栅极端子206电浮动(从栅极驱动器逻辑402的角度看)。在示例性系统中，在短时间(这里为t6)后，升压拉高信号506生效且升压拉低信号508解除生效，从而将内部供电电压VDD耦接到电容端子212。基于将内部供电电压VDD耦接到电容端子212，栅极电压514再次上升，从而实现升压功能。
在不尝试实现栅极电压的钳位的示例性实施方案中，升压拉高信号506和升压拉低信号508保持不变，直到在时间t8处栅极信号500的下降沿转变。然而，在图5的实施方案中，描述了栅极钳位操作。具体地，在示例性时间t7处，栅极电压514达到预限定的钳位电压(图中的VC)。当栅极电压达到预限定的钳位电压时，通过使电容端子212浮动来对栅极上的电压进行钳位。具体地，当在时间t7处钳位使能信号512生效时，升压拉高信号508解除生效，这使电容端子212电浮动，并且由于栅极端子206在时间t5处同样地电浮动，SR FET的栅极因此电浮动但保持为高，这是因为FET的栅极通过绝缘体与其有源区分开。最后，在时间t8处，栅极信号500解除生效，并且对应地，栅极拉低信号504生效(因此使栅极端子206接地并使SR FET 122不导通)，在预期下一升压循环时，升压拉低信号508生效，并且一旦栅极电压514再次降至低于预限定的钳位电压，那么钳位使能信号512就会解除生效。
图6示出了根据至少一些实施方案的方法。具体地，该方法开始(框600)并包括：将能量存储在布置成用于反激操作的主变压器的场中，存储在初级开关导通并且电流流过变压器的初级绕组的时间段期间进行(框602)；将能量从主变压器的场传输到在电源转换器的次级侧上的输出电压(框604)；在初级开关不导通的时间段期间激活电源转换器的次级侧上的次级整流器(SR)开关(框606)，激活通过以下方式进行：如果输出电压高于第一阈值，那么在不升压的情况下驱动SR开关的栅极；以及如果输出电压低于第一阈值，那么在升压的情况下驱动SR开关的栅极(框608)。然后，该方法结束(框610)。
上述讨论意在说明本发明的原理和各种实施方案。一旦完全理解了上述公开的内容，对于本领域技术人员来说许多变型和修改就将变得显而易见。以下权利要求书被解释为旨在包含所有此类变型和修改。

Claims (11)

1.一种操作电源转换器以产生输出电压的方法，其特征在于，所述方法包括：
将能量存储在布置成用于反激操作的主变压器的场中，所述存储在初级开关导通并且电流流过所述主变压器的初级绕组的时间段期间进行；以及然后
将能量从所述主变压器的所述场传输到在所述电源转换器的次级侧上的所述输出电压；
在所述初级开关不导通的时间段期间激活所述电源转换器的所述次级侧上的次级整流器SR开关，所述激活通过以下方式进行：
如果所述输出电压高于第一阈值，那么在不升压的情况下驱动所述SR开关的栅极；以及
如果所述输出电压低于所述第一阈值，那么在升压的情况下驱动所述SR开关的所述栅极。
2.根据权利要求1所述的方法，其中，在升压的情况下驱动所述SR开关还包括：
将电压驱动到所述SR开关的所述栅极和升压电容器，所述升压电容器具有耦接到所述栅极的第一引线和接地的第二引线；以及然后使所述SR开关的所述栅极浮动并将所述升压电容器的所述第二引线耦接到升压电压。
3.根据权利要求2所述的方法，其中，所述方法还包括将所述栅极的所述电压钳位在预限定的钳位电压处。
4.一种电源转换器，其特征在于，所述电源转换器包括：
初级侧，所述初级侧包括：
主变压器的初级绕组；
初级场效应晶体管FET，所述初级FET耦接到所述初级绕组，所述初级FET具有栅极；
次级侧，所述次级侧包括：
所述主变压器的次级绕组；
次级整流器SR FET，所述SR FET耦接到所述次级绕组，并且所述SR FET限定栅极；
次级侧控制器，所述次级侧控制器限定栅极端子、绕组感测端子、电压感测端子和电容端子，所述栅极端子耦接到所述SR FET的所述栅极，所述绕组感测端子耦接到在所述次级绕组与所述SR FET之间的节点，并且所述电压感测端子耦接到所述电源转换器的输出电压；
电容器，所述电容器限定耦接到所述栅极端子的第一引线和耦接到所述电容端子的第二引线；
其中，所述次级侧控制器被配置为：
在所述初级FET导通的时间段期间使所述SR FET不导通；
在所述初级FET不导通的时间段期间使所述SR FET导通，所述次级侧控制器被配置为通过以下方式来使所述SR FET导通：
如果所述输出电压高于第一阈值，那么在不升压的情况下驱动所述SR FET的所述栅极；以及
如果所述输出电压低于所述第一阈值，那么在升压的情况下驱动所述SR FET的所述栅极。
5.根据权利要求4所述的电源转换器，其中，当所述次级侧控制器在升压的情况下驱动所述SR FET的所述栅极时，所述次级侧控制器被配置为：将电压驱动到所述SR FET的所述栅极，同时使所述电容器的所述第二引线接地；以及然后
使所述SR FET的所述栅极浮动并将所述电容器的所述第二引线耦接到升压电压。
6.根据权利要求5所述的电源转换器，其中，所述次级侧控制器进一步被配置为在所述SR FET的所述栅极浮动之后，将所述SR FET的所述栅极钳位在预限定的钳位电压处。
7.根据权利要求4所述的电源转换器，其中，所述次级侧控制器还包括：升压比较器，所述升压比较器限定第一输入、第二输入和升压使能输出，
所述第一输入耦接到所述电压感测端子，并且所述第二输入耦接到参考电压；
升压逻辑，所述升压逻辑限定升压使能输入、栅极输入和升压输出，所述升压使能输入耦接到所述升压比较器的所述升压使能输出，并且所述升压输出耦接到所述电容端子；
栅极驱动器逻辑，所述栅极驱动器逻辑限定升压使能输入、栅极输入和栅极输出，所述栅极驱动器逻辑的所述升压使能输入耦接到所述升压比较器的所述升压使能输出，并且所述栅极输出耦接到所述栅极端子；
所述升压逻辑被配置为在所述升压使能输出解除生效的时间段期间，使所述电容器的所述第二引线接地或浮动；并且
所述栅极驱动器逻辑被配置为在所述升压使能输出解除生效的时间段期间，驱动所述SR FET的所述栅极以匹配所述栅极输入。
8.一种用于电源转换器的次级侧控制器，其特征在于，所述次级侧控制器包括：
栅极端子、绕组感测端子、电压感测端子和电容端子；
所述次级侧控制器被配置为通过所述绕组感测端子感测初级绕组的状态并且作出响应：
如果所述电压感测端子上的电压高于第一阈值，那么在不升压的情况下驱动所述栅极端子；以及
如果所述电压感测端子上的所述电压低于所述第一阈值，那么在升压的情况下驱动所述栅极端子。
9.根据权利要求8所述的次级侧控制器，其中，当所述次级侧控制器在升压的情况下驱动所述栅极端子时，所述次级侧控制器被配置为：
将电压驱动到所述栅极端子，同时使所述电容端子接地；以及然后
使所述栅极端子浮动并将所述电容端子耦接到升压电压。
10.根据权利要求9所述的次级侧控制器，其中，所述次级侧控制器进一步被配置为在使所述栅极端子浮动之后：
将所述栅极端子上的电压与预限定的钳位电压进行比较；以及
当所述栅极上的所述电压满足或超过所述预限定的钳位电压时，使所述电容端子浮动。
11.根据权利要求8所述的次级侧控制器，其中，所述次级侧控制器还包括：升压比较器，所述升压比较器限定第一输入、第二输入和升压使能输出，
所述第一输入耦接到所述电压感测端子，并且所述第二输入耦接到参考电压；
升压逻辑，所述升压逻辑限定升压使能输入、栅极输入和升压输出，所述升压使能输入耦接到所述升压比较器的所述升压使能输出，并且所述升压输出耦接到所述电容端子；
栅极驱动器逻辑，所述栅极驱动器逻辑限定升压使能输入、栅极输入和栅极输出，所述栅极驱动器逻辑的所述升压使能输入耦接到所述升压比较器的所述升压使能输出，并且所述栅极输出耦接到所述栅极端子；
所述升压逻辑被配置为在所述升压使能输出解除生效的时间段期间，使
所述电容端子接地或浮动；并且
所述栅极驱动器逻辑被配置为在所述升压使能输出解除生效的时间段期间驱动所述栅极端子以匹配所述栅极驱动器逻辑的所述栅极输入。
CN201911065955.4A 2018-12-18 2019-11-04 电源转换器及其输出电压产生方法和次级侧控制器 Active CN111342662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/223,288 2018-12-18
US16/223,288 US10516341B1 (en) 2018-12-18 2018-12-18 Synchronous rectifier gate voltage boost method and system

Publications (2)

Publication Number Publication Date
CN111342662A true CN111342662A (zh) 2020-06-26
CN111342662B CN111342662B (zh) 2023-10-03

Family

ID=68979638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911065955.4A Active CN111342662B (zh) 2018-12-18 2019-11-04 电源转换器及其输出电压产生方法和次级侧控制器

Country Status (3)

Country Link
US (1) US10516341B1 (zh)
CN (1) CN111342662B (zh)
DE (1) DE202019106928U1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622902B2 (en) 2012-04-12 2020-04-14 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US9595874B2 (en) 2012-04-12 2017-03-14 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US10903751B2 (en) * 2019-06-21 2021-01-26 Semiconductor Components Industries, Llc Method and system of driving an electrically controlled switch with a snubber capacitor
US11223270B2 (en) * 2019-09-20 2022-01-11 Cypress Semiconductor Corporation Power-efficient sync-rectifier gate driver architecture
CN111146961B (zh) 2020-01-20 2022-04-12 昂宝电子（上海）有限公司 用于控制同步整流系统的控制电路及方法
CN111697838B (zh) * 2020-05-29 2023-09-26 昂宝电子（上海）有限公司 同步整流控制电路、方法和开关电源系统
JP7566506B2 (ja) * 2020-06-26 2024-10-15 旭化成エレクトロニクス株式会社 電力供給装置
CN112821727B (zh) 2021-03-11 2022-06-28 昂宝电子（上海）有限公司 开关电源系统
CN113472211B (zh) 2021-07-07 2022-12-23 昂宝电子（上海）有限公司 反激式开关电源及其同步整流控制器
US11817796B2 (en) * 2022-03-04 2023-11-14 Avago Technologies International Sales Pte. Limited Rectifier dynamic boost

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075386A1 (en) * 2003-02-21 2004-09-02 Koninklijke Philips Electronics N.V., Secondary side post regulator and method thereof
US20060133116A1 (en) * 2004-12-17 2006-06-22 Schaible Todd M Synchronous rectifier gate drive shutdown circuit
CN101668376A (zh) * 2008-09-05 2010-03-10 索尼株式会社 反激式升压电路及使用反激式升压电路的频闪设备
US20150280573A1 (en) * 2014-04-01 2015-10-01 Infineon Technologies Austria Ag System and Method for a Switched-Mode Power Supply
US20180351468A1 (en) * 2017-06-02 2018-12-06 Power Integrations, Inc. Driver circuit for switch

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195015A1 (en) 2004-03-05 2005-09-08 Matthew Goldman Low voltage boosted analog transmission gate
US8964421B2 (en) * 2013-03-14 2015-02-24 Dialog Semiconductor Inc. Powering a synchronous rectifier controller
US20150124494A1 (en) * 2013-11-01 2015-05-07 Iwatt Inc. Adaptive synchronous rectifier control
US9479067B2 (en) * 2014-04-01 2016-10-25 Infineon Technologies Austria Ag System and method for a switched-mode power supply
US10523110B2 (en) * 2017-09-28 2019-12-31 Semiconductor Components Industries, Llc Synchronous rectifier controller for offline power converter and method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075386A1 (en) * 2003-02-21 2004-09-02 Koninklijke Philips Electronics N.V., Secondary side post regulator and method thereof
US20060133116A1 (en) * 2004-12-17 2006-06-22 Schaible Todd M Synchronous rectifier gate drive shutdown circuit
CN101668376A (zh) * 2008-09-05 2010-03-10 索尼株式会社 反激式升压电路及使用反激式升压电路的频闪设备
US20150280573A1 (en) * 2014-04-01 2015-10-01 Infineon Technologies Austria Ag System and Method for a Switched-Mode Power Supply
US20180351468A1 (en) * 2017-06-02 2018-12-06 Power Integrations, Inc. Driver circuit for switch

Also Published As

Publication number Publication date
CN111342662B (zh) 2023-10-03
DE202019106928U1 (de) 2020-01-15
US10516341B1 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
CN111342662B (zh) 电源转换器及其输出电压产生方法和次级侧控制器
US4553082A (en) Transformerless drive circuit for field-effect transistors
US6954055B2 (en) Switching device driving apparatus and DC/DC converter incorporating the same
US8638080B2 (en) Circuits and methods for controlling PWM input of driver circuit
US8023291B2 (en) Voltage detecting circuit and switching power source apparatus
US7750720B2 (en) Circuit arrangement and a method for galvanically separate triggering of a semiconductor switch
US11349401B1 (en) Method and system of a power converter with secondary side active clamp
US20110157919A1 (en) Vcc generator for switching regulator
JPS5911420A (ja) 電圧調整器
CN214756075U (zh) 电压转换器和电子电路
US9306464B2 (en) Synchronous rectifier control circuits of power converters
US20190372569A1 (en) Drive Voltage Booster
US11025167B2 (en) Bidirectional inverting buck-boost converter converting dissipation current into recycling current
US7535127B2 (en) Solid state relay driver
CN112134462A (zh) Llc谐振电源转换器以及用于控制该llc谐振电源转换器的方法和集成电路控制器
US10122258B2 (en) DC-DC converter with pull-up or pull-down current and associated control method
JP4543021B2 (ja) 電源装置及びその制御回路並びに制御方法
CN111010023A (zh) 开关模式功率转换器
JP3602011B2 (ja) 制御回路
CN115118158A (zh) 电源转换器及其操作方法
JPH10215567A (ja) 電源回路
JPH09294367A (ja) 電圧供給回路
JP7501760B1 (ja) 電源システム
US20230208294A1 (en) Dual output dc-dc boost converter with reduced output leakage
JP4467150B2 (ja) 駆動回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant