CN111327382A - 一种幅度、时延带宽和延迟可变的信道模拟架构及其方法 - Google Patents

Abstract

本发明公开了一种幅度、时延带宽和延迟可变的信道模拟架构及其方法，所述的信道模拟架构由整数延迟模块，幅度衰落模块、可变时延带宽和分数延迟滤波器、信道系数存储模块组成。通过加入可变时延带宽和分数延迟滤波器，可以只使用一个Farrow结构的可变时延带宽和分数延时滤波器。另外本发明还基于所述信道模拟架构提出该信道模拟方法，包括在不更新滤波器系数的情况下实现一定范围内的时延带宽调整和精确分数延迟，使得该模拟方法相比传统模拟方法具有时延带宽可变、精确分数延迟和降低仿真资源消耗的优点。

Description

一种幅度、时延带宽和延迟可变的信道模拟架构及其方法

技术领域

本发明涉及一种滤波器技术，具体涉及一种幅度、时延带宽和延迟可变的信道模拟架构及其方法。

背景技术

信道模拟能够在硬件条件下仿真无线标准信道模型，其中多径时延是无线信道模型中一项重要的参数。在信道模拟中实现高的径时延分辨率对模型仿真的效果有着很重要的影响，因此分数时延滤波器是信道模拟中一项重要的功能模块。

分数时延滤波器是一种时延为采样间隔的分数形式的滤波器，广泛应用于数字通信、阵列信号处理、语音处理和汽车信号分析等信号处理应用中，发挥了极其重要的作用。根据所设计的滤波器延迟参数是否可变，分数延迟滤波器又可分为时延参数固定和可变的分数延迟滤波器。参数可变的分数时延滤波器的延迟分数值在一定范围内是变化的，其频率响应和相位延迟响应也是可变化的。在实际应用中，比时延参数固定的方法更具有实用价值，而且应用更为广泛。

Farrow结构是目前最受关注的分数时延结构之一，优点是对于不同时延，滤波器系数固定，只需要修改时延参数，可以得到高精度的动态时延补偿，缺点是要同时达到高时延精度和大的线性时延带宽所需要的滤波器阶数远大于其他滤波器结构，增加了运算复杂度。

由于信道模拟仿真平台资源紧缺的情况，分数时延滤波器较少应用到信道模拟中。因此，如何提高分数延迟滤波器的时延精度、大的时延带宽和减少资源消耗具有重大意义。

发明内容

发明目的：针对现有滤波器对于时延带宽调整不灵活及资源的消耗过大问题，本发明的目的是提供一种幅度、时延带宽和延迟可变的信道模拟架构。同时，本发明的另一个目的是提供一种幅度、时延带宽和延迟可变的信道模拟方法。

为实现上述目的，本发明采用以下技术方案：

一种幅度、时延带宽和延迟可变的信道模拟架构，所述信道模拟架构包括若干条信道模拟路径，每条模拟路径均包括可变时延带宽和分数延迟滤波器模块、整数延迟模块、幅度衰落模块和信道系数存储模块；每条信道模拟路径包括输入端的输入信号经过Farrow模块和乘法器后输入加法器运算，随后经过整数延时模块和幅度衰落模块后合并输出；所述信道系数存储模块均与整数延迟模块、幅度衰落模块、可变时延带宽和分数延迟滤波器中的Farrow模块、乘法器连接。

进一步的说，所述架构的输入信号与可变时延带宽和分数延迟滤波器的Farrow模块H₀₀、H₀₁……H_PQ连接，Farrow模块H₀₀输出与乘法器ψ⁰d₁ ⁰连接，Farrow模块H₀₁输出与乘法器ψ⁰d₁ ¹连接；所述Farrow模块的其他输出均与对应乘法器连接，单条模拟路径上(P+1)×(Q+1)个乘法器输出与加法器A1连接，加法器A1输出与整数延时1输入连接，整数延时1输出与幅度衰落1输入连接，信道系数存储和整数延迟1、幅度衰落1、可变时延带宽和分数延迟滤波器中的Farrow模块H₀₀、H₀₁……H_PQ和乘法器ψ⁰d₁ ⁰、ψ⁰d₁ ¹……ψ^Pd₁ ^Q连接，其余模拟路径同样连接，若干条模拟路径的幅度衰落输出与加法器A4连接。

更进一步的，所述信道模拟架构的输入信号是宽带信号下变频后，通过高速模数转换器采集的基带数据；输入信号首先进入可变时延带宽和分数延迟滤波器，经过Farrow模块后信号分成n路，分别进入不同的分数时延系数单元，相同时延系数单元的输出相加得到分数延迟后的信号。

所述可变时延带宽和分数延迟滤波器的输出信号经过由FIFO存储器或寄存器构成的整数延时模块，然后经过幅度衰落模块到达输出信号叠加端；

所述信道模拟架构中若干条模拟路径信号进行叠加后得到输出信号。

所述信道系数存储模块在系统仿真频率控制下向整数延迟模块、幅度衰落模块和可变时延带宽和分数延迟滤波器载入信道系数，实现信道模拟。

实施上述信道模拟架构的一种幅度、时延带宽和延迟可变的信道模拟方法，所述信道模拟方法的输入信号首先进入可变时延带宽和分数延迟滤波器，包括Farrow模块后，信号分成n路，分别进入不同的分数时延系数单元，相同时延系数单元的输出相加得到分数延迟后的信号，实现低通滤波和延迟非整数个采样周期，滤波器输出信号经过整数延时模块，延迟整数个采样周期，再经过幅度衰落模块进行信号幅度的调整后到达输出信号叠加端。

进一步的，信道系数存储模块在信道仿真频率的控制下，更新分数时延滤波器中系数β(k,p,q)、时延带宽控制参数ψ、时延参数d、整数延迟系数和幅度调整系数，分数时延滤波器频率响应表达如下所示：

其中，β(k,p,q)是Farrow结构分数时延滤波器系数，d是时延参数，ψ是时延带宽调整参数，k是Farrow模块的阶数，p和q分别是ψ和d的阶数，决定分数延迟滤波器中Farrow模块的个数。

有益效果：与现有技术相比，本发明所提供的一种幅度、时延带宽和延迟可变的信道模拟架构及其方法具有以下显著技术效果：

1、该模拟方法实现了大范围的线性时延带宽，可在0～0.9π归一化频率范围内实现精确的分数延迟；

2、该模拟方法可以通过调整时延带宽参数实现分数时延滤波器带宽的小范围调整，不需要更新滤波器系数，节约了信道系数存储空间；

3、该模拟方法可以通过调整调整时延参数实现高精度的动态时延补偿，不需要更新滤波器系数，只使用一个Farrow结构的分数时延滤波器，降低了仿真资源的消耗。

附图说明

图1为本发明的幅度、时延带宽和延迟可变的信道模拟架构示意图；

图2为本发明的可变时延带宽和分数延迟滤波器的Farrow模块结构示意图；

图3为本发明的可变时延带宽和分数延迟滤波器的幅度响应仿真结果图；

图4为本发明的可变时延带宽和分数延迟滤波器的延时响应仿真结果图。

具体实施方式

为详细说明本发明所公开的技术方案，下面结合说明书附图和具体实施例做进一步的阐述。

本发明首先构建一种幅度、时延带宽和延迟可变的信道模拟架构，该信道模拟架构的电路结构如图1所示，主要包括若干条信道模拟路径，单条模拟路径包括整数延迟模块、幅度衰落模块、可变时延带宽和分数延迟滤波器和信道系数存储模块。

对于图1所示的信道模拟架构，该架构包括若干条信道模拟路径，单条模拟路径包括整数延迟模块、幅度衰落模块、可变时延带宽和分数延迟滤波器和信道系数存储模块，所述架构的输入信号与可变时延带宽和分数延迟滤波器的Farrow模块H₀₀、H₀₁……H_PQ连接，Farrow模块H₀₀输出与乘法器ψ⁰d₁ ⁰连接，Farrow模块H₀₁输出与乘法器ψ⁰d₁ ¹连接，同理，其余Farrow模块输出也与对应乘法器连接，单条模拟路径上(P+1)×(Q+1)个乘法器输出与加法器A1连接，加法器A1输出与整数延时1输入连接，整数延时1输出与幅度衰落1输入连接，信道系数存储和整数延迟1、幅度衰落1、可变时延带宽和分数延迟滤波器中的Farrow模块H₀₀、H₀₁……H_PQ和乘法器ψ⁰d₁ ⁰、ψ⁰d₁ ¹……ψ^Pd₁ ^Q连接，同理，其余模拟路径同样连接，多条模拟路径的幅度衰落输出与加法器A4连接。

对于上述信道模拟架构中，可变时延带宽和分数延迟滤波器中涉及Farrow模块，Farrow结构是目前最受关注的分数时延结构之一。如图2所示。基于该信道模拟架构，一种幅度、时延带宽和延迟可变的信道模拟的方法，包括如下几个方面：

a)输入信号是宽带信号下变频后，利用高速模数转换器采集的基带数据；

b)输入信号首先进入可变时延带宽和分数延迟滤波器，经过如图二所示的Farrow模块后信号分成n路，分别进入不同的分数时延系数单元，相同时延系数单元的输出相加得到分数延迟后的信号；

c)可变时延带宽和分数延迟滤波器输出的信号经过由FIFO存储器或寄存器构成的整数延时模块，然后经过幅度衰落模块到达输出信号叠加端；

d)多条模拟路径信号进行叠加后得到输出信号；

e)信道系数存储模块在系统仿真频率控制下向整数延迟模块、幅度衰落模块和可变时延带宽和分数延迟滤波器载入信道系数，实现信道模拟。

本发明所述的幅度、时延带宽和延迟可变的信道模拟方法，包括若干条信道模拟路径，单条模拟路径包括整数延迟模块、幅度衰落模块、可变时延带宽和分数延迟滤波器和信道系数存储模块。

输入信号是宽带信号下变频后，利用高速模数转换器采集的基带数据。输入信号首先进入可变时延带宽和分数延迟滤波器，经过如图二所示的Farrow模块后，信号分成n路，分别进入不同的分数时延系数单元，相同时延系数单元的输出相加得到分数延迟后的信号，实现低通滤波和延迟非整数个采样周期，滤波器输出信号经过整数延时模块，延迟整数个采样周期，再经过幅度衰落模块进行信号幅度的调整后到达输出信号叠加端。从图2中可以看出可变时延带宽和分数延迟滤波器核心Farrow架构的示意图，信道系数存储模块在信道仿真频率的控制下，更新分数时延滤波器中系数β(k,p,q)、时延带宽控制参数ψ、时延参数d、整数延迟系数和幅度调整系数。分数时延滤波器频率响应可由下式表达：

其中，β(k,p,q)是Farrow结构分数时延滤波器系数，d是时延参数，ψ是时延带宽调整参数，k是Farrow模块的阶数，p和q分别是ψ和d的阶数，决定分数延迟滤波器中Farrow模块的个数。当计算出某个时延带宽的信道系数之后，可以通过调整参数ψ的值，来进行时延带宽的调整，不需要重新更新信道系数，节省了信道系数的存储空间。同时只使用了一个Farrow结构的可变时延带宽和分数时延滤波器，降低了仿真资源的消耗。

本发明对幅度、时延带宽和延迟可变的信道模拟的方法进行了仿真模拟。模拟选择K＝30，P＝4，Q＝4进行模拟，分数延迟滤波器通带截止宽度选为0.6π，分数延迟参数d＝0.5，时延带宽调整参数ψ选择0.16π和-0.16π。图3是可变时延带宽和分数延迟滤波器的幅度响应曲线图，在通带内幅值为0dB。图4是可变时延带宽和分数延迟滤波器的时延曲线图，在通带内延迟曲线较平稳。图3和图4中的中间曲线皆为截止频率选为0.6π的曲线，左边为截止频率0.44π的曲线(即在0.6π基础上左移0.16π)，右边为截止频率0.76π的曲线(即在0.6π基础上右移0.16π)，只需要进行ψ参数的调整就能得到已有时延带宽一定范围内其他时延带宽的系数，大大减少的信道系数的计算量和存储空间，同时得到精确的分数时延。仿真结果论证了上述理论的正确性。

Claims (8)

1.一种幅度、时延带宽和延迟可变的信道模拟架构，其特征在于：所述信道模拟架构包括若干条信道模拟路径，每条模拟路径均包括可变时延带宽和分数延迟滤波器模块、整数延迟模块、幅度衰落模块和信道系数存储模块；每条信道模拟路径包括输入端的输入信号依次经过Farrow模块和乘法器后输入加法器运算，随后经过整数延时模块和幅度衰落模块后合并输出；所述信道系数存储模块均与整数延迟模块、幅度衰落模块、可变时延带宽和分数延迟滤波器中的Farrow模块、乘法器连接。

2.根据权利要求1所述的幅度、时延带宽和延迟可变的信道模拟架构，其特征在于：所述架构的输入信号与可变时延带宽和分数延迟滤波器的Farrow模块H₀₀、H₀₁……H_PQ连接，Farrow模块H₀₀输出与乘法器ψ⁰d₁ ⁰连接，Farrow模块H₀₁输出与乘法器ψ⁰d₁ ¹连接；所述Farrow模块的其他输出均与对应乘法器连接，单条模拟路径上(P+1)×(Q+1)个乘法器输出与加法器A1连接，加法器A1输出与整数延时1输入连接，整数延时1输出与幅度衰落1输入连接，信道系数存储和整数延迟1、幅度衰落1、可变时延带宽和分数延迟滤波器中的Farrow模块H₀₀、H₀₁……H_PQ和乘法器ψ⁰d₁ ⁰、ψ⁰d₁ ¹……ψ^Pd₁ ^Q连接，其余模拟路径同样连接，若干条模拟路径的幅度衰落输出与加法器A4连接。

3.根据权利要求1所述的幅度、时延带宽和延迟可变的信道模拟架构，其特征在于：所述信道模拟架构的输入信号是宽带信号下变频后，通过高速模数转换器采集的基带数据；输入信号首先进入可变时延带宽和分数延迟滤波器，经过Farrow模块后信号分成n路，分别进入不同的分数时延系数单元，相同时延系数单元的输出相加得到分数延迟后的信号。

4.根据权利要求1所述的幅度、时延带宽和延迟可变的信道模拟架构，其特征在于：所述可变时延带宽和分数延迟滤波器的输出信号经过由FIFO存储器或寄存器构成的整数延时模块，然后经过幅度衰落模块到达输出信号叠加端。

5.根据权利要求1所述的幅度、时延带宽和延迟可变的信道模拟架构，其特征在于：所述信道模拟架构中若干条模拟路径信号进行叠加后得到输出信号。

6.根据权利要求1所述的幅度、时延带宽和延迟可变的信道模拟架构，其特征在于：所述信道系数存储模块在系统仿真频率控制下向整数延迟模块、幅度衰落模块和可变时延带宽和分数延迟滤波器载入信道系数，实现信道模拟。

7.如权利要求1或2所述的信道模拟架构的一种幅度、时延带宽和延迟可变的信道模拟方法，其特征在于：所述信道模拟方法的输入信号首先进入可变时延带宽和分数延迟滤波器，包括Farrow模块后，信号分成n路，分别进入不同的分数时延系数单元，相同时延系数单元的输出相加得到分数延迟后的信号，实现低通滤波和延迟非整数个采样周期，滤波器输出信号经过整数延时模块，延迟整数个采样周期，再经过幅度衰落模块进行信号幅度的调整后到达输出信号叠加端。

8.根据权利要求7所述的幅度、时延带宽和延迟可变的信道模拟方法，其特征在于：信道系数存储模块在信道仿真频率的控制下，更新分数时延滤波器中系数β(k,p,q)、时延带宽控制参数ψ、时延参数d、整数延迟系数和幅度调整系数，分数时延滤波器频率响应表达如下所示：

其中，β(k,p,q)是Farrow结构分数时延滤波器系数，d是时延参数，ψ是时延带宽调整参数，k是Farrow模块的阶数，p和q分别是ψ和d的阶数，决定分数延迟滤波器中Farrow模块的个数。

Images