CN111326583A - 栅驱动集成电路及其形成方法 - Google Patents

栅驱动集成电路及其形成方法 Download PDF

Info

Publication number
CN111326583A
CN111326583A CN201811527598.4A CN201811527598A CN111326583A CN 111326583 A CN111326583 A CN 111326583A CN 201811527598 A CN201811527598 A CN 201811527598A CN 111326583 A CN111326583 A CN 111326583A
Authority
CN
China
Prior art keywords
region
plate structure
gate
field plate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811527598.4A
Other languages
English (en)
Other versions
CN111326583B (zh
Inventor
李伟
罗海龙
袁媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Priority to CN201811527598.4A priority Critical patent/CN111326583B/zh
Publication of CN111326583A publication Critical patent/CN111326583A/zh
Application granted granted Critical
Publication of CN111326583B publication Critical patent/CN111326583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种栅驱动集成电路及其形成方法。栅驱动集成电路包括源极区、漏极区和栅极区，以及位于漏极区和栅极区之间的场板结构，从而可利用场板结构避免在漏极区出现电场集中的现场，进而可以改善场效应晶体管容易被击穿的问题，以实现栅驱动集成电路抗高压的性能。并且，由于场板结构为单一结构层，因此不会造成场板结构和衬底之间出现较大的台阶高度差，避免所构成的栅驱动集成电路出现较大的尺寸变化。

Description

栅驱动集成电路及其形成方法
技术领域
本发明涉及集成电路半导体技术领域，特别涉及一种栅驱动集成电路及其形成方法。
背景技术
高压栅驱动集成电路是电力电子器件技术与微电子技术相结合的产物，是机电一体化的关键元件。高压栅驱动集成电路的应用很广，如应用于电子镇流器、马达驱动、调光以及各种电源模块等。
高压栅驱动集成电路通常包括高压侧驱动控制模块、低压侧驱动控制模块以及电平移位模块。其中，低压侧驱动控制模块在常规电压下工作，作为控制信号部分；高压侧驱动控制模块主要包括高压控制信号部分；而电平移位模块则用于实现低压侧控制信号向高压侧驱动控制模块传递。因此，针对栅驱动集成电路而言，通常希望其具备较高的耐受电压。
发明内容
本发明的目的在于提供一种栅驱动集成电路，以解决现有的栅驱动集成电路无法承受高压的问题。
为解决上述技术问题，本发明提供一种栅驱动集成电路，包括：
衬底，所述衬底中形成有第一掺杂类型的漂移区；
场效应晶体管，所述场效应晶体管包括均形成在所述漂移区中的第一掺杂类型的漏极区、第一掺杂类型的源极区和第二掺杂类型的栅极区，所述栅极区位于所述源极区和所述漏极区之间；以及，
场板结构，形成在所述衬底上并位于所述栅极区和所述漏极区之间。
本发明的又一目的在于提供一种栅驱动集成电路的形成方法，包括：
提供衬底，并在所述衬底中形成第一掺杂类型的漂移区；
在所述衬底上形成场板结构，所述场板结构为单一结构层并覆盖部分所述漂移区；以及，
在所述漂移区中形成第一掺杂类型的漏极区、第一掺杂类型的源极区以及位于所述源极区和所述漏极区之间的第二掺杂类型的栅极区，以及所述场板结构位于所述栅极区和所述漏极区之间。
在本发明提供的栅驱动集成电路中，基于结型场效应晶体管，进一步结合场板结构以避免漏极区处出现电场集中的问题，从而提高场效应晶体管的击穿电压，进而可改善栅驱动集成电路的耐高压性能。具体的，可使所述栅驱动集成电路能够承受例如介于200V～700V的高电压。并且，由于场板结构为单一结构层，即场板结构的厚度较小，因此并不会导致场板结构和衬底之间出现较大的台阶高度差，从而不会对栅驱动集成电路的整体尺寸造成较大的影响。
附图说明
图1a为本发明实施例一中的栅驱动集成电路的俯视图；
图1b和图1c为本发明实施例一中的栅驱动集成电路沿着aa’方向的剖面示意图；
图2为本发明实施例二中的栅驱动集成电路的结构示意图；
图3为本发明实施例三中的栅驱动集成电路的形成方法的流程示意图；
图4a～图4f为本发明实施例三中的栅驱动集成电路的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
100-衬底；
110-漂移区； 120-基底；
200S-源极区； 200D-漏极区；
200G-栅极区；
210-深阱区； 220-浅阱区；
230-第二接触区；
300/300’-场板结构； 300a-耦合电容；
310/310’-场板； 320-导电层；
410-第一场氧化层； 420-第二场氧化层；
430-第三场氧化层；
500-表面场弱化区；
610-体区； 620-第一接触区；
700-隔离区；
800-接触插塞； 810-介质层；
900-金属层；
PN1-第一PN结； PN2-第二PN结；
PN2-第三PN结； PN4-第四PN结；
PN5-第五PN结； PN6-第六PN结。
具体实施方式
以下结合附图和具体实施例对本发明提出的栅驱动集成电路及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1a为本发明实施例一中的栅驱动集成电路的俯视图，图1b和图1c为本发明实施例一中的栅驱动集成电路沿着aa’方向的剖面示意图。结合图1a～图1c所示，所述栅驱动集成电路包括：
衬底100，所述衬底100中形成有第一掺杂类型的漂移区110；
场效应晶体管，所述场效应晶体管包括均形成在所述漂移区110中的第一掺杂类型的漏极区200D、第一掺杂类型的源极区200S和第二掺杂类型的栅极区200G，所述栅极区200G位于所述源极区200S和所述漏极区200D之间；以及，
场板结构300，形成在所述衬底100上并位于所述栅极区200G和所述漏极区200D之间。
需要说明的是，第一掺杂类型和第二掺杂类型为相反的掺杂类型，例如第一掺杂类型为N型，则第二掺杂类型为P型；或者，第一掺杂类型为P型，则第二掺杂类型为N型。本实施例中，以第一掺杂类型为N型以及第二掺杂类型为P型为例进行解释说明。
本实施例的栅驱动集成电路中，所述场效应晶体管进一步为结型场效应晶体管，在所述场效应晶体管的工作过程中，通过控制栅极区200G和源极区200S之间的栅源电压(VGS)，以调整场效应晶体管的导电沟道的宽度。具体而言，栅极区200G和漂移区110构成PN结，当栅源电压VGS为栅极区和漂移区所构成的PN结施加反向电压时，则该PN结发生耗尽层扩展，从而使栅极区200G下方的导电沟道的宽度缩减，并且随着栅源电压VGS的增加，栅极区200G下方的导电沟道夹断。
此外，本实施例中还设置有场板结构300，从而使栅极驱动电路能够高电压下适用。具体而言，在对漏区200D施加高电压时，可进一步使漂移区110中与所述漂移区接壤所构成的PN结发生耗尽层扩展，以夹断源极区200S和漏极区200D之间的导电沟道。此时，在高压下，可利用场板结构300将漏区200D附近的强电场往远离漏区200D的方向分散，避免了强电场聚集在漏区200D的问题，进而可以有效改善所述栅驱动集成电路的耐压性能以构成高压栅驱动集成电路。
可选的，所述场板结构300进一步为单一结构层。需要说明的是，此处所述的“单一结构层的场板结构”并不限制为场板结构中仅具有一层膜层，所述场板结构还可以为具有多层依次堆叠的膜层，依次堆叠的多层膜层整体呈现为单一结构层。由于设置的场板结构300为单一结构层的场板结构，因此并不会导致所述栅驱动集成电路的高度大量增加的问题，从而可防止场板结构300与衬底100之间出现较大的台阶高度差。
继续参考图1a和图1b所示，本实施例中，所述场板结构300具有多个相互分隔的第一导电层310，多个所述第一导电层310位于同一结构层中并沿着从所述漏极区200D至所述栅极区200G的方向依次呈单层排布。
具体的，场板结构300中的多个所述第一导电层310例如是基于同一层导电材料层，并对所述导电材料层进行分割而形成在同一结构层中，如此即构成了单一结构层的场板结构300。即，此处所述的“单一结构层的场板结构”是指多个第一导电层310均形成在同一结构层中而呈现单层排布，然而每一所述第一导电层310其本身可以是单层结构或是多层结构。
其中，相邻的两个第一导电层310用于构成一耦合电容300a(即，相邻的两个第一导电层310中相互面对的两个侧壁构成耦合电容300a的两个电极板)，多个所述第一导电层310相应的用于构成多个耦合电容300a，以及相邻的耦合电容300a共用一个第一导电层310。
当对所述场板结构300靠近所述漏极区200D的场板施加高电压，并对所述场板结构200靠近所述栅极区200G的场板施加低电压时，则最靠近所述漏极区的第一个第一导电层310能够与邻近的第二个第一导电层310耦合而构成第1个耦合电容，以及第二个第一导电层310进一步的能够与邻近的第三个第一导电层310耦合而构成第2个耦合电容，如此，以远离所述漏极区的方向依次逐步耦合至第N个耦合电容，并且由第1个耦合电容至第N个耦合电容其耦合电压逐步减低。因此，可使所述场板结构300的电压从所述漏极区200D至所述栅极区200G的方向上依次减小，以及场板结构300下方的衬底区域中的电场强度从所述漏极区200D往远离所述漏极区的方向依次减弱，即电场强度从所述漏极区200D至所述栅极区200G逐步递减。
重点参考图1a所示，本实施例中，所述场板结构300的所述第一导电层310为环状结构，并且多个所述第一导电层310以所述漏极区200D为圆心呈同心圆排布，此时所述场板结构300中的多个第一导电层310构成多个场环。即，所述场板结构300中的多个第一导电层310依次从所述漏极区200D至所述栅极区200G的方向环绕所述漏极区200D(具体而言，最靠近所述漏极区200D的场板构成环绕漏极区200D的第一场环，邻近第一场环的场板构成环绕第一场环的第二场环，以及最外围的场环环绕在所有场环的外周围上并更靠近所述栅极区200G)。
进一步的，所述栅极区200G也可进一步呈环状结构，并对应环绕所述场板结构300。以及，所述源极区200S也可以呈环状结构，并环绕所述栅极区200G。
此外，在所述衬底100上还可设置有第二导电层320，所述第二导电层320形成在所述栅极区200G和所述场板结构300之间。其中，所述第二导电层320可以和所述场板结构310同时形成，并相应的形成在同一结构层中。
继续参考图1b所示，所述栅驱动集成电路还包括：
第一场氧化层410，所述第一场氧化层410部分嵌入至所述衬底100中，并位于所述源极区200S和所述栅极区200G之间，用于隔离所述源极区200S和所述栅极区200G；以及，
第二场氧化层420，所述第二场氧化层420部分嵌入至所述衬底100中，并位于所述栅极区200G和所述漏极区200D之间，并且所述场板结构300形成在所述第二场氧化层420上。
具体的，所述第一场氧化层410和第二场氧化层420例如可采用局部氧化隔离工艺(Local Oxidation of Silicon，LOCOS)形成，当所述衬底100为硅衬底时，则所述第一场氧化层410和第二场氧化层420可相应的为氧化硅层。
其中，所述场板结构300形成在所述第二场氧化层420上。本实施例中，所述场板结构300从所述第二场氧化层420上进一步延伸至所述衬底100上，例如，所述场板结构300靠近所述漏极区200D的场板和靠近所述栅极区200G的场板均从所述第二场氧化层420上延伸至衬底100。其中，所述场板结构300中延伸至所述衬底上的延伸部与所述衬底100之间还设置有一间隔介质层，以避免所述场板结构300与所述衬底100直接接触。所述间隔介质层形成在所述衬底100上，并且所述间隔介质层的厚度小于所述第二场氧化层420的厚度。
本实施例中，由于所述第一场氧化层410和第二场氧化层420是嵌入至衬底100中的，从而可以避免第一场氧化层410和第二场氧化层420与衬底100之间存在较大的台阶高度差。而由于第二场氧化层420与衬底100之间的台阶高度差较小，从而有利于实现形成在所述第二场氧化层420上的场板结构300的尺寸缩减。
继续参考图1b所示，所述栅极驱动集成电路还包括：第二掺杂类型的表面场弱化区(RESURF区)500，所述表面场弱化区500位于所述栅极区200G和所述漏极区200D之间并对应在所述场板结构300下方的衬底100中。本实施例中，相应的使所述第二场氧化层420至少部分位于所述表面场弱化区500的上方。
结合图1b和图1c所示，所述表面场弱化区500具有第二掺杂类型(例如，P型)，所述漂移区110具有第一掺杂类型(例如，N型)，因此所述表面场弱化区500和所述漂移区110即构成第一PN结PN1。如此一来，即可使表面场弱化区500和所述漂移区110的界面发生耗尽层扩展，用于承受高电压，有利于改善所述栅驱动集成电路的耐压性能。
进一步的，所述衬底100具体可包括一第二掺杂类型的基底120和形成在所述基底120上的第一掺杂类型的外延层，所述第一掺杂类型的外延层即构成所述漂移区110。所述外延层的厚度例如介于5μm～20μm。基底120和漂移区110即可构成第二PN结PN2。在电路承载高电压时，第一PN结PN1和第二PN结PN2均会发生耗尽层扩展，以进一步增加了漂移区110中所形成的耗尽层的面积。
尤其是，本实施例中，所述第一PN结PN1位于所述第二PN结PN2的上方，并且对应所述第一PN结PN1所形成的耗尽层和对应所述第二PN结PN2所形成的耗尽层在所述漂移区110中往相互靠近的方向扩展(即，对应所述第一PN结PN1的耗尽层在漂移区110中以朝向所述第二PN结PN2的方向扩展，对应第二PN结PN2的耗尽层在漂移区110中往靠近所述第一PN结PN1的方向扩展)。因此，可使对应第二PN结PN2的耗尽层和对应第一PN结PN1的耗尽层相互穿通，从而不仅能够增加耗尽层的面积，并且基于相互穿通的耗尽层，相当于在栅极区200G和漏极区200D之间夹断所述栅极区200G和漏极区200D，如此即可缓解被夹断的低压区域的电压升高，从而达到隔离高压的目的，因此能够更为有效的避免所述栅驱动集成电路被击穿的问题，大大增加了晶体管的耐压性能。
进一步的，所述栅驱动集成电路还包括：第二掺杂类型的体区610，所述体区610位于所述栅极区200G和所述表面场弱化区500之间。本实施例中，所述体区610相对于所述栅极区200G更靠近所述表面场弱化区500，并且在朝向所述漏极区200D的方向还扩展至所述表面场弱化区500，以和所述表面场弱化区500连接。如图1c所示，所述体区610和所述漂移区110即可构成第三PN结PN3，因此在所述第三PN节PN3处也能够发生耗尽层扩展，以进一步增加整个衬底区域中耗尽层的分布面积。
具体而言，在对所述漏极区200D施加高电压时，可同时对所述体区610施加低电压(本实施例中，体区610和表面场弱化区500部分重叠，因此在对所述体区610施加低电压时，则所述表面弱化区500相应的具有低电压)，则对应表面场弱化区500的第一PN结PN1和对应体区610的第三PN结PN3均发生耗尽层扩展，本实施例中体区610和表面场弱化区500部分重叠，从而使第三PN结PN3邻接所述第一PN结PN1，因此对应第三PN结PN3的耗尽层和对应第一PN结PN1的耗尽层能够在漂移区110中沿着体区610和表面场弱化区500的界面相互穿通。
进一步的，在所述体区610中还形成有一第二掺杂类型的第一接触区620，所述第一接触区620的离子掺杂浓度大于所述体区610的离子掺杂浓度。通过设置所述第一接触区620以实现所述体区610的信号输入或输出。
继续参考图1b所示，所述栅驱动集成电路还包括第二掺杂类型的环形隔离区700，所述隔离区700贯穿所述衬底100的外延层以延伸至所述基底120中(即，所述隔离区700贯穿所述漂移区110)，以将所述隔离区700围绕出的衬底区域界定为器件区域，所述场效应晶体管和所述场板结构均形成在所述器件区域中。
其中，所述隔离区700呈环形结构，从而使围绕出的器件区域的形状例如为圆形、椭圆形或者方形等。本实施例中，例如使隔离区700围绕出的圆形器件区域，并将所述场效应晶体管和所述场板结构等围绕在内。
具体参考图1c所示，第二掺杂类型的隔离区700和第一掺杂类型的漂移区110即可构成第四PN结PN4，因此所述第四PN结PN4也能够发生耗尽扩展。可见，本实施例中的隔离区700不仅能够基于PN结实现其PN结隔离的作用，并且基于所述PN结还能够用于进一步增加耗尽层的面积，从而可进一步提高器件的抗击穿性能。
可选的方案中，所述栅极区200G包括深阱区210、浅阱区220和第二接触区230，所述深阱区210和所述浅阱区220部分重叠，以及所述深阱区210的深度低于所述浅阱区220的深度，所述第二接触区230形成在所述深阱区210和所述浅阱区220中，以使所述第二接触区230的一部分与所述深阱区210重叠，所述第二接触区230的另一部分与所述浅阱区220重叠。
继续参考图1c所示，深阱区210、浅阱区220和第二接触区230均为第二掺杂类型，以构成第二掺杂类型的栅极区200G。应当认识到，第二掺杂类型的深阱区210和第一掺杂类型的漂移区110可构成第五PN结PN5，以及第二掺杂类型的浅阱区220和第一掺杂类型的漂移区110可构成第六PN结PN6，因此第五PN结PN5和第六PN结PN6均可耗尽。
本实施例中，深阱区210延伸至衬底的较深位置中，并且所述深阱区210相对于所述浅阱区220更靠近所述隔离区700，如此一来，当对应深阱区210的第五PN结PN5和对应隔离区700的第四PN节PN4均发生耗尽层扩展时，即可以使第五PN结PN5的耗尽层和第四PN节PN4的耗尽层更容易穿通，从而能够夹断源极区200S和漏极区200D之间的沟道区域。
进一步的，所述栅极区200G中，所述第二接触区230的离子掺杂浓度大于深阱区210和浅阱区220的离子掺杂浓度。通过设置高掺杂浓度的第二接触区230以实现所述栅极区200G能够在低接触电阻下的信号输入或输出。
此外，本实施例中，所述栅驱动集成电路还包括第三场氧化层430，所述第三场氧化层430嵌入至所述衬底100中，并位于所述源极区200S和所述隔离区700之间。
重点参考图1c并结合图1b所述，所述栅驱动集成电路还包括多个接触插塞800，多个所述接触插塞800的顶表面相对于所述衬底的表面可均位于同一高度位置上，以利用所述接触插塞800引出栅驱动集成电路中的各个组件，或者当需要对某一组件施加电压时，则可通过对应的接触插塞800为相应的组件施加电压。
具体的，多个所述接触插塞800中包括：形成在所述漏极区200D上的第一接触插塞；形成在所述场板结构300靠近所述漏极区的端部上的第二接触插塞；形成在所述场板结构300靠近所述栅极区的端部上的第三接触插塞；形成在所述源极区200S上的第四接触插塞。
可选的，使形成在所述场板结构300靠近漏极区的端部上的第二接触插塞和形成在所述漏极区200D上的接触插塞800并联连接。因此，当对所述漏极区200D施加高电压时，则相应的对所述场板结构300靠近所述漏极区的端部施加高电压。
进一步的，在所述接触插塞800上还形成有一互连线900，所述接触插塞800与所述互连线900电性连接。其中，对应所述漏极区200D的第一接触插塞和对应所述场板结构300靠近所述漏极区的第二接触插塞均连接至同一互连线900上，以使对应所述场板结构300靠近漏极区的第二接触插塞和对应所述漏极区200D的第一接触插塞并联连接。
此外，所述场板结构300中靠近漏极区200D的端部和靠近栅极区200G的端部均从第二场氧层420上延伸至衬底100，基于此可使形成在所述场板结构300上的第二接触插塞和第三接触插塞可相应的形成在所述场板结构300的延伸部上。
结合图1b和图1c所示，在所述第二导电层320上也形成有所述接触插塞800，并且对应所述第二导电层的接触插塞800与所述场板结构300靠近栅极区(相应的靠近第二导电层)的端部上的接触插塞800并联连接。即，本实施例中，第二导电层320上的接触插塞800和场板结构靠近栅极区上的接触插塞800连接至同一互连线900上。
以及，在所述第一接触区620上也形成有所述接触插塞800，以利用所述接触插塞800经由所述第一接触区620对所述体区610施加相应的电压，并且由于第一接触区620的掺杂浓度较高，从而有利于减小第一接触区620和所述接触插塞800之间的接触电阻。
可选的方案中，所述场板结构300靠近栅极区的端部上的接触插塞800、第一接触区620上的接触插塞800和第二导电层320上的接触插塞800均连接至同一互连线900上。如此，即可同时对所述场板结构300靠近所述栅极区的第一导电层310施加低电压，并且还通过所述第一接触区620对所述体区610施加低电压，以及对第二导电层320施加低电压。
进一步的，在所述栅极区200G的第二接触区230上也形成有所述接触插塞800，同样的由于第二接触区230的掺杂浓度较高，从而有利于减小第二接触区230和所述接触插塞800之间的接触电阻。以及，在所述源极区200S和隔离区700上也均形成有所述接触插塞800，从而可利用所述接触插塞800对各个组件施加相应的电压。
在所述栅驱动集成电路的工作过程中，具体为对所述漏极区200D施加第一电压(例如，大于500V)，此时所述场板结构300靠近漏极区200D的场板上也相应的施加第一电压；以及，对所述场板结构300靠近栅极区的场板、第一接触区620和第二导电层均施加第二电压(例如，接地电压)。此时，利用所述场板结构300避免在漏极区200D出现电场集中的问题，防止栅驱动集成电路被击穿。以及，对应表面场弱化区500的第一PN结PN1、对应基底120的第二PN结PN2和对应体区610的第三PN结PN3均发生耗尽层扩展，并且第三PN结PN3的耗尽层、第二PN结PN2的耗尽层和第一PN结PN1的耗尽层相互穿通，从而在所述表面场弱化区500的下方夹断，以隔离漏极区200D的相对高压区，并避免靠近源极区200S的相对低压区的电压升高，进一步提高所述栅驱动集成电路的抗高压性能。
以及，在对所述源极区200S施加第三电压(例如，介于5V～10V)时，可进一步使对应栅极区200G的第五PN结PN5和第六PN结PN6，以及对应隔离区700的第四PN结PN4耗尽扩展。并且，由于第五PN结PN5靠近第四PN结PN4，从而使第五PN结PN5的耗尽层和第四PN结PN4的耗尽层容易相互穿通，如此即能够夹断所述源极区200S和所述漏极区200D之间的沟道区域，以关断所述栅驱动集成电路。
实施例二
与实施例一的区别在于，本实施例中的场板结构呈螺旋状连续延伸。
图2为本发明实施例二中的栅驱动集成电路的结构示意图，如图2所示，本实施例中的场板结构300’具有一连续延伸的第一导电层310’，所述第一导电层310’沿着从所述漏极区200D至所述栅极区200G的方向延伸。
即，所述场板结构300’中的第一导电层310’为单一结构层，从而可构成单层场板结构。需要说明的是，此处所述的“单层场板结构”是指第一导电层310’形成在单一结构层中，然而所述第一导电层310’的单一结构层其可以包括单一膜层或是包括多层依次堆叠的膜层。
继续参考图2所示，本实施例中，所述场板结构300’的所述第一导电层310’以所述漏极区200D为圆心，螺旋环绕所述漏极区200D，从而使所述第一导电层310’以远离所述漏极区200D并朝向所述栅极区200G的方向延伸。即，本实施例中，漏极区200D位于所述场板结构300’的中心区域，所述栅极区200G位于所述场板结构300’的外周围，因此所述场板结构300’的第一导电层310’螺旋环绕所述漏极区200D，从而能够以螺旋形式远离所述漏极区200D并朝向所述栅极区200G延伸。
当对所述场板结构300’靠近所述漏极区200D的端部施加高电压，并对所述场板结构300’靠近所述栅极区200G的端部施加低电压时(即，对所述第一导电层310’靠近漏极区200D的端部施加高电压，以及靠近栅极区200G的端部施加低电压)，则相应的可使所述第一导电层310’靠近漏极区200D的端部呈现为高电压，而靠近栅极区200G的端部呈现为低电压，此时基于连续延伸的第一导电层310’的电阻分压的作用下，可使所述第一导电层310’的电压从靠近漏极区的端部至靠近栅极区的端部逐步减低。基于此，则相应的使场板结构300’下方的衬底区域中的电场强度从所述漏极区200D往远离所述漏极区200D的方向依次减弱，即电场强度从所述漏极区200D至所述栅极区200G逐步递减。
本实施例中，所述栅极区200G也可以相应的为环状结构，并环绕所述场板结构300’；以及，所述源极区200S也可以为环状结构并环绕所述栅极区200G。
实施例三
本实施例中提供了一种栅驱动集成电路的形成方法。图3为本发明实施例三中的栅驱动集成电路的形成方法的流程示意图。如图3所述，所述形成方法包括：
步骤S100，提供一衬底，并在所述衬底中形成第一掺杂类型的漂移区；
步骤S200，在所述衬底上形成场板结构，所述场板结构为单一结构层并覆盖部分所述漂移区；
步骤S300，在所述衬底的所述漂移区中形成第一掺杂类型的漏极区、第一掺杂类型的源极区以及位于所述源极区和所述漏极区之间的第二掺杂类型的栅极区，以及所述场板结构位于所述栅极区和所述漏极区之间。
图4a～图4f为本发明实施例三中的栅驱动集成电路的形成方法在其制备过程中的结构示意图，下面结合附图对本实施例中的各个形成步骤进行详细说明。
首先，执行步骤S100，具体参考图4a所示，提供一衬底100，并在所述衬底100中形成有第一掺杂类型的漂移区110。
本实施例中，所述衬底100包括第二掺杂类型的基底120和形成在所述基底120上的第一掺杂类型的外延层，所述外延层用于构成所述漂移区110。所述外延层的厚度例如介于5μm～20μm之间，相应的使所述漂移区110的厚度介于5μm～20μm之间。
进一步的，参考图4a所示，所述形成方法还包括：在所述衬底100中形成第二掺杂类型的隔离区700，所述隔离区700贯穿所述外延层以延伸至所述基底120中，所述隔离区700相应的贯穿所述漂移区110。可以理解的是，通过形成所述隔离区700，并将所述隔离区700围绕出的衬底区域界定为器件区域，所述器件区域用于形成所述场效应晶体管和所述场板结构。本实施例中，所述隔离区700呈环状结构，以构成一隔离环，并界定出圆形或类圆形的器件区域。
其中，所述隔离区700的形成方法例如包括：对所述衬底执行第二掺杂类型的离子注入工艺，以形成具有第一深度值的第一掺杂区；接着，执行高温推进，以使第一掺杂区中的掺杂离子扩散至所述基底120并停止在所述基底120中，从而使所形成的隔离区700贯穿所述漂移区110。
可选的方案中，继续参考图4a所示，所述栅驱动集成电路的形成方法还包括：在所述衬底100的所述漂移区110中形成第二掺杂类型的表面场弱化区500，所述表面场弱化区500所对应的衬底表面用于构成后续需形成的场板结构的至少部分形成区域。即，后续所形成的场板结构至少部分形成在所述表面场弱化区500的上方。
进一步参考图4b所示，在形成所述场板结构之前，还包括：利用局部氧化隔离工艺(Local Oxidation of Silicon，LOCOS)形成部分嵌入至所述衬底100中的第一场氧化层410和第二场氧化层420，所述第一场氧化层410用于分隔后续所形成的源极区和栅极区(即，后续所形成的源极区和栅极区分别位于所述第一场氧化层410的两侧)，所述第二场氧化层420位于所述表面场弱化区500的上方。以及，在后续形成所述场板结构时，使所述场板结构形成在所述第二场氧化层420上。
具体的，所述第一场氧化层410和所述第二场氧化层420的形成方法例如包括：首先，在所述衬底100上形成掩膜层，所述掩膜层暴露出需形成所述第一场氧化层和第二场氧化层的区域；接着，执行氧化工艺，以将暴露出的衬底区域部分氧化，从而形成嵌入至所述衬底中的第一场氧化层410和所述第二场氧化层420。
此外，可选的方案中，在形成所述第一场化层410和所述第二场氧化层420的同时，还形成有第三场氧化层430，所述第三场氧化层430相应的部分嵌入至所述衬底100中，用于分隔所述隔离区700和所述源极区(即，后续所形成的源极区位于所述第三场氧化层430远离所述隔离区700的一侧)。
接着，执行步骤S200，具体参考图4c所示，在所述衬底100上形成场板结构300，所述场板结构300为单一结构层。本实施例中，所述场板结构300形成在所述第二场氧化层420上。
作为其中一个示例，所述场板结构300例如具有多个相互分隔的第一导电层310，多个所述第一导电层310位于同一结构层中并沿着预定方向呈单层排布，以利用多个第一导电层310构成多个耦合电容，从而由所述漏极区200D至所述栅极区200G的方向上，多个第一导电层310之间能够以耦合电容的方式依次耦合分压。
具体的，所形成的场板结构300中其第一导电层310可以为环状结构，以及所形成的多个所述第一导电层310以同心圆排布。可以认为，多个第一导电层310沿着预定方向排布即为：多个第一导电层310沿着从圆心依次由内环至外环而往远离圆心的方向排布。需要说明的是，在后续工艺中所形成的漏极区即对应在所述场板结构300的内环中，所形成的源极区对应在所述场板结构300的外环之外，因此可以认为，多个所述第一导电层310沿着由所述漏极区至所述源极区的方向依次单层排布，以使多个所述第一导电层310以所述漏极区为圆心呈同心圆排布(此时，所述预定方向即为：从漏极区至源极区的方向或者从源极区至漏极区的方向)。
继续参考图4c所示，在形成所述场板结构300的同时，还可在所述衬底100上形成一第二导电层320，所述第二导电层320位于所述场板结构300的一侧。具体的，所述场板结构300和所述第二导电层320的形成方法包括：
首先，在所述衬底100上形成一导电材料层(图中未示出)，所述导电材料层至少覆盖所述漂移区110；
接着，在所述导电材料层上形成掩膜层(图中未示出)，用于定义出场板结构的图形和第二导电层的图形，其中所述掩膜层对应所述场板结构和第二导电层之间的区域中设置有环状的第一开口，以及所述掩膜层对应所述场板结构的区域中开设有多个环状的第二开口，并且多个环状的所述第二开口呈同心圆排布，以及第一开口环绕在所述第二开口的外周围；以及，
接着，以所述掩膜层为掩膜刻蚀所述导电材料层，以在所述导电材料层中形成对应第一开口的第一分隔口和对应第二开口的第二分隔口，并利用所述第一分隔口分隔界定出所述第二导电层320和所述场板结构300，以及多个所述第二分隔口呈环状结构并界定出多个环状的第一导电层310，以构成所述场板结构300。即，所述场板结构300中的多个第一导电层310之间利用所述第二分隔口相互分隔。
由此，即可形成单一结构层的场板结构300，以及与所述场板结构300位于同一结构层中的第二导电层320。当然应当认识到，用于形成场板结构的导电材料层可以为单层膜层，也可以为具有多个相互堆叠的膜层。
此外，作用另一个示例，所述场板结构300例如具有一连续延伸的第一导电层，所述第一导电层沿着从所述漏极区200D至所述栅极区200G的方向连续延伸。如此，即可利用所述第一导电层构成一分压电阻，从而由所述漏极区200D至所述栅极区200G的方向上，能够利用连续延伸的第一导电层实现电阻分压。
进一步的，所述场板结构300的所述第一导电层例如是以所述漏极区200D为圆心，螺旋环绕所述漏极区200D，以使所述第一导电层以远离所述漏极区200D并朝向所述栅极区200G的方向螺旋延伸。
具体的，形成螺旋状延伸的场板结构的方法可包括如下步骤：
首先，在所述衬底100上形成一导电材料层，所述导电材料层覆盖所述漂移区110；
接着，在所述导电材料层上形成掩膜层，用于定义出场板结构的图形，其中所述掩膜层中开设有一螺旋状的开口；以及，
接着，以所述掩膜层为掩膜刻蚀所述导电材料层，以在所述导电材料层中形成对应所述开口的分隔口，所述分隔口呈螺旋状结构并界定出一螺旋延伸的第一导电层，以构成所述场板结构300。
接着，执行步骤S300，具体参考图4d和图4e所示，在所述衬底100的所述漂移区110中形成第一掺杂类型的漏极区200D、第一掺杂类型的源极区200S以及位于所述源极区200S和所述漏极区200D之间的第二掺杂类型的栅极区200G，以及所述场板结构300位于所述栅极区200G和所述漏极区200D之间。
本实施例中，所述漏极区200D位于所述场板结构300的内环场板的中心，所述栅极区200G环绕在所述场板结构300的外环场板的外围，以及所述源极区200S相应的呈圆环形，并环绕在所述栅极区200G的外周。以及，所述源极区200S还位于所述第一场氧化层410和第三场氧化层430之间，所述栅极区200D位于所述第一场氧化层410远离所述源极区200S的一侧，以及所述漏极区200D和所述栅极区200G之间由所述第二场氧化层420相互分隔。
具体的，所述栅极区200G的形成方法例如可包括如下步骤。
步骤一，具体参考图4d所示，在所述衬底100的所述漂移区110中依次形成一深阱区210和一浅阱区220，所述深阱区210和所述浅阱区220部分重叠，以及所述深阱区210的深度低于所述浅阱区220的深度。本实施例中，所述深阱区210相对于所述浅阱区220更靠近所述隔离区700。
进一步的，在形成所述栅极区的所述深阱区210的同时，还可形成一第二掺杂类型的体区610；或者也可以，在形成所栅极区的浅阱区220时，形成所述体区。所述体区610形成在所述漂移区110中并位于所述浅阱区210和所述表面场弱化区500之间并相对于所述深阱区210更靠近所述表面场弱化区500。本实施例中，所述体区610还与所述表面场弱化区500邻接或者部分重叠。
步骤二，具体参考图4e所示，在所述深阱区210和所述浅阱区220中形成一第二接触区230，所述第二接触区230一部分与所述深阱区210重叠，所述第二接触区230的另一部分与所述浅阱区220重叠。其中，所述深阱区210、所述浅阱区220和所述第二接触区230均为第二掺杂类型，并且所述深阱区210和所述浅阱区220的离子掺杂浓度低于所述第二接触区230的离子掺杂浓度。
可选的，在形成所述第二接触区230的同时，还包括形成所述漏极区200D和所述源极区200S。此外，在形成所述第二接触区230的同时，还可进一步形成第一接触区620在所述体区610中。
此外，所述栅驱动集成电路的形成方法还包括：
步骤S400，具体参考图4f所示，在所述衬底100上形成多个接触插塞800。其中，多个所述接触插塞800中包括：形成在所述漏极区上的第一接触插塞，形成在所述场板结构靠近所述漏极区的端部上的第二接触插塞，形成在所述场板结构靠近所述栅极区的端部上的第三接触插塞，形成在所述源极区上的第四接触插塞。
进一步的，在所述源极区200S、所述栅极区200G和所述第一接触区620上也均形成有所述接触插塞800。可选的，多个所述接触插塞800的顶表面相对于所述衬底的表面位于同一高度位置上(即，位于同一水平面上)。
具体的，所述接触插塞800的形成方法例如包括如下步骤。
第一步骤，在所述衬底100上形成一介质层810，所述介质层810覆盖所述衬底100的表面，并覆盖所述场板结构300。其中，所述介质层810可进一步利用平坦化工艺形成，以使所述介质层810具有一平坦的表面，从而使后续形成在所述介质层810中的多个导电插塞800的顶表面相应的位于同一高度位置上。
第二步骤，在所述介质层810中形成多个贯穿所述介质层的接触孔，所述接触孔对应后续需形成的接触插塞。本实施例中，所述源极区200S、所述漏极区200D、所述栅极区的所述第二接触区230、所述第一接触区620和所述场板结构300上均对应形成有所述接触孔，并通过所述接触孔暴露出。
第三步骤，在所述接触孔中填充导电材料，以形成所述接触插塞800。多个所述接触插塞800分别与对应的组件(例如，源极区200S、漏极区200D和栅极区200G等)电性连接。
继续参考图4f所示，在形成所述接触插塞800之后，还包括：在所述接触插塞800上形成互连线900，所述互连线900与所述接触插塞800连接用于传导电信号。其中，对应所述漏极区200D的接触插塞800和对应所述场板结构靠近所述漏极区的接触插塞800均连接至同一互连线900上；以及，对应所述第一接触区620的接触插塞800和对应所述场板结构远离所述漏区的接触插塞800均连接至同一互连线900上。
综上所述，本发明中的栅驱动集成电路中，结合了场板结构以避免在对漏极区施加高电压时在漏极区出现电场集中的现象，从而可以防止栅驱动集成电路容易被击穿的问题。
进一步的，还可基于具有掺杂类型相反的基底和漂移区，并设置表面场弱化区在漂移区中，从而在对漏极区施加高压时，即可使对应表面场弱化区的PN结的耗尽层和对应基底的PN结的耗尽层相互穿通。如此，即能够夹断靠近漏极区的相对高压区和靠近源极区的相对低压区，实现隔离高压的效果，可有效提高栅驱动集成电路的抗高压性能。
并且，本发明中的场板结构为单一结构层，其具备较小的厚度，因此并不会造成场板结构和衬底之间出现较大的台阶高度差，从而避免了对所构成的栅驱动集成电路的整体尺寸造成较大的影响。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (20)

1.一种栅驱动集成电路，其特征在于，包括：
衬底，所述衬底中形成有第一掺杂类型的漂移区；
场效应晶体管，所述场效应晶体管包括均形成在所述漂移区中的第一掺杂类型的漏极区、第一掺杂类型的源极区和第二掺杂类型的栅极区，所述栅极区位于所述源极区和所述漏极区之间；以及，
场板结构，形成在所述衬底上并位于所述栅极区和所述漏极区之间。
2.如权利要求1所述的栅驱动集成电路，其特征在于，所述场板结构具有多个相互分隔的第一导电层，多个所述第一导电层位于同一结构层中并沿着从所述漏极区至所述栅极区的方向依次呈单层排布。
3.如权利要求2所述的栅驱动集成电路，其特征在于，所述场板结构的所述第一导电层为环状结构，并且多个所述第一导电层以所述漏极区为圆心呈同心圆排布。
4.如权利要求1所述的栅驱动集成电路，其特征在于，所述场板结构具有一连续延伸的第一导电层，所述第一导电层以所述漏极区为中心螺旋环绕所述漏极区。
5.如权利要求1所述的栅驱动集成电路，其特征在于，还包括：
第一场氧化层，所述第一场氧化层部分嵌入至所述衬底中，并位于所述源极区和所述栅极区之间；以及，
第二场氧化层，所述第二场氧化层部分嵌入至所述衬底中，并位于所述栅极区和所述漏极区之间，以及所述场板结构形成在所述第二场氧化层上。
6.如权利要求1所述的栅驱动集成电路，其特征在于，还包括：
第二掺杂类型的表面场弱化区，所述表面场弱化区位于所述栅极区和所述漏极区之间并对应在所述场板结构下方的衬底中。
7.如权利要求6所述的栅驱动集成电路，其特征在于，还包括：
第二掺杂类型的体区，所述体区位于所述栅极区和所述表面场弱化区之间。
8.如权利要求7所述的栅驱动集成电路，其特征在于，所述体区在朝向所述漏极区的方向还扩展至所述表面场弱化区，并和所述表面场弱化区连接。
9.如权利要求1所述的栅驱动集成电路，其特征在于，所述衬底包括第二掺杂类型的基底和形成在所述基底上的第一掺杂类型的外延层，作为所述漂移区。
10.如权利要求9所述的栅驱动集成电路，其特征在于，还包括：
第二掺杂类型的环形隔离区，所述隔离区贯穿所述外延层至所述基底中，以将所述隔离区围绕出的衬底区域界定为器件区域，所述场效应晶体管和所述场板结构均形成在所述器件区域中。
11.如权利要求1所述的栅驱动集成电路，其特征在于，所述栅极区包括深阱区、浅阱区和第二接触区，所述深阱区的深度低于所述浅阱区的深度，并且所述深阱区和所述浅阱区部分重叠，所述第二接触区的一部分与所述深阱区重叠，所述第二接触区的另一部分与所述浅阱区重叠。
12.一种栅驱动集成电路的形成方法，其特征在于，包括：
提供衬底，并在所述衬底中形成第一掺杂类型的漂移区；
在所述衬底上形成场板结构，所述场板结构为单一结构层并覆盖部分所述漂移区；以及，
在所述漂移区中形成第一掺杂类型的漏极区、第一掺杂类型的源极区以及位于所述源极区和所述漏极区之间的第二掺杂类型的栅极区，以及所述场板结构位于所述栅极区和所述漏极区之间。
13.如权利要求12所述的栅驱动集成电路的形成方法，其特征在于，在形成所述场板结构之前，还包括：
在所述漂移区中形成第二掺杂类型的表面场弱化区，所述表面场弱化区对应的衬底表面构成所述场板结构的至少部分形成区域。
14.如权利要求13所述的栅驱动集成电路的形成方法，其特征在于，在形成所述表面场弱化区之后，以及形成所述场板结构之前，还包括利用局部氧化隔离工艺形成部分嵌入至所述衬底中的第一场氧化层和第二场氧化层，所述第一场氧化层用于分隔所述源极区和所述栅极区，所述第二场氧化层位于所述表面场弱化区的上方。
15.如权利要求12所述的栅驱动集成电路的形成方法，其特征在于，所述场板结构的形成方法包括：
在所述衬底上形成导电材料层；
在所述导电材料层上形成掩膜层，用于定义出场板结构的图形，其中所述掩膜层中开设有多个环状的开口，多个环状的所述开口呈同心圆排布；以及，
以所述掩膜层为掩膜刻蚀所述导电材料层，以在所述导电材料层中形成多个对应所述开口的分隔口，多个所述分隔口呈环状结构并界定出多个环状的第一导电层，以构成所述场板结构；
或者，所述场板结构的形成方法包括：
在所述衬底上形成导电材料层；
在所述导电材料层上形成掩膜层，用于定义出场板结构的图形，其中所述掩膜层中开设有一螺旋状的开口；以及，
以所述掩膜层为掩膜刻蚀所述导电材料层，以在所述导电材料层中形成对应所述开口的分隔口，所述分隔口呈螺旋状结构并界定出一螺旋延伸的第一导电层，以构成所述场板结构。
16.如权利要求12所述的栅驱动集成电路的形成方法，其特征在于，所述衬底包括第二掺杂类型的基底和形成在所述基底上的第一掺杂类型的外延层，作为所述漂移区。
17.如权利要求16所述的栅驱动集成电路的形成方法，其特征在于，在形成所述场板结构之前，还包括：
在所述衬底中形成第二掺杂类型的环形隔离区，所述隔离区贯穿所述外延层以延伸至所述基底中，并将所述隔离区围绕出的衬底区域界定为器件区域，所述器件区域用于形成所述场效应晶体管和所述场板结构。
18.如权利要求12所述的栅驱动集成电路的形成方法，其特征在于，所述栅极区的形成方法包括：
在所述漂移区中依次形成深阱区和浅阱区，所述深阱区的深度低于所述浅阱区的深度，并且所述深阱区和所述浅阱区部分重叠；以及，
在所述深阱区和所述浅阱区中形成第二接触区，所述第二接触区一部分与所述深阱区重叠，所述第二接触区的另一部分与所述浅阱区重叠。
19.如权利要求18所述的栅驱动集成电路的形成方法，其特征在于，在形成所述栅极区的所述浅阱区的同时还形成第二掺杂类型的体区，或者在形成所述栅极区的所述浅阱区的同时还形成第二掺杂类型的体区，所述体区位于所述浅阱区和所述表面场弱化区之间。
20.如权利要求19所述的栅驱动集成电路的形成方法，其特征在于，在形成所述栅极区的所述第二接触区的同时，还形成所述源极区和所述漏极区。
CN201811527598.4A 2018-12-13 2018-12-13 栅驱动集成电路及其形成方法 Active CN111326583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811527598.4A CN111326583B (zh) 2018-12-13 2018-12-13 栅驱动集成电路及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811527598.4A CN111326583B (zh) 2018-12-13 2018-12-13 栅驱动集成电路及其形成方法

Publications (2)

Publication Number Publication Date
CN111326583A true CN111326583A (zh) 2020-06-23
CN111326583B CN111326583B (zh) 2022-07-29

Family

ID=71168428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811527598.4A Active CN111326583B (zh) 2018-12-13 2018-12-13 栅驱动集成电路及其形成方法

Country Status (1)

Country Link
CN (1) CN111326583B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130060A (zh) * 2010-12-24 2011-07-20 日银Imp微电子有限公司 一种用于直接驱动功率器件的高压栅驱动芯片的制备方法
CN102646701A (zh) * 2012-05-04 2012-08-22 上海先进半导体制造股份有限公司 一种jfet器件及其形成方法
US20140062578A1 (en) * 2012-09-04 2014-03-06 Macronix International Co., Ltd. Semiconductor structure having an active device and method for manufacturing and manipulating the same
US20150200309A1 (en) * 2014-01-16 2015-07-16 Fuji Electric Co., Ltd. Junction field effect transistor
US20150325694A1 (en) * 2014-05-12 2015-11-12 Macronix International Co., Ltd. Semiconductor device, method of manufacturing the same and method of operating the same
CN105097801A (zh) * 2014-05-19 2015-11-25 旺宏电子股份有限公司 半导体元件、其制造方法与其操作方法
US20160260704A1 (en) * 2015-03-04 2016-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. High Voltage Device with a Parallel Resistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130060A (zh) * 2010-12-24 2011-07-20 日银Imp微电子有限公司 一种用于直接驱动功率器件的高压栅驱动芯片的制备方法
CN102646701A (zh) * 2012-05-04 2012-08-22 上海先进半导体制造股份有限公司 一种jfet器件及其形成方法
US20140062578A1 (en) * 2012-09-04 2014-03-06 Macronix International Co., Ltd. Semiconductor structure having an active device and method for manufacturing and manipulating the same
US20150200309A1 (en) * 2014-01-16 2015-07-16 Fuji Electric Co., Ltd. Junction field effect transistor
US20150325694A1 (en) * 2014-05-12 2015-11-12 Macronix International Co., Ltd. Semiconductor device, method of manufacturing the same and method of operating the same
CN105097801A (zh) * 2014-05-19 2015-11-25 旺宏电子股份有限公司 半导体元件、其制造方法与其操作方法
US20160260704A1 (en) * 2015-03-04 2016-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. High Voltage Device with a Parallel Resistor

Also Published As

Publication number Publication date
CN111326583B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
US8178923B2 (en) Power semiconductor device having low gate input resistance
US8084817B2 (en) Semiconductor device and method for fabricating the same
US8198684B2 (en) Semiconductor device with drain voltage protection for ESD
KR20090103607A (ko) 레벨 시프트 소자들을 구비하는 고압 반도체소자 및 그의제조방법
SG191583A1 (en) Self-aligned body fully isolated device
US8896057B1 (en) Semiconductor structure and method for manufacturing the same
CN108496252A (zh) 功率半导体装置以及功率半导体装置的制造方法
KR20140112629A (ko) Ldmos 소자와 그 제조 방법
JP4997694B2 (ja) 半導体装置およびその製造方法
US20070090454A1 (en) Transistor device
EP2421044A1 (en) Edge Termination Region for Semiconductor Device
JP7147703B2 (ja) 半導体装置
TWI587402B (zh) 高壓半導體裝置及其製造方法
CN111326583B (zh) 栅驱动集成电路及其形成方法
CN111223931B (zh) 沟槽mosfet及其制造方法
CN111326581B (zh) 栅驱动集成电路及其形成方法
CN111326582A (zh) 栅驱动集成电路
CN111326580B (zh) 栅驱动集成电路及其形成方法
CN111326569B (zh) 栅驱动集成电路
CN109427882B (zh) 具有屏蔽栅的沟槽栅mosfet及其制造方法
CN111326579B (zh) 栅驱动集成电路
RU2810689C1 (ru) Полупроводниковая структура и способ ее изготовления
US10998439B2 (en) Gate driver integrated circuit
CN113948571B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant