CN111312868A - 一种led芯片的刻蚀方法 - Google Patents
一种led芯片的刻蚀方法 Download PDFInfo
- Publication number
- CN111312868A CN111312868A CN202010259486.6A CN202010259486A CN111312868A CN 111312868 A CN111312868 A CN 111312868A CN 202010259486 A CN202010259486 A CN 202010259486A CN 111312868 A CN111312868 A CN 111312868A
- Authority
- CN
- China
- Prior art keywords
- etching
- coating
- patterned
- etching method
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000011248 coating agent Substances 0.000 claims abstract description 41
- 238000000576 coating method Methods 0.000 claims abstract description 41
- 239000000126 substance Substances 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000002904 solvent Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- 239000003504 photosensitizing agent Substances 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 47
- 238000011161 development Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明提供了一种LED芯片的刻蚀方法，通过在预设条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应；之后去除反应后的物质，即可得到具有预设图形的待图形化膜层，不需要额外的刻蚀工艺，进而极大程度的简化了制作流程，降低了制作成本。
Description
技术领域
本发明涉及芯片制程技术领域，更具体地说，涉及一种LED芯片的刻蚀方法。
背景技术
随着科学技术的不断发展，各种各样的LED器件已广泛应用于人们的生活、工作和工业中，为人们的日常生活带来了极大的便利。
但是，目前LED芯片的图形制作需要使用感光胶曝光显影进行图形转移，其制作流程很长，工艺复杂且制作成本较高。
发明内容
有鉴于此，为解决上述问题，本发明提供一种LED芯片的刻蚀方法，技术方案如下：
一种LED芯片的刻蚀方法，所述刻蚀方法包括：
提供一外延层结构，所述外延层结构上具有待图形化膜层；
在所述待图形化膜层上设置感光刻蚀涂层；
对所述感光刻蚀涂层进行曝光显影，形成图形化的目标感光刻蚀涂层；
在预设条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应；
去除反应后的物质，得到具有预设图形的待图形化膜层。
优选的，在上述刻蚀方法中，在对所述感光刻蚀涂层进行曝光显影之前，所述刻蚀方法还包括：
对所述感光刻蚀涂层进行低温烘烤，以固化所述感光刻蚀涂层。
优选的，在上述刻蚀方法中，所述低温烘烤的温度范围为30℃-70℃，包括端点值。
优选的，在上述刻蚀方法中，所述感光刻蚀涂层的厚度为0.5微米-10微米，包括端点值。
优选的，在上述刻蚀方法中，所述感光刻蚀涂层的材料至少为氢氟酸和感光剂的混合物。
优选的，在上述刻蚀方法中，所述对所述感光刻蚀涂层进行曝光显影，形成图形化的目标感光刻蚀涂层，包括：
对所述感光刻蚀涂层的曝光量为：40毫焦-500毫焦，包括端点值；
对所述感光刻蚀涂层的显影时间为：10秒-500秒，包括端点值。
优选的，在上述刻蚀方法中，所述在预设条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应，包括：
在高温烘烤的条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应。
优选的，在上述刻蚀方法中，所述高温烘烤的温度范围为80℃-200℃，包括端点值。
优选的，在上述刻蚀方法中，所述去除反应后的物质，得到具有预设图形的待图形化膜层，包括：
采用水或低浓度去除溶剂将反应后的物质去除。
优选的，在上述刻蚀方法中，去除反应后物质的去除时间为10秒-2000秒，包括端点值；
当采用低浓度去除溶剂时，浓度范围为：0.5％-30％，包括端点值。
相较于现有技术，本发明实现的有益效果为：
本发明提供的一种LED芯片的刻蚀方法，通过在预设条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应；之后去除反应后的物质，即可得到具有预设图形的待图形化膜层，不需要额外的刻蚀工艺，进而极大程度的简化了制作流程，降低了制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种LED芯片的刻蚀方法的流程示意图；
图2为图1所示刻蚀方法相对应的一种结构示意图；
图3为图1所示刻蚀方法相对应的另一种结构示意图；
图4为图1所示刻蚀方法相对应的又一种结构示意图；
图5为图1所示刻蚀方法相对应的又一种结构示意图；
图6为本发明实施例提供的另一种LED芯片的刻蚀方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
传统的LED芯片的图形化刻蚀工艺主要包括以下步骤：
(1)通过使用光刻胶在待制作图形层上涂布。
(2)使用曝光机对已涂布的光刻胶进行曝光，以实现图形转移。
(3)使用显影液对曝光后的非图形区域进行湿法去除。
(4)使用干法/湿法刻蚀对光刻胶未覆盖区域进行刻蚀，在待制作图形层上形成表面图形。
(5)去除图形层表面的光刻胶达到最终想要的膜层图形。
其制程要形成图形化膜层，需要使用光刻胶进行刻蚀遮挡，并且将光刻胶图形化后还需要再进一步进行干法/湿法刻蚀，导致其工艺流程比较复杂且制程的成本较高。
基于上述问题，本申请提供了一种LED芯片的刻蚀方法，其不需要额外的刻蚀工艺，进而极大程度的简化了制作流程，降低了制作成本。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种LED芯片的刻蚀方法的流程示意图。
所述刻蚀方法包括：
S101：如图2所示，提供一外延层结构，所述外延层结构上具有待图形化膜层15。
在该步骤中，所述外延层结构包括但不限定于包括衬底11、N型氮化镓层12、多量子阱层13、P型氮化镓层14等结构膜层。
所述待图形化膜层15包括但不限定于ITO膜层或SiO2膜层等。
S102：如图3所示，在所述待图形化膜层15上设置感光刻蚀涂层16。
S103：如图4所示，对所述感光刻蚀涂层16进行曝光显影，形成图形化的目标感光刻蚀涂层17。
S104：在预设条件下，使所述目标感光刻蚀涂层17与所述待图形化膜层15进行反应。
S105：如图5所示，去除反应后的物质，得到具有预设图形的待图形化膜层15。
在该实施例中，通过在预设条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应；之后去除反应后的物质，即可得到具有预设图形的待图形化膜层，不需要额外的刻蚀工艺，进而极大程度的简化了制作流程，降低了制作成本。
进一步的，基于本发明上述实施例，参考图6，图6为本发明实施例提供的另一种LED芯片的刻蚀方法的流程示意图。
在对所述感光刻蚀涂层16进行曝光显影之前，所述刻蚀方法还包括：
S106：对所述感光刻蚀涂层16进行低温烘烤，以固化所述感光刻蚀涂层16。
在该实施例中，所述低温烘烤的温度范围为30℃-70℃，包括端点值。例如，所述低温烘烤的温度为40℃或50℃或65℃等，其滴液量为0.5克-10克。
当固化完成后的感光刻蚀涂层16，其厚度为0.5微米-10微米，包括端点值。例如，所述感光刻蚀涂层的厚度为1.5微米或3微米或6.8微米等。
进一步的，基于本发明上述实施例，所述感光刻蚀涂层16的材料至少为氢氟酸和感光剂的混合物。
在该实施例中，当所述待图形化膜层15的材料发生改变时，所述感光刻蚀涂层16的材料也可以相应进行变化，保证感光刻蚀涂层16和待图形化膜层15可以在一定环境下发生反应。
进一步的，基于本发明上述实施例，所述对所述感光刻蚀涂层16进行曝光显影，形成图形化的目标感光刻蚀涂层17，包括：
对所述感光刻蚀涂层16的曝光量为：40毫焦-500毫焦，包括端点值；例如，曝光量为68毫焦或150毫焦或468毫焦等。
对所述感光刻蚀涂层16的显影时间为：10秒-500秒，包括端点值。例如，显影时间为35秒或265秒或367秒等。
进一步的，基于本发明上述实施例，所述在预设条件下，使所述目标感光刻蚀涂层17与所述待图形化膜层15进行反应，包括：
在高温烘烤的条件下，使所述目标感光刻蚀涂层17与所述待图形化膜层15进行反应。
在该实施例中，所述高温烘烤的温度范围为80℃-200℃，包括端点值。例如，所述高温烘烤的温度为90℃或150℃或187℃等。
进一步的，基于本发明上述实施例，所述去除反应后的物质，得到具有预设图形的待图形化膜层，包括：
采用水或低浓度去除溶剂将反应后的物质去除。
在该实施例中，去除反应后物质的去除时间为10秒-2000秒，包括端点值；
当采用低浓度去除溶剂时，浓度范围为：0.5％-30％，包括端点值。
通过上述描述可知，本发明提供的一种LED芯片的刻蚀方法，通过在预设条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应；之后去除反应后的物质，即可得到具有预设图形的待图形化膜层，不需要额外的刻蚀工艺，进而极大程度的简化了制作流程，降低了制作成本。
以上对本发明所提供的一种LED芯片的刻蚀方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种LED芯片的刻蚀方法，其特征在于，所述刻蚀方法包括：
提供一外延层结构，所述外延层结构上具有待图形化膜层；
在所述待图形化膜层上设置感光刻蚀涂层；
对所述感光刻蚀涂层进行曝光显影，形成图形化的目标感光刻蚀涂层；
在预设条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应；
去除反应后的物质，得到具有预设图形的待图形化膜层。
2.根据权利要求1所述的刻蚀方法，其特征在于，在对所述感光刻蚀涂层进行曝光显影之前，所述刻蚀方法还包括：
对所述感光刻蚀涂层进行低温烘烤，以固化所述感光刻蚀涂层。
3.根据权利要求2所述的刻蚀方法，其特征在于，所述低温烘烤的温度范围为30℃-70℃，包括端点值。
4.根据权利要求1所述的刻蚀方法，其特征在于，所述感光刻蚀涂层的厚度为0.5微米-10微米，包括端点值。
5.根据权利要求1所述的刻蚀方法，其特征在于，所述感光刻蚀涂层的材料至少为氢氟酸和感光剂的混合物。
6.根据权利要求1所述的刻蚀方法，其特征在于，所述对所述感光刻蚀涂层进行曝光显影，形成图形化的目标感光刻蚀涂层，包括：
对所述感光刻蚀涂层的曝光量为：40毫焦-500毫焦，包括端点值；
对所述感光刻蚀涂层的显影时间为：10秒-500秒，包括端点值。
7.根据权利要求1所述的刻蚀方法，其特征在于，所述在预设条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应，包括：
在高温烘烤的条件下，使所述目标感光刻蚀涂层与所述待图形化膜层进行反应。
8.根据权利要求7所述的刻蚀方法，其特征在于，所述高温烘烤的温度范围为80℃-200℃，包括端点值。
9.根据权利要求1所述的刻蚀方法，其特征在于，所述去除反应后的物质，得到具有预设图形的待图形化膜层，包括：
采用水或低浓度去除溶剂将反应后的物质去除。
10.根据权利要求9所述的刻蚀方法，其特征在于，去除反应后物质的去除时间为10秒-2000秒，包括端点值；
当采用低浓度去除溶剂时，浓度范围为：0.5％-30％，包括端点值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010259486.6A CN111312868B (zh) | 2020-04-03 | 2020-04-03 | 一种led芯片的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010259486.6A CN111312868B (zh) | 2020-04-03 | 2020-04-03 | 一种led芯片的刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111312868A true CN111312868A (zh) | 2020-06-19 |
| CN111312868B CN111312868B (zh) | 2021-07-09 |
Family
ID=71160974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010259486.6A Active CN111312868B (zh) | 2020-04-03 | 2020-04-03 | 一种led芯片的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111312868B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397374A (en) * | 1977-02-07 | 1978-08-25 | Toshiba Corp | Mask producing method |
| JPH0714841A (ja) * | 1993-06-21 | 1995-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN104332398A (zh) * | 2013-07-23 | 2015-02-04 | 中国科学院物理研究所 | 一种大面积制备伞状硅锥复合结构阵列的方法 |
-
2020
- 2020-04-03 CN CN202010259486.6A patent/CN111312868B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397374A (en) * | 1977-02-07 | 1978-08-25 | Toshiba Corp | Mask producing method |
| JPH0714841A (ja) * | 1993-06-21 | 1995-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN104332398A (zh) * | 2013-07-23 | 2015-02-04 | 中国科学院物理研究所 | 一种大面积制备伞状硅锥复合结构阵列的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111312868B (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8530147B2 (en) | Patterning process | |
| US20110081618A1 (en) | Litho-litho etch (lle) double patterning methods | |
| CN102830588A (zh) | 相移光掩模制作方法 | |
| CN111312868B (zh) | 一种led芯片的刻蚀方法 | |
| CN112320752A (zh) | 负性光刻胶图形化膜层的制备方法 | |
| CN102866574B (zh) | 相移光掩模制作方法 | |
| TW201236050A (en) | Method for fabricating semiconductor devices with fine patterns | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| CN102866575B (zh) | 相移光掩模制作方法 | |
| JP5966808B2 (ja) | 半導体装置の製造方法 | |
| JP2853101B2 (ja) | 半導体装置の製造方法 | |
| KR100299517B1 (ko) | 반도체 소자의 제조방법 | |
| KR0171985B1 (ko) | 반도체 장치의 감광막 패턴 형성방법 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| TWI254977B (en) | Method for shrinking the image of photoresist | |
| KR100437621B1 (ko) | 반도체소자의제조방법 | |
| KR19990057890A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100250265B1 (ko) | 미세 패턴 형성 방법 | |
| JPS6231122A (ja) | パタ−ン形成方法 | |
| KR0170898B1 (ko) | 액상 실리레이션을 이용한 감광막패턴 제조방법 | |
| KR0128384B1 (ko) | 포토레지스트 패턴 형성 방법 | |
| JPS63313866A (ja) | 半導体装置の製造方法 | |
| KR20050030343A (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A etching method for LED chips Granted publication date: 20210709 Pledgee: Jiujiang Bank Co.,Ltd. Nanchang Branch Pledgor: JIANGXI QIANZHAO PHOTOELECTRIC CO.,LTD. Registration number: Y2024980001944 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |