CN111279467A - 基于离子阱的多状态器件 - Google Patents

基于离子阱的多状态器件 Download PDF

Info

Publication number
CN111279467A
CN111279467A CN201880070106.5A CN201880070106A CN111279467A CN 111279467 A CN111279467 A CN 111279467A CN 201880070106 A CN201880070106 A CN 201880070106A CN 111279467 A CN111279467 A CN 111279467A
Authority
CN
China
Prior art keywords
diffusion barrier
ion diffusion
gate dielectric
stack
current collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880070106.5A
Other languages
English (en)
Other versions
CN111279467B (zh
Inventor
李宁
李允锡
J·德索萨
D·萨达纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111279467A publication Critical patent/CN111279467A/zh
Application granted granted Critical
Publication of CN111279467B publication Critical patent/CN111279467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H01M4/0402—Methods of deposition of the material
    • H01M4/0421—Methods of deposition of the material involving vapour deposition
    • H01M4/0423—Physical vapour deposition
    • H01M4/0426—Sputtering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2300/00—Electrolytes
    • H01M2300/0017—Non-aqueous electrolytes
    • H01M2300/0065—Solid electrolytes
    • H01M2300/0068—Solid electrolytes inorganic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Secondary Cells (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cell Electrode Carriers And Collectors (AREA)

Abstract

提供了一种半导体结构，其包含控制栅极偏压并具有增加的输出电压保持率和电压分辨率的非易失性电池。该半导体结构可以包括半导体衬底，该半导体衬底包括位于源极/漏极区域之间的至少一个沟道区域。栅极电介质材料位于半导体衬底的沟道区域上。电池堆叠位于栅极电介质材料上。该电池堆叠包括：位于栅极电介质材料上的阴极集电器，位于阴极集电器上的阴极材料，位于阴极材料上的第一离子扩散阻挡材料，位于第一离子扩散阻挡材料上的电解质，位于电解质上的第二离子扩散阻挡材料，位于第二离子扩散阻挡材料上的阳极区域和位于阳极区域上的阳极集电器。

Description

基于离子阱的多状态器件
背景技术
本发明涉及半导体技术。更具体地，本发明涉及一种半导体结构，其包含控制栅极偏置的非易失性电池，该结构可用于神经形态计算。
神经形态技术旨在模仿人脑的神经网络架构。该技术的起源可以追溯到1980年代后期。近年来，人们对神经形态工程产生了新的兴趣。类脑芯片的基本前提是复制单个神经元的形态并建立人工神经系统。最终目标是创建一种计算机，该计算机可以复制人脑的某些基本特征。
尽管人脑的神经科学研究尚未完成，但正在进行工作以实现脑计算机类比。尽管神经科学尚未完全掌握人脑的所有复杂性，但神经形态工程师仍致力于设计一种计算机，该计算机具有迄今为止已知的三个大脑特征：较低的功耗(人脑使用较少的能量，但是却极其复杂)，容错(大脑失去神经元并且仍然能够运行，而微处理器可能会受到一个晶体管的丢失的影响)并且无需进行编程(与计算机不同，大脑能够自发地学习并响应来自环境的信号)。
因此，需要神经形态计算的进步，以设计具有人脑特征的计算机。
发明内容
提供一种半导体结构，该半导体结构包含控制栅极偏压的非易失性电池。非易失性电池具有改善的输出电压保持率和增加的电压分辨率，因此该结构可用于神经形态计算。“非易失性电池”是指基于类似电池的结构的多状态模拟存储设备。
在本发明的一个方面，提供了一种半导体结构。在本发明的一个实施例中，半导体结构可以包括半导体衬底，该半导体衬底包括位于源极/漏极区域之间的至少一个沟道区域。栅极电介质材料位于半导体衬底的沟道区域上。电池堆叠位于栅极电介质材料上。根据本发明，电池堆叠包括位于栅极电介质材料上的阴极集电器，位于阴极集电器上的阴极材料，位于阴极材料上的第一离子扩散阻挡材料，位于第一离子扩散阻挡材料上的电解质，位于电解质上的第二离子扩散阻挡材料，位于第二离子扩散阻挡材料上的阳极区域和位于阳极区域上的阳极集电器。
在本发明的另一方面，提供一种形成半导体结构的方法。在本发明的一个实施例中，该方法可以包括在半导体衬底的表面上提供栅极电介质材料的材料堆叠和电池堆叠。电池堆叠包括位于栅极电介质材料上的阴极集电器，位于阴极集电器上的阴极材料，位于阴极材料上的第一离子扩散阻挡材料，位于第一离子扩散阻挡材料上的电解质，位于电解质上的第二离子扩散阻挡层，位于第二离子扩散阻挡层材料的顶部的阳极集电器。源极/漏极区可以形成在半导体衬底中并且在材料堆叠的相对侧上。源极/漏极区域可以在形成材料堆叠之前或之后形成。
在本发明的一些实施方式中，在形成阳极集电器之前，在第二离子扩散阻挡材料上沉积阳极区域。在本发明的其他实施方式中，在形成电池堆叠之后执行的充电/再充电过程中，在第二离子扩散阻挡材料与阳极集电器之间形成阳极区域。
附图说明
图1是实施本发明的半导体结构的截面图，该半导体结构包括栅极电介质材料的材料堆叠和位于半导体衬底上的电池堆叠；
图2是在间隔物形成之后的图1中所示的结构的截面图。
具体实施方式
现在将通过参考以下讨论和附图来更详细地描述本发明的实施例。注意，提供附图仅用于说明性目的，因此未按比例绘制。还应注意，相同和相应的元件由相同的附图标记指代。
在下面的描述中，阐述了许多具体细节，例如特定的结构、部件、材料、尺寸、处理步骤和技术，以便提供对本发明的各种实施例的理解。然而，本领域的普通技术人员将意识到，可以在没有这些具体细节的情况下实践本发明的各种实施例。在其他情况下，没有详细描述公知的结构或处理步骤，以避免使本发明不清楚。
将理解的是，当称作为层、区域或衬底的元件在另一元件“上”或“之上”时，其可以直接在另一元件之上或也可以存在中间元件。相反，当一个元件被称为“直接在另一元件上”或“直接在另一元件之上”时，则不存在中间元件。还应当理解，当一个元件被称为在另一个元件“下”或“之下”时，它可以直接在另一个元件下或之下，或者可以存在中间元件。相反，当一个元件被称为“直接在另一个元件下”或“直接在另一个元件之下”时，则不存在中间元件。
首先参考图1，示出了实施本发明的半导体结构。图1所示的结构包括栅极电介质材料14的材料堆叠和位于半导体衬底10上的电池堆叠16。在本发明的一些实施例中(如图所示)，栅极电介质材料14具有侧壁边缘。与电池堆叠16的侧壁边缘垂直于对齐的电池。
材料堆叠(14/16)位于形成在衬底10中的源极/漏极区域12L，12R之间。在本发明的一些实施例中，材料堆叠(14/16)的一部分可以在每个源极/漏极区域12L、12R上方延伸。尽管描述和说明了单个材料堆叠(14/16)，但是可以想到在衬底10上形成多个材料堆叠(14/16)的本发明的实施例，其中每个材料堆叠位于存在于半导体衬底10中的其他源极/漏极区域之间。
在本发明的一个实施例中，源极/漏极区域12L可以是源极区域，而源极/漏极区域12R可以是漏极区域。在本发明的又一个实施例中，源极/漏极区域12L可以是漏极区域，而源极/漏极区域12R可以是源极区域。位于源极/漏极区域12L，12R之间并且在材料堆叠(14/16)下方的衬底10的区域在本文中可以被称为沟道区域11。
衬底10可以由至少一种半导体材料构成。本文使用术语“半导体材料”来表示具有半导体特性的材料。可以用作衬底10的半导体材料的示例包括硅(Si)、锗(Ge)、硅锗合金(SiGe)、碳化硅(SiC)、碳化硅锗(SiGeC)、III-V族化合物半导体或II-VI化合物半导体。III-V族化合物半导体是包括元素周期表的第III族的至少一种元素和元素周期表的第V族的至少一种元素的材料。II-VI化合物半导体是包括元素周期表的第II族的至少一种元素和元素周期表的第VI族的至少一种元素的材料。
在本发明的一个实施例中，可以提供衬底10的半导体材料是体半导体衬底。“体”是指半导体衬底10完全由至少一种如上所述的半导体材料构成。在一示例中，衬底10可以完全由硅构成。在本发明的一些实施例中，衬底10可以包括多层半导体材料堆叠，该多层半导体材料堆叠包括如上所定义的至少两种不同的半导体材料。在一个示例中，多层半导体材料堆叠可以以任何顺序包括Si和硅锗合金的堆叠。
在本发明的另一个实施例中，衬底10由绝缘体上半导体(SOI)衬底的最顶层半导体材料层构成。SOI衬底还将包括：包括上述半导体材料之一的操作衬底(未示出)；以及例如在最顶部的半导体材料层下方的掩埋氧化物的绝缘体层(未示出)。
在本发明的又一个实施例中，结构10由最顶层的半导体材料层和例如二氧化硅的电介质材料(未示出)构成。
在上述本发明的任何实施例中，可以提供衬底10的半导体材料可以是单晶半导体材料。可以提供衬底10的半导体材料可以具有任何众所周知的晶体取向。例如，可以提供衬底10的半导体材料的晶体取向可以是{100}、{110}或{111}。除了特别提到的那些之外，还可以使用其他晶体取向。
衬底10可以具有从10μm到5mm的厚度。衬底10也可以使用小于或大于上述厚度值的其他厚度。
源极/漏极区域12L、12R存在于衬底10的上半导体材料部分中，并且位于材料堆叠(14/16)的相对侧。源极/漏极区域12L、12R包括p型或n型掺杂剂。
术语“p型”是指将杂质添加到本征半导体中，该添加产生价电子的缺陷。在含硅的半导体材料中，p型掺杂剂即杂质的实例包括但不限于硼、铝、镓和铟。术语“n型掺杂剂”是指添加贡献自由电子到本征半导体的杂质。在含硅的半导体材料中，n型掺杂剂即杂质的例子包括但不限于锑、砷和磷。源极/漏极区域12L、12R具有在本领域技术人员公知的范围内的掺杂剂浓度(p型或n型)。在一示例中，源极/漏极区域12L、12R具有从1E18原子/cm3至1E20原子/cm3的掺杂剂浓度。
材料堆叠(14/16)的栅极电介质材料14可以包括电介质氧化物、氮化物和/或氮氧化物。在一示例中，栅极电介质材料14可以是介电常数大于二氧化硅的高k材料。示例性高k电介质包括但不限于HfO2、ZrO2、La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、SiON、SiNx、其硅酸盐及其合金。x的每个值独立地为0.5到3，y的每个值独立地为0到2。在本发明的一些实施例中，可以形成由不同的栅极电介质材料(例如二氧化硅)和高k栅极电介质构成的多层栅极电介质结构，并用作栅极电介质材料14。
栅极电介质材料14可以通过任何沉积工艺形成，包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、物理气相沉积(PVD)、溅射或原子层沉积。在本发明的一个实施例中，栅极电介质材料14的厚度可以在1nm至10nm的范围内。栅极电介质材料14也可以使用小于或大于上述厚度范围的其他厚度。
形成在栅极电介质材料14上的电池材料堆叠16可以从底部到顶部包括阴极集电器18、阴极材料20、第一离子扩散阻挡材料22、电解质24、第二离子扩散阻挡材料26、阳极区域28和阳极集电器30。阴极集电器18、阴极材料20、第一离子扩散阻挡材料22、电解质24、第二离子扩散阻挡材料26、阳极区域28和阳极集电器30一个接一个地堆叠。阳极区域28可以是沉积的阳极材料，或者它可以是在充电/再充电过程中形成的累积区域。
阴极集电器18可包括任何金属电极材料，例如钛(Ti)、铂(Pt)、镍(Ni)、铜(Cu)和氮化钛(TiN)。在一个示例中，阴极集电器18包括从底部到顶部的钛(Ti)、铂(Pt)和钛(Ti)的堆叠。可以利用包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、蒸发、溅射或镀覆的沉积工艺来形成阴极集电器电极18。阴极集电电极18可具有5nm至20nm的厚度。阴极集电器18也可以使用小于或大于上述厚度值的其他厚度。
阴极材料20可以由电池中使用的任何材料构成。在本发明的一个实施方案中，阴极材料20由锂化材料例如锂基混合氧化物构成。可以使用的锂基混合氧化物的实例包括但不限于锂钴氧化物(LiCoO2)、锂镍氧化物(LiNiO2)、锂锰氧化物(LiMn2O4)、锂钴锰氧化物(LiCoMnO4)、锂镍锰钴氧化物(LiNixMnyCozO2)、五氧化二钒锂(LiV2O5)或磷酸铁锂(LiFePO4)。
可以利用溅射工艺来形成阴极材料20。在本发明的一个实施例中，溅射可包括使用任何前驱物源极材料或前驱物源极材料的组合。在一示例中，锂前驱物源极材料和钴前驱物源极材料用于形成锂钴混合氧化物。溅射可以在惰性气体和氧气的混合物中进行。在本发明的这种实施方案中，惰性气体/氧气混合物的氧含量可以为0.1原子％至70原子％，混合物的其余部分包括惰性气体。可以使用的惰性气体的例子包括氩气、氦气、氖气、氮气或其任何组合。
阴极材料20可以具有20纳米至200纳米的厚度。阴极材料20也可以使用小于或大于上述厚度值的其他厚度。厚的阴极材料20可以提供增强的电池容量，因为存在更大的面积，即体积，以存储电池电荷。
第一离子扩散阻挡材料22由低离子扩散率的材料构成。“低离子扩散率”是指1E-6cm2/秒或更小的离子扩散率。在一个示例中，对于锂离子，第一离子扩散阻挡材料22的扩散率为1E-13cm2/秒至1E-10cm2/秒。具有低离子扩散率的材料的说明性示例包括但不限于二氧化硅、氧化铝、氟化铝或氧化镁。在本发明的一个实施例中，第一离子扩散阻挡材料22可以由具有低离子扩散率的单一材料构成。在本发明的另一个实施例中，第一离子扩散阻挡材料22可以由低离子扩散率材料的多层堆叠构成。
第一离子扩散阻挡材料22可以通过包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、物理气相沉积(PVD)、溅射或原子层沉积(ALD)的任何沉积工艺形成。在本申请的一个实施例中，第一离子扩散阻挡材料22的厚度可以在1nm至10nm的范围内。第一离子扩散阻挡材料22也可以使用小于或大于上述厚度范围的其他厚度。
电解质24可以包括任何常规的电解质材料。电解质24可以是液体电解质、固态电解质或凝胶型电解质。在本发明的一些实施例中，可以采用由基于聚合物的材料或无机材料构成的固态电解质。在本发明的其他实施例中，可以采用包括能够传导锂离子的材料的固态电解质。这样的材料可以是电绝缘的，但是离子导电的。可以用作固态电解质的材料的示例包括但不限于氮氧化锂磷(LiPON)或磷硅酸氮氧化锂(LiSiPON)。
在其中采用固态电解质层的本发明的实施例中，可以利用诸如溅射、溶液沉积或镀覆的沉积工艺来形成固态电解质。在本发明的一个实施例中，通过使用任何常规的前体源极材料通过溅射形成固态电解质。可以在至少含氮的环境中进行溅射。可以使用的含氮环境的例子包括但不限于N2、NH3、NH4、NO或NHx，其中x在0和1之间。也可以使用上述含氮环境的混合物。在本发明的一些实施例中，使用纯净的，即未稀释的含氮环境。在本发明的其他实施例中，可用惰性气体如氦气(He)、氖气(Ne)、氩气(Ar)及其混合物稀释含氮环境。在所用的含氮环境中，氮(N2)的含量通常为10％至100％，在环境中，氮含量通常为50％至100％。
在使用液体电解质的情况下使用的间隔物可以包括柔性多孔材料、凝胶或由纤维素、玻璃纸、聚乙酸乙烯酯(PVA)、PVA/纤维素混合物、聚乙烯(PE)、聚丙烯(PP)或PE和PP的混合物构成的片中的一种或多种。间隔物也可以由无机绝缘纳米/微粒构成。间隔物将被定位在电解质24内的某处以提供上部电解质区域和下部电解质区域。
电解质24可以具有3nm至500nm的厚度。电解质24也可以使用小于或大于上述厚度范围的其他厚度。
第二离子扩散阻挡材料26也由具有如上所述的低离子扩散率的材料构成。在一个示例中，对于锂离子，第二离子扩散阻挡材料26的扩散率为1E-12cm2/秒至1E-7cm2/秒。具有低离子扩散率的材料的示例包括但不限于二氧化硅、氧化铝、氟化铝或氧化镁。第二离子扩散阻挡层材料26可以由与第一离子扩散阻挡层材料22相同或不同的材料构成。在本发明的一个实施例中，第二离子扩散阻挡层材料26可以由具有低离子扩散率的单一材料构成。在本发明的另一个实施例中，第二离子扩散阻挡材料26可以由低离子扩散率材料的多层堆叠构成。
第二离子扩散阻挡材料26可以通过任何沉积工艺形成，包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、物理气相沉积(PVD)、溅射或原子层沉积(ALD)。在本发明的一个实施例中，第二离子扩散阻挡材料26的厚度可以在1nm至10nm的范围内。第二离子扩散阻挡材料26也可以使用小于或大于上述厚度范围的其他厚度。
阳极区域28可以包括在电池中发现的任何常规阳极材料。在本发明的一些实施例中，阳极区域19由锂金属、锂基合金(例如，LixSi)或锂基混合氧化物(例如，锂钛氧化物(Li2TiO3))构成。阳极区域28也可以由硅、铜、石墨或非晶碳构成。
在本发明的一些实施例中，在执行充电/再充电工艺之前形成阳极区域28。在本发明的这种实施例中，可以利用诸如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)蒸发、溅射或镀覆之类的沉积工艺来形成阳极区域28。在本发明的一些实施例中，阳极区域28是在随后执行的充电/再充电过程期间形成的锂累积区域。锂累积区域可以是连续区域或不连续区域。
阳极集电器30(阳极侧电极)可以包括任何金属电极材料，例如钛(Ti)、铂(Pt)、镍(Ni)、铜(Cu)或氮化钛(TiN))。在一个示例中，阳极集电器30从底部到顶部包括镍(Ni)和铜(Cu)的堆叠。可以利用诸如化学气相沉积(CVD)、溅射或镀覆之类的沉积工艺来形成阳极集电器30。阳极集电器30可具有20nm至200nm的厚度。
图1所示的结构可以通过首先提供衬底10来形成。在本发明的一些实施例中，可以在这一点上形成源极/漏极区域12L、12R。在本发明的这种实施例中，可以在沟道区域11上形成牺牲栅结构，然后可以通过常规技术，例如离子注入或气相掺杂，形成源极/漏极区域12L、12R。在形成源极/漏极区域12L、12R之后，去除牺牲栅极结构，然后利用上述对每种材料层中的一种技术在衬底10上连续地形成栅极电介质材料14、阴极集电器18、阴极材料20、第一离子扩散阻挡材料22、电解质24、第二离子扩散阻挡材料26、可选的阳极区域28和阳极集电器30的材料层，可以在随后执行的充电/再充电过程中稍后形成阳极区域28。然后可以使用构图工艺来对提供图1所示的材料堆叠(14/16)的每个材料层构图。在本发明的一个实施例中，构图工艺可以包括光刻和蚀刻。蚀刻步骤可以包括一种或多种各向异性蚀刻工艺。
在本发明的一些实施例中，可以通过首先提供衬底10来形成图1所示的结构。可以利用上述针对每种材料层的技术在衬底10上连续地形成栅极电介质材料14、阴极集电器18、阴极材料20、第一离子扩散阻挡材料22、电解质24、第二离子扩散阻挡材料26、可选地阳极区域28和阳极集电器30的材料层，阳极区域28可以在随后执行的充电/再充电过程中形成。然后可以使用构图工艺来对提供图1所示的材料堆叠(14/16)的每个材料层构图。在本发明的一个实施例中，构图工艺可以包括光刻和蚀刻。蚀刻步骤可以包括一种或多种各向异性蚀刻工艺。在本发明的一些实施例中，可以使用材料堆叠(14/16)作为注入掩模在这一点上形成源极/漏极区域12L、12R。在本发明的这样的实施例中，源极/漏极区域12L、12R可以通过常规技术形成，例如离子注入或气相掺杂。
在本发明的一些实施例中，剥离方法可以用于提供图1所示的材料堆叠(14/16)。当采用剥离方法时，剥离工艺包括在衬底上形成构图的牺牲材料10。接下来，形成材料堆叠(14/16)的各个层；阳极区域可以在剥离之前或之后形成。然后，执行剥离工艺以从衬底上去除构图的牺牲材料和在从衬底的构图的牺牲材料上的材料。在本发明的一些实施例中，首先形成栅极电介质材料12，然后形成构图的牺牲材料层，然后形成电池堆叠16的各个层，之后执行剥离。源极/漏极区域12L、13R可以在进行剥离工艺之前或之后形成。
尽管使用了用于形成材料堆叠(14/16)的方法，但是材料堆叠(14/16)可以具有30nm至800nm的高度和10nm至10,000nm的宽度。材料堆栈(14/16)的其他宽度和高度也是可能的。
在本发明的一些实施例中，如图2所示，可以至少沿着图1所示的材料堆叠(12/14)的侧壁形成间隔物32。在本发明的一些实施例中，间隔物32可以在电池堆叠16的最顶部表面上方延伸。间隔物32可以由任何不透空气和/或湿气的材料或这种材料的多层堆叠构成。可以在本申请中使用的不透气和/或不透湿气的材料的例子包括但不限于聚对二甲苯、含氟聚合物、氮化硅和/或二氧化硅。可以通过首先沉积不透空气和/或湿气的材料，然后对不透空气和/或湿气的材料构图来形成间隔物32。在本发明的一个实施例中，可以通过光刻和蚀刻来执行构图。
图1或2中所示的电池堆叠16可以进行充电/再充电。可以利用本领域技术人员公知的常规充电技术来执行充电/再充电方法。例如，可以通过将电池堆叠叠16连接到外部电源并且向电池供应电流或电压来执行充电/再充电方法。在这种充电/再充电方法中，使用恒定电流直到达到最大电压。
由电池堆叠16构成的非易失性电池具有改善的输出电压保持率和增加的电压分辨率，因此该结构可用于神经形态计算。改善的输出电压保持率和增加的电压分辨率与不包含第一和第二离子扩散阻挡材料22、26但包含电池堆叠16的其他组件(即，阴极集电器18、阴极材料20、电解质24，阳极区域28和阳极集电器30)是可比较的。
尽管已经相对于本发明的优选实施例具体地示出和描述了本发明，但是本领域技术人员将理解，在不脱离本发明的范围的情况下，可以进行形式和细节上的前述和其他改变。因此，意图是本发明不限于所描述和示出的确切形式和细节，而是落入所附权利要求的范围内。

Claims (20)

1.一种半导体结构，包括：
半导体衬底，包括至少一个位于源极/漏极区域之间的沟道区域；
栅极电介质材料，位于所述半导体衬底的所述沟道区域上；以及
电池堆叠，位于栅极电介质材料上，其中所述电池堆叠包括位于所述栅极电介质材料上的阴极集电器，位于所述阴极集电器上的阴极材料，位于所述阴极材料上的第一离子扩散阻挡材料，位于所述第一离子扩散阻挡材料上的电解质，位于所述电解质上的第二离子扩散阻挡材料，位于所述第二离子扩散阻挡材料上的阳极区域和位所述于阳极区域上的阳极集电器。
2.如权利要求1所述的结构，其中所述栅极电介质材料具有与所述电池堆叠的所述侧壁边缘垂直对准的侧壁边缘。
3.如权利要求1所述的结构，其中，所述第一和第二离子扩散阻挡材料具有小于1E-6cm2/s的离子扩散率。
4.如权利要求3所述的结构，其中，所述第一和第二离子扩散阻挡材料包括二氧化硅、氧化铝、氟化铝、氧化镁或其多层堆叠。
5.如权利要求3所述的结构，其中，所述第一和第二离子扩散阻挡材料完全由氧化铝(Al2O3)构成。
6.如权利要求1所述的结构，其中，所述衬底是体半导体衬底。
7.如权利要求1所述的结构，其中，所述衬底是绝缘体上半导体衬底的最顶层半导体材料层。
8.如权利要求1所述的结构，其中，所述栅极电介质材料和所述电池堆叠的一部分在所述源极/漏极区域上方延伸。
9.如权利要求1所述的结构，其中所述栅极电介质材料包括高k栅极电介质材料。
10.如权利要求9所述的结构，其中，所述高k栅极电介质材料包括HfO2、ZrO2，La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、SiON、SiNx，其硅酸盐或其合金，其中x的值独立地为0.5至3，y的每个值独立地为0至2。
11.如权利要求1所述的结构，其中，所述阴极材料是锂化材料。
12.如权利要求1所述的结构，其中，所述电解质包括固态电解质、液体型电解质或凝胶型电解质。
13.如权利要求1所述的结构，其中，所述电池堆叠是非易失性的。
14.一种形成半导体结构的方法，所述方法包括：
在半导体衬底的表面上提供栅极电介质材料的材料堆叠和电池堆叠，所述电池堆叠包括位于所述栅极电介质材料上的阴极集电器，位于所述阴极集电器上的阴极材料，位于所述阴极材料上的第一离子扩散阻挡材料，位于所述第一离子扩散阻挡材料上的电解质，位于所述电解质上的第二离子扩散阻挡材料以及位于所述第二离子扩散阻挡材料之上的阳极集电器；以及
在所述衬底中以及在所述材料堆叠的相对侧上形成源极/漏极区域，其中，可以在提供所述材料堆叠之前或之后执行所述源极/漏极区域的形成。
15.如权利要求14所述的方法，其特征在于，所述第一和第二离子扩散阻挡材料的锂扩散率小于1E-6cm2/s。
16.如权利要求15所述的方法，其中，所述第一和第二离子扩散阻挡材料包括二氧化硅、氧化铝、氟化铝、氧化镁或其多层堆叠。
17.如权利要求14所述的方法，其中在形成所述栅极电介质材料之前形成所述源极/漏极区域。
18.如权利要求14所述的方法，其中在形成所述材料堆叠之后形成所述源极/漏极区域。
19.如权利要求14所述的方法，还包括在形成所述阳极集电器之前，在所述第二离子扩散阻挡材料上沉积阳极区域。
20.如权利要求14所述的方法，还包括在提供所述材料堆叠之后，在所述第二离子扩散阻挡材料与所述阳极集电器之间形成阳极区域。
CN201880070106.5A 2017-11-30 2018-11-16 基于离子阱的多状态器件 Active CN111279467B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/828,007 US10559463B2 (en) 2017-11-30 2017-11-30 Multi-state device based on ion trapping
US15/828,007 2017-11-30
PCT/IB2018/059035 WO2019106475A1 (en) 2017-11-30 2018-11-16 Multi-state device based on ion trapping

Publications (2)

Publication Number Publication Date
CN111279467A true CN111279467A (zh) 2020-06-12
CN111279467B CN111279467B (zh) 2023-09-29

Family

ID=66634521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880070106.5A Active CN111279467B (zh) 2017-11-30 2018-11-16 基于离子阱的多状态器件

Country Status (6)

Country Link
US (2) US10559463B2 (zh)
JP (1) JP7144908B2 (zh)
CN (1) CN111279467B (zh)
DE (1) DE112018005625B4 (zh)
GB (1) GB2581902B (zh)
WO (1) WO2019106475A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943169B2 (en) * 2017-03-07 2021-03-09 International Business Machines Corporation Battery-based neural network weights
CN109750618A (zh) * 2018-12-10 2019-05-14 中冶(北京)交通科技发展有限公司 一种多功能公路护栏

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060090A (ja) * 2001-08-10 2003-02-28 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置、その駆動方法及び製造方法
US20080032236A1 (en) * 2006-07-18 2008-02-07 Wallace Mark A Method and apparatus for solid-state microbattery photolithographic manufacture, singulation and passivation
CN101558526A (zh) * 2006-12-14 2009-10-14 皇家飞利浦电子股份有限公司 包括电池以及其电阻受电池电极中活性物种浓度变化控制的可变电阻器的固态结构
US20090289290A1 (en) * 2008-05-20 2009-11-26 Seagate Technology Llc Non-volatile memory with programmable capacitance
US20130181298A1 (en) * 2010-06-22 2013-07-18 Lucian Shifren Advanced transistors with punch through suppression
WO2015121771A1 (en) * 2014-02-14 2015-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN107068708A (zh) * 2017-03-23 2017-08-18 北京航空航天大学 一种浮栅忆阻器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779814B2 (en) 2011-08-09 2017-10-03 Flashsilicon Incorporation Non-volatile static random access memory devices and methods of operations
WO2014147709A1 (ja) * 2013-03-18 2014-09-25 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
WO2014197891A2 (en) 2013-06-07 2014-12-11 Cornell University Floating gate based sensor apparatus and related floating gate based sensor applications

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060090A (ja) * 2001-08-10 2003-02-28 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置、その駆動方法及び製造方法
US20080032236A1 (en) * 2006-07-18 2008-02-07 Wallace Mark A Method and apparatus for solid-state microbattery photolithographic manufacture, singulation and passivation
CN101558526A (zh) * 2006-12-14 2009-10-14 皇家飞利浦电子股份有限公司 包括电池以及其电阻受电池电极中活性物种浓度变化控制的可变电阻器的固态结构
US20090289290A1 (en) * 2008-05-20 2009-11-26 Seagate Technology Llc Non-volatile memory with programmable capacitance
US20130181298A1 (en) * 2010-06-22 2013-07-18 Lucian Shifren Advanced transistors with punch through suppression
WO2015121771A1 (en) * 2014-02-14 2015-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN107068708A (zh) * 2017-03-23 2017-08-18 北京航空航天大学 一种浮栅忆阻器

Also Published As

Publication number Publication date
DE112018005625T5 (de) 2020-07-16
US20200152454A1 (en) 2020-05-14
JP7144908B2 (ja) 2022-09-30
WO2019106475A1 (en) 2019-06-06
GB202006963D0 (en) 2020-06-24
US10886124B2 (en) 2021-01-05
GB2581902B (en) 2022-04-20
DE112018005625B4 (de) 2021-02-11
US20190164750A1 (en) 2019-05-30
CN111279467B (zh) 2023-09-29
JP2021504940A (ja) 2021-02-15
GB2581902A (en) 2020-09-02
US10559463B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
CN104953084B (zh) 电池、电池元件和用于形成电池的方法
US11133492B2 (en) Battery structure with stable voltage for neuromorphic computing
CN104953156B (zh) 电池元件、电池和用于形成电池的方法
US10644355B2 (en) High charge rate, large capacity, solid-state battery
CN111213266B (zh) 可再充电电池
US10777842B2 (en) Rechargeable lithium-ion battery with an anode structure containing a porous region
WO2011043267A1 (ja) 非水電解質電池
US11205800B2 (en) Polymer and molten ion conductive salt and silicon interface for decreased interfacial resistance
JP2020512663A (ja) 固体リチウム・ベースの電池および固体リチウム・ベースの電池を形成する方法
US20190115625A1 (en) Method for forming high-capacity rechargeable batteries
CN110870122B (zh) 具有快速充电速度的薄膜锂离子电池
CN111279467B (zh) 基于离子阱的多状态器件
US10833311B2 (en) Method of making an anode structure containing a porous region
US20200251784A1 (en) High-performance thin-film battery with an interfacial layer
JP2023537922A (ja) インライン接触プレリチウム化
US20180337391A1 (en) Pressing process of creating a patterned surface on battery electrodes
US11316154B2 (en) High throughput insulation of 3D in-silicon high volumetric energy and power dense energy storage devices
US11127987B2 (en) Evaporated ion conductive layer for decreased interfacial resistance/impedance at silicon based electrode interface
US20230420664A1 (en) Doped silicon anode for lithium-ion batteries
CN111279531A (zh) 具有快速充电速度的固态可再充电电池

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant