JP2003060090A - 不揮発性半導体記憶装置、その駆動方法及び製造方法 - Google Patents
不揮発性半導体記憶装置、その駆動方法及び製造方法Info
- Publication number
- JP2003060090A JP2003060090A JP2001244060A JP2001244060A JP2003060090A JP 2003060090 A JP2003060090 A JP 2003060090A JP 2001244060 A JP2001244060 A JP 2001244060A JP 2001244060 A JP2001244060 A JP 2001244060A JP 2003060090 A JP2003060090 A JP 2003060090A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- solid electrolyte
- secondary battery
- voltage
- electrolyte secondary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
Abstract
(57)【要約】
【課題】不揮発性半導体記憶装置の一つの記憶素子に多
値情報が記憶可能な半導体記憶装置、その駆動方法およ
び製造方法を提供する。 【解決手段】シリコン基板１１１上に形成されたソース
−ドレイン１１２、１１２′間の、絶縁膜に被覆された
フローティング・ゲートに固体電解質二次電池２１２を
用い、二次電池が発生する電池電圧によりソース−ドレ
イン間のチャンネルコンダクタンスを変化させる。充電
電気量によって複数の電池電圧を持たせることでゲート
部でのチャンネルの閾値を可変とし、複数の情報を保持
する。
値情報が記憶可能な半導体記憶装置、その駆動方法およ
び製造方法を提供する。 【解決手段】シリコン基板１１１上に形成されたソース
−ドレイン１１２、１１２′間の、絶縁膜に被覆された
フローティング・ゲートに固体電解質二次電池２１２を
用い、二次電池が発生する電池電圧によりソース−ドレ
イン間のチャンネルコンダクタンスを変化させる。充電
電気量によって複数の電池電圧を持たせることでゲート
部でのチャンネルの閾値を可変とし、複数の情報を保持
する。
Description
【０００１】
【発明の属する技術分野】本発明は不揮発性半導体記憶
装置に関し、記憶素子に固体電解質二次電池を用いて一
つの記憶素子領域に複数の情報を記憶可能とし記憶容量
の大容量化を容易に可能とする不揮発性半導体記憶装
置、その駆動方法及び製造方法に関するものである。
装置に関し、記憶素子に固体電解質二次電池を用いて一
つの記憶素子領域に複数の情報を記憶可能とし記憶容量
の大容量化を容易に可能とする不揮発性半導体記憶装
置、その駆動方法及び製造方法に関するものである。
【０００２】
【従来の技術】近年、情報機器分野において広範に用い
られるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌ Ｅｒａｓ
ａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎ
ｌｙＭｅｍｏｒｙ）は電気的に書き換え可能な不揮発性
メモリである。なかでも、フラッシュメモリは（一括消
去型ＥＥＰＲＯＭ）は、セル構造が１トランジスタ／セ
ルと単純なため、多く用いられている（例えば、特開昭
５０−１１７６９６号公報、ダイヤモンド社「不揮発性
メモリ」昭和５４年発行参照）。
られるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌ Ｅｒａｓ
ａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎ
ｌｙＭｅｍｏｒｙ）は電気的に書き換え可能な不揮発性
メモリである。なかでも、フラッシュメモリは（一括消
去型ＥＥＰＲＯＭ）は、セル構造が１トランジスタ／セ
ルと単純なため、多く用いられている（例えば、特開昭
５０−１１７６９６号公報、ダイヤモンド社「不揮発性
メモリ」昭和５４年発行参照）。
【０００３】以下、フラッシュメモリの原理を説明す
る。
る。
【０００４】図１１はフラッシュメモリの基本構造の一
例を示したものである。Ｎ型にドープされたシリコン基
板上８１１に形成されたＰ型の不純物でドープされたソ
ース拡散層８１３とドレイン拡散層８１４、その間の基
板上に形成されたトンネル酸化膜８１２を形成し、その
上にフローティング・ゲート８１５と層間絶縁膜８１６
及び制御ゲート（ゲート電極）８１７、ビット（デー
タ）線８１８、アルミ配線（コントロール線）８１９、
層間絶縁膜８２０を積層し、構成される。
例を示したものである。Ｎ型にドープされたシリコン基
板上８１１に形成されたＰ型の不純物でドープされたソ
ース拡散層８１３とドレイン拡散層８１４、その間の基
板上に形成されたトンネル酸化膜８１２を形成し、その
上にフローティング・ゲート８１５と層間絶縁膜８１６
及び制御ゲート（ゲート電極）８１７、ビット（デー
タ）線８１８、アルミ配線（コントロール線）８１９、
層間絶縁膜８２０を積層し、構成される。
【０００５】フラッシュメモリはフローティング・ゲー
ト８１５に電荷を蓄えるとトランジスタがＯＮもしくは
ＯＦＦの状態を保持するので、トランジスタの閾値変化
として情報が記憶可能である。
ト８１５に電荷を蓄えるとトランジスタがＯＮもしくは
ＯＦＦの状態を保持するので、トランジスタの閾値変化
として情報が記憶可能である。
【０００６】ゲート電極８１７に正のバイアスを印加す
ると、Ｎ型にドープされたシリコン基板８１１中の電子
がトンネル効果によりトンネル酸化膜８１２を通り抜け
てフローティング・ゲート（電荷保持部）８１５に注入
される。その結果、ゲート電極８１７の電圧を０に戻し
てもＰチャンネルが形成され、チャンネル抵抗は高い状
態になっている。このため、ソース拡散層８１３とドレ
イン拡散層８１４間に電圧（ドレイン電圧）を印加した
場合、チャンネル抵抗以上のドレイン電圧になった場合
にのみソース拡散層８１３とドレイン拡散層８１４間に
電流（ドレイン電流）が流れる。これが情報の書き込ま
れた“１”の状態に相当する。
ると、Ｎ型にドープされたシリコン基板８１１中の電子
がトンネル効果によりトンネル酸化膜８１２を通り抜け
てフローティング・ゲート（電荷保持部）８１５に注入
される。その結果、ゲート電極８１７の電圧を０に戻し
てもＰチャンネルが形成され、チャンネル抵抗は高い状
態になっている。このため、ソース拡散層８１３とドレ
イン拡散層８１４間に電圧（ドレイン電圧）を印加した
場合、チャンネル抵抗以上のドレイン電圧になった場合
にのみソース拡散層８１３とドレイン拡散層８１４間に
電流（ドレイン電流）が流れる。これが情報の書き込ま
れた“１”の状態に相当する。
【０００７】一方、ゲート電極８１７に負のバイアスを
印加した場合、フローティング・ゲート８１５に蓄えら
れていた電荷（電子）がＮ型にドープされたシリコン基
板８１１に放出されるので、情報の消去が行われる。ゲ
ート電極８１７を０に戻すとチャンネル抵抗の低い
“０”の状態になる。
印加した場合、フローティング・ゲート８１５に蓄えら
れていた電荷（電子）がＮ型にドープされたシリコン基
板８１１に放出されるので、情報の消去が行われる。ゲ
ート電極８１７を０に戻すとチャンネル抵抗の低い
“０”の状態になる。
【０００８】
【発明が解決しようとする課題】上記に示したように、
フラッシュメモリでは、一つの記憶素子には情報のある
状態と無い状態の２値情報の書き込み、読み込み動作し
かできない。また記憶容量の大容量化が今後、益々要望
されるが現在の構成では、パターンの微細化によって、
面積あたりの記憶容量（集積度）を上げるしかないが、
パターンの微細化にも限度が来ており、記憶容量の大幅
な増加ができない課題を有している。
フラッシュメモリでは、一つの記憶素子には情報のある
状態と無い状態の２値情報の書き込み、読み込み動作し
かできない。また記憶容量の大容量化が今後、益々要望
されるが現在の構成では、パターンの微細化によって、
面積あたりの記憶容量（集積度）を上げるしかないが、
パターンの微細化にも限度が来ており、記憶容量の大幅
な増加ができない課題を有している。
【０００９】したがって、この発明の目的は、多値情報
の記憶が可能であり、また記憶容量の増加が可能な不揮
発性半導体記憶装置、その駆動方法および製造方法を提
供することである。
の記憶が可能であり、また記憶容量の増加が可能な不揮
発性半導体記憶装置、その駆動方法および製造方法を提
供することである。
【００１０】
【課題を解決するための手段】上記の課題を克服するた
め本発明は、半導体基板上に形成されたソース拡散層と
ドレイン拡散層と、この上に絶縁膜例えばトンネル酸化
膜を介して形成される電荷保持部及びその背面に位置す
るゲート電極で構成される不揮発性半導体記憶装置であ
って、前記電荷保持部が固体電解質二次電池であること
を特徴とする不揮発性半導体記憶装置である。
め本発明は、半導体基板上に形成されたソース拡散層と
ドレイン拡散層と、この上に絶縁膜例えばトンネル酸化
膜を介して形成される電荷保持部及びその背面に位置す
るゲート電極で構成される不揮発性半導体記憶装置であ
って、前記電荷保持部が固体電解質二次電池であること
を特徴とする不揮発性半導体記憶装置である。
【００１１】記憶動作は電荷保持部としての固体電解質
二次電池の背面のゲート電極に正電位、ソース拡散層と
ドレイン拡散層に負電位をかけ、電子がトンネル効果に
より絶縁膜を通り抜けて固体電解質二次電池の負極に注
入されることで、固体電解質二次電池を所定電気量充電
し、情報を記憶する。読み出し動作は、ソース電極とド
レイン電極間に電圧を段階的に印加し、電流が流れるか
どうかを検出するか、所定のドレイン電圧を印加してお
き、ゲート電極に電圧を段階的に印加し、正極の電位を
上げてゆき、ソース拡散層からドレイン拡散層へ電流
（ドレイン電流）が流れるかどうかを検出することで行
われる。
二次電池の背面のゲート電極に正電位、ソース拡散層と
ドレイン拡散層に負電位をかけ、電子がトンネル効果に
より絶縁膜を通り抜けて固体電解質二次電池の負極に注
入されることで、固体電解質二次電池を所定電気量充電
し、情報を記憶する。読み出し動作は、ソース電極とド
レイン電極間に電圧を段階的に印加し、電流が流れるか
どうかを検出するか、所定のドレイン電圧を印加してお
き、ゲート電極に電圧を段階的に印加し、正極の電位を
上げてゆき、ソース拡散層からドレイン拡散層へ電流
（ドレイン電流）が流れるかどうかを検出することで行
われる。
【００１２】所定電気量の充電操作としては、一定充電
電圧一定充電時間で充電電流の大きさを制御あるいは一
定充電電流一定充電時間で充電電圧を制御あるいは一定
充電電圧一定充電電流で充電時間を制御することで変え
ることができる。
電圧一定充電時間で充電電流の大きさを制御あるいは一
定充電電流一定充電時間で充電電圧を制御あるいは一定
充電電圧一定充電電流で充電時間を制御することで変え
ることができる。
【００１３】電池が充電されていない時は、フローティ
ング・ゲート部の電位が０Ｖとなり、チャンネル抵抗が
小さくなりドレイン電流が流れる。
ング・ゲート部の電位が０Ｖとなり、チャンネル抵抗が
小さくなりドレイン電流が流れる。
【００１４】例えば、電池が充電状態で平坦部を２箇所
持つ場合、低電位側（例えば３Ｖ）と高電位側（４Ｖ）
の電位に対応して、ソース電極とドレイン電極間の電圧
（ドレイン電圧）の閾値（ドレイン電流が流れ始める電
圧）は二つの値（例えば３．２Ｖ、４．２Ｖ）を取る。
この場合、１つの記憶素子あたりドレイン電圧に３つの
閾値を有することになり、３つの情報を記憶することが
できる。
持つ場合、低電位側（例えば３Ｖ）と高電位側（４Ｖ）
の電位に対応して、ソース電極とドレイン電極間の電圧
（ドレイン電圧）の閾値（ドレイン電流が流れ始める電
圧）は二つの値（例えば３．２Ｖ、４．２Ｖ）を取る。
この場合、１つの記憶素子あたりドレイン電圧に３つの
閾値を有することになり、３つの情報を記憶することが
できる。
【００１５】この様に、電池が充電電気量に対して複数
の平坦部を有する場合、平坦部の数＋１個の情報量を１
つの記憶素子に記憶することができる。
の平坦部を有する場合、平坦部の数＋１個の情報量を１
つの記憶素子に記憶することができる。
【００１６】一方、記憶の消去動作としては、充電され
記録状態にある固体電解質二次電池の背面にあるゲート
電極に負電圧を印加することで、固体電解質二次電池を
放電させ、チャンネル抵抗を初期状態に戻し、消去状態
とした。
記録状態にある固体電解質二次電池の背面にあるゲート
電極に負電圧を印加することで、固体電解質二次電池を
放電させ、チャンネル抵抗を初期状態に戻し、消去状態
とした。
【００１７】以上のように本発明の不揮発性半導体記憶
装置は、フローティング・ゲートとして用いる固体電解
質二次電池の持つ電池電圧を利用して、複数のチャンネ
ル抵抗をソース拡散層とドレイン拡散層間に持たせるこ
とで多値記憶させるものである。
装置は、フローティング・ゲートとして用いる固体電解
質二次電池の持つ電池電圧を利用して、複数のチャンネ
ル抵抗をソース拡散層とドレイン拡散層間に持たせるこ
とで多値記憶させるものである。
【００１８】ここで、電池としては、半導体のプロセス
が使用でき、かつ液なしで充放電が可能な固体電解質二
次電池が好ましい。この場合、固体電解質層の誘電率は
充放電ができるためにトンネル酸化膜の誘電率より大き
い必要がある。充放電によって移動するイオン（活物
質）としてはリチウムイオン、銅イオンあるいは銀イオ
ンのいずれかであることが望ましい。リチウムイオンを
用いた電池系では、電池電圧が高く取れるため、多値記
録しやすく、銅イオン及び銀イオンを用いた場合は、電
池電圧は若干低くなるが、水分に対する安定性が高い利
点を有する。
が使用でき、かつ液なしで充放電が可能な固体電解質二
次電池が好ましい。この場合、固体電解質層の誘電率は
充放電ができるためにトンネル酸化膜の誘電率より大き
い必要がある。充放電によって移動するイオン（活物
質）としてはリチウムイオン、銅イオンあるいは銀イオ
ンのいずれかであることが望ましい。リチウムイオンを
用いた電池系では、電池電圧が高く取れるため、多値記
録しやすく、銅イオン及び銀イオンを用いた場合は、電
池電圧は若干低くなるが、水分に対する安定性が高い利
点を有する。
【００１９】電位が低い場合、固体電解質二次電池を積
層して複数個直列につなげた構成にすることで、閾値を
上げることができる。
層して複数個直列につなげた構成にすることで、閾値を
上げることができる。
【００２０】固体電解質二次電池の正極材料としては、
複合酸化物あるいは異なる複合酸化物の混合物が充電電
気量に対して多段の電池電圧を持ちやすく望ましい。
複合酸化物あるいは異なる複合酸化物の混合物が充電電
気量に対して多段の電池電圧を持ちやすく望ましい。
【００２１】本発明の製造方法は、例えばシリコン半導
体基板上にトンネル酸化膜を形成する工程と、このトン
ネル酸化膜上に負極活物質、固体電解質、及び正極活物
質からなる固体電解質二次電池を形成する工程と、この
固体電解質二次電池の上面及び側面を覆う層間絶縁膜を
成膜する工程と、ソース拡散層とドレイン拡散層を形成
する工程と、このソース拡散層とドレイン拡散層上に層
間絶縁膜を作製、平坦化する工程と、前記ドレイン拡散
層及びソース拡散層に接続孔を形成する工程と、前記接
続孔の内部及び底部に前記ドレイン拡散層及びソース拡
散層と接続された接続孔用導電膜を形成する工程と、前
記接続孔用導電膜を覆う絶縁膜を成膜する工程とからな
る特徴を有する。
体基板上にトンネル酸化膜を形成する工程と、このトン
ネル酸化膜上に負極活物質、固体電解質、及び正極活物
質からなる固体電解質二次電池を形成する工程と、この
固体電解質二次電池の上面及び側面を覆う層間絶縁膜を
成膜する工程と、ソース拡散層とドレイン拡散層を形成
する工程と、このソース拡散層とドレイン拡散層上に層
間絶縁膜を作製、平坦化する工程と、前記ドレイン拡散
層及びソース拡散層に接続孔を形成する工程と、前記接
続孔の内部及び底部に前記ドレイン拡散層及びソース拡
散層と接続された接続孔用導電膜を形成する工程と、前
記接続孔用導電膜を覆う絶縁膜を成膜する工程とからな
る特徴を有する。
【００２２】この場合、Ｎ型にドレイン拡散層及びソー
ス拡散層を形成するため（リン注入）、基板に高温がか
かる。固体電解質電池の構成材料は高温で拡散し易いた
め、例えばＮ型チャンネル形成のための拡散工程後に固
体電解質二次電池の形成工程を持ってくることが好まし
い。また、固体電解質二次電池の作製工程において、金
属リチウムのように水に弱い材料を用いる場合、通常の
フォトリソグラフィ工程が取れないため、必要部に窓の
開いた樹脂フィルムを基板上に位置合わせをして貼り、
その上に所定の膜を成膜しパターン形成する製造方法が
好ましい。金属マスクでは、微細なパターンサイズの窓
を形成することが困難であり、ポリイミドなどの耐熱性
の樹脂フィルムに予め窓を開けたものが有効であった。
ス拡散層を形成するため（リン注入）、基板に高温がか
かる。固体電解質電池の構成材料は高温で拡散し易いた
め、例えばＮ型チャンネル形成のための拡散工程後に固
体電解質二次電池の形成工程を持ってくることが好まし
い。また、固体電解質二次電池の作製工程において、金
属リチウムのように水に弱い材料を用いる場合、通常の
フォトリソグラフィ工程が取れないため、必要部に窓の
開いた樹脂フィルムを基板上に位置合わせをして貼り、
その上に所定の膜を成膜しパターン形成する製造方法が
好ましい。金属マスクでは、微細なパターンサイズの窓
を形成することが困難であり、ポリイミドなどの耐熱性
の樹脂フィルムに予め窓を開けたものが有効であった。
【００２３】従来の記憶装置では同一の回路規模では実
現が非常に困難であった多値情報の記憶も、固体電解質
二次電池を電荷保持部に用いることで、電池電圧の違い
によって一つの記憶素子内に複数の情報を書き込むこと
が実現可能となる大きな利点を有している。
現が非常に困難であった多値情報の記憶も、固体電解質
二次電池を電荷保持部に用いることで、電池電圧の違い
によって一つの記憶素子内に複数の情報を書き込むこと
が実現可能となる大きな利点を有している。
【００２４】但し、固体電解質二次電池の電圧が一段で
あっても、従来のフローティング・ゲートのものと比べ
て、自己放電が殆どないため記憶情報の保持安定性では
優れている。
あっても、従来のフローティング・ゲートのものと比べ
て、自己放電が殆どないため記憶情報の保持安定性では
優れている。
【００２５】以上のように、本発明は従来の記憶装置の
持つ課題を払拭でき、多大なる効果が期待できる画期的
な技術である。
持つ課題を払拭でき、多大なる効果が期待できる画期的
な技術である。
【００２６】
【発明の実施の形態】本発明は、上記のように半導体プ
ロセス技術を用いて不揮発性半導体記憶装置のフローテ
ィング・ゲート（電荷保持部）に固体電解質二次電池を
形成し、この固体電解質二次電池の持つ電位を利用し
て、複数の情報を記憶することを特徴とするものであ
る。
ロセス技術を用いて不揮発性半導体記憶装置のフローテ
ィング・ゲート（電荷保持部）に固体電解質二次電池を
形成し、この固体電解質二次電池の持つ電位を利用し
て、複数の情報を記憶することを特徴とするものであ
る。
【００２７】固体電解質二次電池は正極及び負極内部の
可動イオンの蓄積状態により、さまざまな電圧レベルを
発生させることが可能であり、この複数の電圧レベルを
利用して複数の情報の書き込み、読み込みが可能とな
る。
可動イオンの蓄積状態により、さまざまな電圧レベルを
発生させることが可能であり、この複数の電圧レベルを
利用して複数の情報の書き込み、読み込みが可能とな
る。
【００２８】本発明の不揮発性半導体記憶装置の一実施
の形態は、半導体基板上に形成されたソース拡散層とド
レイン拡散層と、その間の半導体基板上にトンネル酸化
膜を介して形成された固体電解質二次電池および層間絶
縁膜と、ドレイン拡散層及びソース拡散層に接続された
ドレイン線及びソース線と、固体電解質二次電池の背面
に接続されたゲート線から構成されることを特徴とす
る。
の形態は、半導体基板上に形成されたソース拡散層とド
レイン拡散層と、その間の半導体基板上にトンネル酸化
膜を介して形成された固体電解質二次電池および層間絶
縁膜と、ドレイン拡散層及びソース拡散層に接続された
ドレイン線及びソース線と、固体電解質二次電池の背面
に接続されたゲート線から構成されることを特徴とす
る。
【００２９】本発明で用いられるシリコン半導体基板材
料は不純物をドーピングしたＰ型もしくはＮ型のシリコ
ン基板を用いることができる。
料は不純物をドーピングしたＰ型もしくはＮ型のシリコ
ン基板を用いることができる。
【００３０】ソース拡散層及びドレイン拡散層の形成に
は、イオン注入法やプラズマドーピング法を用いること
ができる。
は、イオン注入法やプラズマドーピング法を用いること
ができる。
【００３１】ドレイン線、ソース線及びゲート線などの
導電性の配線材料としては、リンやボロンの不純物を注
入した多結晶シリコン、多結晶シリコン上にタングステ
ンシリサイド（ＷＳｉ）やチタンシリサイド（ＴｉＳ
ｉ）のような金属シリサイドを形成したシリサイド／ポ
リシリコン、多結晶シリコン上にタングステン等の金属
を形成したメタル／ポリシリコン、あるいはアルミ（Ａ
ｌ）、タングステン（Ｗ）、銅（Ｃｕ）などの金属、例
えばアルミにシリコンと銅を配合させたＡｌ−Ｓｉ−Ｃ
ｕ、さらにはＡｌ−Ｓｉ−Ｃｕ配線の上下を窒化チタン
（ＴｉＮ）や窒化チタン／チタン（ＴｉＮ／Ｔｉ）で被
覆したＴｉＮ／Ａｌ−Ｓｉ−Ｃｕ／ＴｉＮ／Ｔｉなどを
用いることができる。
導電性の配線材料としては、リンやボロンの不純物を注
入した多結晶シリコン、多結晶シリコン上にタングステ
ンシリサイド（ＷＳｉ）やチタンシリサイド（ＴｉＳ
ｉ）のような金属シリサイドを形成したシリサイド／ポ
リシリコン、多結晶シリコン上にタングステン等の金属
を形成したメタル／ポリシリコン、あるいはアルミ（Ａ
ｌ）、タングステン（Ｗ）、銅（Ｃｕ）などの金属、例
えばアルミにシリコンと銅を配合させたＡｌ−Ｓｉ−Ｃ
ｕ、さらにはＡｌ−Ｓｉ−Ｃｕ配線の上下を窒化チタン
（ＴｉＮ）や窒化チタン／チタン（ＴｉＮ／Ｔｉ）で被
覆したＴｉＮ／Ａｌ−Ｓｉ−Ｃｕ／ＴｉＮ／Ｔｉなどを
用いることができる。
【００３２】また、層間絶縁膜の材料としては、テトラ
エトキシシラン（ＴＥＯＳ）とオゾン（Ｏ3）ガスを用
いたプラズマＣＶＤ法やガラスフロー法により形成され
る酸化シリコン、酸化シリコンにボロン及びリンを添加
したＢＰＳＧ（ボロンリンガラス）、ＢＰＳＧ中のリン
を亜鉛（Ｚｎ）で置き換えた亜鉛ガラス、及びアンモニ
ア（ＮＨ3）とシラン（ＳｉＨ4）ガスを用いた減圧ＣＶ
Ｄ法やプラズマＣＶＤ法により形成される窒化シリコン
膜等を用いることができる。
エトキシシラン（ＴＥＯＳ）とオゾン（Ｏ3）ガスを用
いたプラズマＣＶＤ法やガラスフロー法により形成され
る酸化シリコン、酸化シリコンにボロン及びリンを添加
したＢＰＳＧ（ボロンリンガラス）、ＢＰＳＧ中のリン
を亜鉛（Ｚｎ）で置き換えた亜鉛ガラス、及びアンモニ
ア（ＮＨ3）とシラン（ＳｉＨ4）ガスを用いた減圧ＣＶ
Ｄ法やプラズマＣＶＤ法により形成される窒化シリコン
膜等を用いることができる。
【００３３】本発明で用いる固体電解質材料としてはリ
チウムイオン伝導体、銅イオン伝導体および銀イオン伝
導体を用いることができる。リチウムイオン伝導体用の
正極材料としてはＬｉXＣｏＯ2、ＬｉXＮｉＯ2、ＬｉX
Ｍｎ2Ｏ4、ＬｉXＴｉＳ2、ＬｉXＦｅＰＯ4、ＬｉXＭｏ
Ｏ2、ＬｉXＶ2Ｏ5、Ｌｉ3/4Ｔｉ5/3Ｏ4、ＬｉXＣｏＮ
（Ｘは負極にＬｉを含む場合は０，含まない場合は１の
値を取る）等が有効で、負極材料としては金属Ｌｉ、Ｌ
ｉＡｌなどのＬｉ合金やカーボンや黒鉛などの炭素材
料、ＦｅＳｎ、ＴｉＳｎなどの合金系材料が有効であっ
た。
チウムイオン伝導体、銅イオン伝導体および銀イオン伝
導体を用いることができる。リチウムイオン伝導体用の
正極材料としてはＬｉXＣｏＯ2、ＬｉXＮｉＯ2、ＬｉX
Ｍｎ2Ｏ4、ＬｉXＴｉＳ2、ＬｉXＦｅＰＯ4、ＬｉXＭｏ
Ｏ2、ＬｉXＶ2Ｏ5、Ｌｉ3/4Ｔｉ5/3Ｏ4、ＬｉXＣｏＮ
（Ｘは負極にＬｉを含む場合は０，含まない場合は１の
値を取る）等が有効で、負極材料としては金属Ｌｉ、Ｌ
ｉＡｌなどのＬｉ合金やカーボンや黒鉛などの炭素材
料、ＦｅＳｎ、ＴｉＳｎなどの合金系材料が有効であっ
た。
【００３４】リチウムイオン伝導用の固体電解質として
はＬｉ2Ｓ−ＳｉＳ2、Ｌｉ3ＰＯ4−Ｌｉ2Ｓ−ＳｉＳ2、
ＬｉＩ−Ｌｉ2Ｓ−ＳｉＳ2、ＬｉＩ、ＬｉＩ−Ａｌ
2Ｏ3、Ｌｉ3Ｎ、Ｌｉ3Ｎ−ＬｉＩ−ＬｉＯＨ、Ｌｉ2Ｏ
−ＳｉＯ2、Ｌｉ2Ｏ−Ｂ2Ｏ3、ＬｉＩ−Ｌｉ2Ｓ−Ｐ2Ｏ
5、ＬｉＩ−Ｌｉ2Ｓ−Ｂ2Ｓ3、Ｌｉ3.6Ｓｉ0.6Ｐ
0.4Ｏ4、ＬｉＩ−Ｌｉ3ＰＯ4−Ｐ2Ｓ5、ＬｉＰＯＮ等を
用いることができる。
はＬｉ2Ｓ−ＳｉＳ2、Ｌｉ3ＰＯ4−Ｌｉ2Ｓ−ＳｉＳ2、
ＬｉＩ−Ｌｉ2Ｓ−ＳｉＳ2、ＬｉＩ、ＬｉＩ−Ａｌ
2Ｏ3、Ｌｉ3Ｎ、Ｌｉ3Ｎ−ＬｉＩ−ＬｉＯＨ、Ｌｉ2Ｏ
−ＳｉＯ2、Ｌｉ2Ｏ−Ｂ2Ｏ3、ＬｉＩ−Ｌｉ2Ｓ−Ｐ2Ｏ
5、ＬｉＩ−Ｌｉ2Ｓ−Ｂ2Ｓ3、Ｌｉ3.6Ｓｉ0.6Ｐ
0.4Ｏ4、ＬｉＩ−Ｌｉ3ＰＯ4−Ｐ2Ｓ5、ＬｉＰＯＮ等を
用いることができる。
【００３５】また、固体電解質に銅イオン導電体を用い
た場合には、負極材料としては金属Ｃｕ、正極材料とし
てはＣｕ2Ｓ、ＣｕXＴｉＳ2、Ｃｕ2Ｍｏ6Ｓ7.8等を用い
ることができ、銅イオン伝導体としてはＲｂＣｕ4Ｉ1.5
Ｃｌ3.5、ＣｕＩ−Ｃｕ2Ｏ−ＭｏＯ3、Ｒｂ4Ｃｕ16Ｉ7
Ｃｌ13（Ｘは負極にＬｉを含む場合は０，含まない場合
は１の値を取る）等を用いることができる。
た場合には、負極材料としては金属Ｃｕ、正極材料とし
てはＣｕ2Ｓ、ＣｕXＴｉＳ2、Ｃｕ2Ｍｏ6Ｓ7.8等を用い
ることができ、銅イオン伝導体としてはＲｂＣｕ4Ｉ1.5
Ｃｌ3.5、ＣｕＩ−Ｃｕ2Ｏ−ＭｏＯ3、Ｒｂ4Ｃｕ16Ｉ7
Ｃｌ13（Ｘは負極にＬｉを含む場合は０，含まない場合
は１の値を取る）等を用いることができる。
【００３６】さらに、固体電解質が銀イオン伝導体の場
合は負極材料として金属Ａｇ、正極材料としてＡｇXＶ2
Ｏ5、ＡｇXＴｉＳ2（Ｘは負極にＬｉを含む場合は０，
含まない場合は１の値を取る）等を用いることができ、
銀イオン伝導体としてはα―ＡｇＩ、Ａｇ6Ｉ4ＷＯ4、
Ｃ6Ｈ5ＮＨＡｇ5Ｉ6、ＡｇＩ−Ａｇ2Ｏ−ＭｏＯ3、Ａｇ
Ｉ−Ａｇ2Ｏ−Ｂ2Ｏ3、ＡｇＩ−Ａｇ2Ｏ−Ｖ2Ｏ5等を用
いることができる。
合は負極材料として金属Ａｇ、正極材料としてＡｇXＶ2
Ｏ5、ＡｇXＴｉＳ2（Ｘは負極にＬｉを含む場合は０，
含まない場合は１の値を取る）等を用いることができ、
銀イオン伝導体としてはα―ＡｇＩ、Ａｇ6Ｉ4ＷＯ4、
Ｃ6Ｈ5ＮＨＡｇ5Ｉ6、ＡｇＩ−Ａｇ2Ｏ−ＭｏＯ3、Ａｇ
Ｉ−Ａｇ2Ｏ−Ｂ2Ｏ3、ＡｇＩ−Ａｇ2Ｏ−Ｖ2Ｏ5等を用
いることができる。
【００３７】本発明の不揮発性半導体記憶装置の製造方
法は、一実施の形態として半導体基板上にトンネル酸化
膜を介して固体電解質二次電池を形成する工程と、前記
固体電解質二次電池電極の背面及び側面を覆う層間絶縁
膜を形成する工程と、不純物の注入によるソース拡散層
及びドレイン拡散層を形成する工程と、このドレイン拡
散層及びソース拡散層に接続された導電膜を形成する工
程と、前記固体電解質二次電池の背面に導電膜を形成す
る工程とからなることを特徴としている。
法は、一実施の形態として半導体基板上にトンネル酸化
膜を介して固体電解質二次電池を形成する工程と、前記
固体電解質二次電池電極の背面及び側面を覆う層間絶縁
膜を形成する工程と、不純物の注入によるソース拡散層
及びドレイン拡散層を形成する工程と、このドレイン拡
散層及びソース拡散層に接続された導電膜を形成する工
程と、前記固体電解質二次電池の背面に導電膜を形成す
る工程とからなることを特徴としている。
【００３８】電極材料及び層間絶縁膜の形成には熱ＣＶ
Ｄ法、プラズマＣＶＤ法、スパッタ法、真空蒸着法を用
いることができる。なお、上記の方法に加えて例えば蒸
着やスパッタ時に基板上にマスク（金属製あるいは樹脂
フィルム製）等を併用し、成膜と同時にパターン形成を
行う方法がリチウム化合物の場合有効である。
Ｄ法、プラズマＣＶＤ法、スパッタ法、真空蒸着法を用
いることができる。なお、上記の方法に加えて例えば蒸
着やスパッタ時に基板上にマスク（金属製あるいは樹脂
フィルム製）等を併用し、成膜と同時にパターン形成を
行う方法がリチウム化合物の場合有効である。
【００３９】ドライエッチングでは、酸化シリコンや窒
化シリコンの層間絶縁膜にはＣＦ4、ＣＨＦ3とＯ2のエ
ッチングガスを組み合わせてのＲＩＥ（Ｒｅａｃｔｉｖ
ｅＩｏｎ Ｅｔｃｈｉｎｇ）法、配線形成時には金属配
線に対しては例えばアルミ配線の場合はＣＣＬ4／ＢＣ
Ｌ3シリサイド／ポリシリコンやメタル／ポリシリコン
配線の場合にはＣＦ4／ＳＦ6等のガスを用いたＲＩＥ法
を用いることができる。
化シリコンの層間絶縁膜にはＣＦ4、ＣＨＦ3とＯ2のエ
ッチングガスを組み合わせてのＲＩＥ（Ｒｅａｃｔｉｖ
ｅＩｏｎ Ｅｔｃｈｉｎｇ）法、配線形成時には金属配
線に対しては例えばアルミ配線の場合はＣＣＬ4／ＢＣ
Ｌ3シリサイド／ポリシリコンやメタル／ポリシリコン
配線の場合にはＣＦ4／ＳＦ6等のガスを用いたＲＩＥ法
を用いることができる。
【００４０】
【実施例】以下、本発明の実施例について図を参照して
説明する。
説明する。
【００４１】（実施例１）図１は第１の実施例での不揮
発性半導体記憶装置の断面図、図２は上面から見た平面
図を示している。１１１はＰ型の不純物をドープしたシ
リコン半導体基板、１１２及び１１２’はＮ型の不純物
をドープしたソース拡散層及びドレイン拡散層、１１３
はトンネル酸化膜、１１４及び１１４’はＰ型の不純物
をドープした多結晶シリコンからなる導電膜配線、１１
５は金属配線、１１６は層間絶縁膜、１１７は負極、１
１８は固体電解質、１１９は正極、１２０は集電材であ
る。一方、図２において２１２は負極１１７、固体電解
質１１８、正極１１９からなる固体電解質二次電池、２
１３は固体電解質二次電池の正極上の取り出し電極（１
１５）である。
発性半導体記憶装置の断面図、図２は上面から見た平面
図を示している。１１１はＰ型の不純物をドープしたシ
リコン半導体基板、１１２及び１１２’はＮ型の不純物
をドープしたソース拡散層及びドレイン拡散層、１１３
はトンネル酸化膜、１１４及び１１４’はＰ型の不純物
をドープした多結晶シリコンからなる導電膜配線、１１
５は金属配線、１１６は層間絶縁膜、１１７は負極、１
１８は固体電解質、１１９は正極、１２０は集電材であ
る。一方、図２において２１２は負極１１７、固体電解
質１１８、正極１１９からなる固体電解質二次電池、２
１３は固体電解質二次電池の正極上の取り出し電極（１
１５）である。
【００４２】第１の実施例にかかる半導体記憶装置の製
造方法について、図３から図６を用いて説明する。
造方法について、図３から図６を用いて説明する。
【００４３】図３（ａ）に示すように、Ｐ型でドープさ
れた半導体基板１１１上に通常のトランジスタ作製法と
同様に酸化シリコン膜をテトラエトキシシラン（ＴＥＯ
Ｓ）とオゾン（Ｏ3）ガスを用いたプラズマＣＶＤ法に
より２０ｎｍの膜厚で成膜した後、フォトリソグラフィ
法でソース拡散層（０．４μｍ×０．６μｍ）とドレイ
ン拡散層（０．４μｍ×０．６μｍ）部に窓の開いたフ
ォトレジストパターンを形成し、ＣＦ4、ＣＨＦ3とＯ2
のエッチングガス（ガス流量：ＣＨＦ3／Ｏ2＝２０／１
０ｓｃｃｍ、圧力：１０Ｐａ）を組み合わせてＲＩＥ法
によりドライエッチングし、不要な酸化シリコン膜を除
去した後、加速エネルギー４０ｅＶ、ドーズ量＝４０×
１０11ｃｍ-2でリンイオンをイオン注入法により注入
し、その後７５０℃で熱処理し、リンの拡散（Ｎ+）を
行い、ソース拡散領域１１２（０．５μｍ×０．７μ
ｍ）及びドレイン拡散層１１２’（０．５μｍ×０．７
μｍ）を作製した。
れた半導体基板１１１上に通常のトランジスタ作製法と
同様に酸化シリコン膜をテトラエトキシシラン（ＴＥＯ
Ｓ）とオゾン（Ｏ3）ガスを用いたプラズマＣＶＤ法に
より２０ｎｍの膜厚で成膜した後、フォトリソグラフィ
法でソース拡散層（０．４μｍ×０．６μｍ）とドレイ
ン拡散層（０．４μｍ×０．６μｍ）部に窓の開いたフ
ォトレジストパターンを形成し、ＣＦ4、ＣＨＦ3とＯ2
のエッチングガス（ガス流量：ＣＨＦ3／Ｏ2＝２０／１
０ｓｃｃｍ、圧力：１０Ｐａ）を組み合わせてＲＩＥ法
によりドライエッチングし、不要な酸化シリコン膜を除
去した後、加速エネルギー４０ｅＶ、ドーズ量＝４０×
１０11ｃｍ-2でリンイオンをイオン注入法により注入
し、その後７５０℃で熱処理し、リンの拡散（Ｎ+）を
行い、ソース拡散領域１１２（０．５μｍ×０．７μ
ｍ）及びドレイン拡散層１１２’（０．５μｍ×０．７
μｍ）を作製した。
【００４４】図３（ｂ）に示すように、酸化シリコン膜
をドライエッチング法で除去した後、再び上記方法で半
導体基板１１１上に酸化シリコン膜（膜厚１ｎｍ）を形
成し、上記パターン形成法で、拡散層１１２、１１２′
の間の半導体基板１１１上にトンネル電流が通過する
０．３μm×０．４μmのトンネル酸化膜１１３を作製し
た。パターン上のフォトレジストをドライアッシャーで
除去した後、固体電解質二次電池を以下のように構成し
た。
をドライエッチング法で除去した後、再び上記方法で半
導体基板１１１上に酸化シリコン膜（膜厚１ｎｍ）を形
成し、上記パターン形成法で、拡散層１１２、１１２′
の間の半導体基板１１１上にトンネル電流が通過する
０．３μm×０．４μmのトンネル酸化膜１１３を作製し
た。パターン上のフォトレジストをドライアッシャーで
除去した後、固体電解質二次電池を以下のように構成し
た。
【００４５】図３（ｃ）に示すように、必要部に０．３
μｍ×０．５μｍの窓の開いたポリイミド樹脂フィルム
（膜厚８μｍ）製のマスクを半導体基板上に位置合わせ
（トンネル酸化膜上に窓がくる位置）して被せ、ＴｉＳ
ｎターゲットをスパッタし、膜厚３０ｎｍのＴｉＳｎ負
極１１７を作製した。同様に、図４（ａ）に示すように
マスクスパッター法で負極１１７上に膜厚１５ｎｍ、
０．３５μｍ×０．５５μｍのＬｉ2Ｏ−ＳｉＯ2からな
る固体電解質層１１８を形成した。この際、固体電解質
の比誘電率は１１．４でトンネル酸化膜１１３の比誘電
率４．９より数倍大きかった。このため固体電解質層１
１８の誘電率は、トンネル酸化膜１１３の値より大きく
なっているが、固体電解質層１１８の誘電率がトンネル
酸化膜１１３より小さいと電子を注入する際、固体電解
質二次電池に充電できなくなる。
μｍ×０．５μｍの窓の開いたポリイミド樹脂フィルム
（膜厚８μｍ）製のマスクを半導体基板上に位置合わせ
（トンネル酸化膜上に窓がくる位置）して被せ、ＴｉＳ
ｎターゲットをスパッタし、膜厚３０ｎｍのＴｉＳｎ負
極１１７を作製した。同様に、図４（ａ）に示すように
マスクスパッター法で負極１１７上に膜厚１５ｎｍ、
０．３５μｍ×０．５５μｍのＬｉ2Ｏ−ＳｉＯ2からな
る固体電解質層１１８を形成した。この際、固体電解質
の比誘電率は１１．４でトンネル酸化膜１１３の比誘電
率４．９より数倍大きかった。このため固体電解質層１
１８の誘電率は、トンネル酸化膜１１３の値より大きく
なっているが、固体電解質層１１８の誘電率がトンネル
酸化膜１１３より小さいと電子を注入する際、固体電解
質二次電池に充電できなくなる。
【００４６】次に、図４（ｂ）に示すように、この固体
電解質層１１８の上面にＬｉＭｎ2Ｏ4をターゲットとし
て半導体基板１１１上に位置合わせをしてポリイミド樹
脂フィルムに０．３μm×０．５μmの窓の開いたマスク
を被せ、スパッター法で膜厚４０ｎｍのＬｉＭｎ2Ｏ4か
らなる正極（０．２８μｍ×０．４８μｍ）１１９を作
製した。図４（ｃ）に示すように、その上に集電材１２
０としてＡｌを樹脂フィルムマスクスパッター法（ＲＦ
マグネトロンスパッター）で２０ｎｍの厚さで成膜し
た。
電解質層１１８の上面にＬｉＭｎ2Ｏ4をターゲットとし
て半導体基板１１１上に位置合わせをしてポリイミド樹
脂フィルムに０．３μm×０．５μmの窓の開いたマスク
を被せ、スパッター法で膜厚４０ｎｍのＬｉＭｎ2Ｏ4か
らなる正極（０．２８μｍ×０．４８μｍ）１１９を作
製した。図４（ｃ）に示すように、その上に集電材１２
０としてＡｌを樹脂フィルムマスクスパッター法（ＲＦ
マグネトロンスパッター）で２０ｎｍの厚さで成膜し
た。
【００４７】次に、図５（ａ）に示すように、テトラエ
トキシシラン（ＴＥＯＳ）とオゾン（Ｏ3）ガスを用い
たプラズマＣＶＤ法により膜厚１２０ｎｍで成膜した
後、フォトリソグラフィ法とドライエッチング法でソー
ス拡散領域１１２及びドレイン拡散層１１２’上に０．
２μm×０．２μmの接続孔を有する絶縁膜１１６を形成
した。
トキシシラン（ＴＥＯＳ）とオゾン（Ｏ3）ガスを用い
たプラズマＣＶＤ法により膜厚１２０ｎｍで成膜した
後、フォトリソグラフィ法とドライエッチング法でソー
ス拡散領域１１２及びドレイン拡散層１１２’上に０．
２μm×０．２μmの接続孔を有する絶縁膜１１６を形成
した。
【００４８】次に、図５（ｂ）に示すように、接続孔の
内部及び表面にＰ型にドープされた多結晶シリコンをシ
ラン／ジボランの混合ガスを用いたプラズマＣＶＤ法に
より膜厚４０ｎｍで全面に成膜した後、フォトリソグラ
フィ法で必要部分にのみレジストパターンを形成し、そ
の後エッチングガス（ＣＦ4／ＳＦ6＝２５／１５ｓｃｃ
ｍ）で、圧力５Ｐａの条件でＲＩＥ法により、レジスト
で被覆されていない領域をエッチング除去し、導電膜配
線１１４（ソース線）及び１１４’（ドレイン線）を形
成した。
内部及び表面にＰ型にドープされた多結晶シリコンをシ
ラン／ジボランの混合ガスを用いたプラズマＣＶＤ法に
より膜厚４０ｎｍで全面に成膜した後、フォトリソグラ
フィ法で必要部分にのみレジストパターンを形成し、そ
の後エッチングガス（ＣＦ4／ＳＦ6＝２５／１５ｓｃｃ
ｍ）で、圧力５Ｐａの条件でＲＩＥ法により、レジスト
で被覆されていない領域をエッチング除去し、導電膜配
線１１４（ソース線）及び１１４’（ドレイン線）を形
成した。
【００４９】その上に、図６（ａ）に示すように、上記
と同様酸化シリコンからなる第２の絶縁層１１６’を膜
厚８０ｎｍ成膜した後、導電膜配線１１４（ソース線）
及び１１４’（ドレイン線）の取り出し部と固体電解質
二次電池の集電材１２０上に接続孔（０．２μm×０．
２μm）をあけた。
と同様酸化シリコンからなる第２の絶縁層１１６’を膜
厚８０ｎｍ成膜した後、導電膜配線１１４（ソース線）
及び１１４’（ドレイン線）の取り出し部と固体電解質
二次電池の集電材１２０上に接続孔（０．２μm×０．
２μm）をあけた。
【００５０】次に、図６（ｂ）に示すように、集電材１
２０上にＡｌ／ＴｉＮ／Ｔｉからなる導電膜を６０ｎｍ
／１０ｎｍ／１０ｎｍの膜厚で順次スパッタ法により成
膜し、フォトリソグラフィ法でフォトレジストをゲート
線のパターンに形成した後、エッチングガス（ＣＣｌ4
／ＢＣｌ3＝３０／２０ｓｃｃｍ）で、圧力５Ｐａの条
件（ＲＩＥ法）でフォトレジストに覆われていない部分
の導電膜をエッチングし金属配線１１５（ゲート線）を
作製し、不揮発性半導体記憶装置を完成した。
２０上にＡｌ／ＴｉＮ／Ｔｉからなる導電膜を６０ｎｍ
／１０ｎｍ／１０ｎｍの膜厚で順次スパッタ法により成
膜し、フォトリソグラフィ法でフォトレジストをゲート
線のパターンに形成した後、エッチングガス（ＣＣｌ4
／ＢＣｌ3＝３０／２０ｓｃｃｍ）で、圧力５Ｐａの条
件（ＲＩＥ法）でフォトレジストに覆われていない部分
の導電膜をエッチングし金属配線１１５（ゲート線）を
作製し、不揮発性半導体記憶装置を完成した。
【００５１】ソース線とドレイン線を０Ｖ（アース）と
してゲート線に１０Ｖの電圧を印加（電流：１０ｎＡ、
時間：１ｎｓｅｃ）し、固体電解質二次電池を充電し
た。この固体電解質二次電池の充電電気量と電池電圧特
性を図７に示す。電池電圧は充電電気量に応じて３Ｖと
４Ｖに平坦部があることがわかる。また、充電後ゲート
線を０Ｖにし、ソース線とドレイン線間に電圧をかけた
際のソースとドレイン間の電圧（ドレイン電圧）とソー
スからドレインに流れる電流（ドレイン電流）の関係を
図８に示す。固体電解質二次電池の持つ電圧（本実施例
では４Ｖ）に対して、ドレイン電流が流れるドレイン電
圧に閾値（本実施例では４．２Ｖ）が存在し、閾値を超
すまでドレイン電流は流れなかった。図８では、ほかに
電池電圧０Ｖ、３Ｖの場合を示している。
してゲート線に１０Ｖの電圧を印加（電流：１０ｎＡ、
時間：１ｎｓｅｃ）し、固体電解質二次電池を充電し
た。この固体電解質二次電池の充電電気量と電池電圧特
性を図７に示す。電池電圧は充電電気量に応じて３Ｖと
４Ｖに平坦部があることがわかる。また、充電後ゲート
線を０Ｖにし、ソース線とドレイン線間に電圧をかけた
際のソースとドレイン間の電圧（ドレイン電圧）とソー
スからドレインに流れる電流（ドレイン電流）の関係を
図８に示す。固体電解質二次電池の持つ電圧（本実施例
では４Ｖ）に対して、ドレイン電流が流れるドレイン電
圧に閾値（本実施例では４．２Ｖ）が存在し、閾値を超
すまでドレイン電流は流れなかった。図８では、ほかに
電池電圧０Ｖ、３Ｖの場合を示している。
【００５２】また、ゲート電極と基板（ソース・ドレイ
ン電極）間においても、ゲート電位が１０Ｖになるまで
電流が流れなかった。未充電（未記憶）状態では６Ｖで
あった。
ン電極）間においても、ゲート電位が１０Ｖになるまで
電流が流れなかった。未充電（未記憶）状態では６Ｖで
あった。
【００５３】一方、放電（消去動作）はゲート電極に−
５Ｖを印加（電流：１０ｎＡ、時間：１ｎｓｅｃ）して
行った。
５Ｖを印加（電流：１０ｎＡ、時間：１ｎｓｅｃ）して
行った。
【００５４】次に、充電（記憶）された情報を、読み出
す動作について説明する。読み出し方法には２つあり、
一つはドレイン電圧を段階的に上げて行き、ドレイン電
流が流れた出すドレイン電圧を読む方法。２つ目は所定
のドレイン電圧（例えば１Ｖ）を印加しておき、ゲート
電圧を段階的に上げてゆき、ドレイン電流が流れ始める
ゲート電圧を記憶情報として読みとる方法である。
す動作について説明する。読み出し方法には２つあり、
一つはドレイン電圧を段階的に上げて行き、ドレイン電
流が流れた出すドレイン電圧を読む方法。２つ目は所定
のドレイン電圧（例えば１Ｖ）を印加しておき、ゲート
電圧を段階的に上げてゆき、ドレイン電流が流れ始める
ゲート電圧を記憶情報として読みとる方法である。
【００５５】第１の実施例において、前者の読み出し方
法では４．２Ｖ（未充電状態０Ｖ）、後者の方法では１
０Ｖ（未充電状態６Ｖ）の閾値となった。
法では４．２Ｖ（未充電状態０Ｖ）、後者の方法では１
０Ｖ（未充電状態６Ｖ）の閾値となった。
【００５６】ソース線とドレイン線を０Ｖ（アース）と
してゲート線に９Ｖの電圧を印加（電流：１０ｎＡ、時
間：１ｎｓｅｃ）し、固体電解質二次電池を充電した。
これにより固体電解質二次電池の電圧は３Ｖとなり、前
者の読み出し法でのドレイン電圧の閾値は３．２Ｖとな
り、後者の読み出し法ではゲート電圧の閾値は９Ｖを示
し、充電（記憶）条件の違いで読み出し電圧が変化する
ことが確認できた。
してゲート線に９Ｖの電圧を印加（電流：１０ｎＡ、時
間：１ｎｓｅｃ）し、固体電解質二次電池を充電した。
これにより固体電解質二次電池の電圧は３Ｖとなり、前
者の読み出し法でのドレイン電圧の閾値は３．２Ｖとな
り、後者の読み出し法ではゲート電圧の閾値は９Ｖを示
し、充電（記憶）条件の違いで読み出し電圧が変化する
ことが確認できた。
【００５７】本実施例の構成において複数個の記憶素子
が半導体基板上に形成される場合は、ゲート電極と繋が
っているコントロール線とソース・ドレイン電極に繋が
ったデータ線間にトランジスタを咬まし、各素子を単独
で動かす方法が有効である。
が半導体基板上に形成される場合は、ゲート電極と繋が
っているコントロール線とソース・ドレイン電極に繋が
ったデータ線間にトランジスタを咬まし、各素子を単独
で動かす方法が有効である。
【００５８】（実施例２）第１の実施例とほぼ同一の構
成であるが、固体電解質二次電池を３個直列に連ねた構
造のものを作製した。図９において、６１１はＰ型の不
純物をドープしたシリコン半導体基板、６１２、６１
２’はＮ型の不純物をドープしたソース拡散層とドレイ
ン拡散層、６１３はトンネル酸化膜、６１４、６１４’
はＰ型の不純物をドープした多結晶シリコンからなる導
電膜配線、６１５は金属配線、６１６、６１６’は層間
絶縁膜、６１７、６１７’、６１７”は負極、６１８、
１８’、６１８”は固体電解質、６１９、６１９’、６
１９”は正極、６２０、６２０’は電極間接続部、６２
０”は集電材である。
成であるが、固体電解質二次電池を３個直列に連ねた構
造のものを作製した。図９において、６１１はＰ型の不
純物をドープしたシリコン半導体基板、６１２、６１
２’はＮ型の不純物をドープしたソース拡散層とドレイ
ン拡散層、６１３はトンネル酸化膜、６１４、６１４’
はＰ型の不純物をドープした多結晶シリコンからなる導
電膜配線、６１５は金属配線、６１６、６１６’は層間
絶縁膜、６１７、６１７’、６１７”は負極、６１８、
１８’、６１８”は固体電解質、６１９、６１９’、６
１９”は正極、６２０、６２０’は電極間接続部、６２
０”は集電材である。
【００５９】第１の実施例と同様の方法でソース拡散層
６１２及びドレイン拡散層６１２’さらに膜厚１ｎｍの
トンネル酸化膜６１３を形成した後、その上に固体電解
質二次電池の負極６１７としてＡｇをスパッタで２５ｎ
ｍ成膜した後、フォトリソグラフィ法とエッチング法を
用いて０．４μｍ×０．５μｍの大きさのパターンを形
成した。次に、固体電解質６１８としてはＡｇＩ−Ａｇ
2Ｏ−ＭｏＯ3をマスク蒸着法で作製（膜厚１５ｎｍ、形
状０．４２μｍ×０．５２μｍ）した。その上に正極６
１９としＴｉＳ2とＶ2Ｏ6を必要箇所に窓の開いたポリ
イミド樹脂製のマスクを基板上に貼りコスパッター法で
膜厚３０ｎｍ、形状０．４μｍ×０．５μｍのものを作
製した。
６１２及びドレイン拡散層６１２’さらに膜厚１ｎｍの
トンネル酸化膜６１３を形成した後、その上に固体電解
質二次電池の負極６１７としてＡｇをスパッタで２５ｎ
ｍ成膜した後、フォトリソグラフィ法とエッチング法を
用いて０．４μｍ×０．５μｍの大きさのパターンを形
成した。次に、固体電解質６１８としてはＡｇＩ−Ａｇ
2Ｏ−ＭｏＯ3をマスク蒸着法で作製（膜厚１５ｎｍ、形
状０．４２μｍ×０．５２μｍ）した。その上に正極６
１９としＴｉＳ2とＶ2Ｏ6を必要箇所に窓の開いたポリ
イミド樹脂製のマスクを基板上に貼りコスパッター法で
膜厚３０ｎｍ、形状０．４μｍ×０．５μｍのものを作
製した。
【００６０】その上にアルミニウムをスッパター法で２
０ｎｍ成膜し、フォトリソグラフィ法とエッチング法で
０．４μｍ×０．５μｍの電極間接続部６２０を作製し
た。次に、この素子上に、同様の構成で固体電解質二次
電池を２個直列（負極６１７’、固体電解質６１８’、
正極６１９’、電極間接続部６２０’、負極６１７”、
固体電解質６１８”、正極６１９”）で構成した。さら
に、正極６１９”上に集電材６２０”としてＡｌをマス
クスパッター法で３０ｎｍ成膜した。
０ｎｍ成膜し、フォトリソグラフィ法とエッチング法で
０．４μｍ×０．５μｍの電極間接続部６２０を作製し
た。次に、この素子上に、同様の構成で固体電解質二次
電池を２個直列（負極６１７’、固体電解質６１８’、
正極６１９’、電極間接続部６２０’、負極６１７”、
固体電解質６１８”、正極６１９”）で構成した。さら
に、正極６１９”上に集電材６２０”としてＡｌをマス
クスパッター法で３０ｎｍ成膜した。
【００６１】次に、層間絶縁膜６１６として酸化シリコ
ン膜を、テトラエトキシシラン（ＴＥＯＳ）とオゾン
（Ｏ3）ガスを用いたプラズマＣＶＤ法により膜厚２０
ｎｍ成膜した後、エッチングガスとしてＣＨＦ3／Ｏ2を
用い、ガス流量：ＣＨＦ3／Ｏ2＝２０／１０ｓｃｃｍ、
圧力：１０Ｐａの条件（ＲＩＥ法）でソース拡散層とド
レイン拡散層上に窓（０．２μｍ×０．２μｍ）を作製
し、その後、第１の実施例と同様、Ｐ型にドープされた
多結晶シリコンをシラン／ジボランの混合ガスを用いた
プラズマＣＶＤ法により膜厚８０ｎｍで全面に成膜した
後、フォトリソグラフィ法で必要部分にのみレジストパ
ターンを形成し、エッチングガス（ＣＦ4／ＳＦ6＝２６
／１６ｓｃｃｍ）で、圧力６Ｐａの条件でＲＩＥ法によ
り、レジストで被覆されていない領域をエッチング除去
し、導電膜配線６１４（ソース線）及び６１４’（ドレ
イン線）を形成した。
ン膜を、テトラエトキシシラン（ＴＥＯＳ）とオゾン
（Ｏ3）ガスを用いたプラズマＣＶＤ法により膜厚２０
ｎｍ成膜した後、エッチングガスとしてＣＨＦ3／Ｏ2を
用い、ガス流量：ＣＨＦ3／Ｏ2＝２０／１０ｓｃｃｍ、
圧力：１０Ｐａの条件（ＲＩＥ法）でソース拡散層とド
レイン拡散層上に窓（０．２μｍ×０．２μｍ）を作製
し、その後、第１の実施例と同様、Ｐ型にドープされた
多結晶シリコンをシラン／ジボランの混合ガスを用いた
プラズマＣＶＤ法により膜厚８０ｎｍで全面に成膜した
後、フォトリソグラフィ法で必要部分にのみレジストパ
ターンを形成し、エッチングガス（ＣＦ4／ＳＦ6＝２６
／１６ｓｃｃｍ）で、圧力６Ｐａの条件でＲＩＥ法によ
り、レジストで被覆されていない領域をエッチング除去
し、導電膜配線６１４（ソース線）及び６１４’（ドレ
イン線）を形成した。
【００６２】次に、フォトレジストを除去した後、再び
全面に上記方法で酸化シリコン膜（膜厚８０ｎｍ）を成
膜し、フォトリソグラフィ法で固体電解質二次電池上及
び上記導電膜配線の取り出し端子部に窓の開いたレジス
トパターンを形成し、エッチングガス（ＣＦ4／ＳＦ6＝
２６／１６ｓｃｃｍ）を用い、圧力６Ｐａの条件でＲＩ
Ｅ法によりレジストで被覆された以外の領域の酸化シリ
コン膜をエッチング除去し、層間絶縁膜６１６’を形成
した。次にＡｌ／ＴｉＮ／Ｔｉからなる導電膜を８０ｎ
ｍ／１０ｎｍ／１０ｎｍの膜厚でスパッタ法により成膜
し、フォトリソグラフィ法でフォトレジストをパターン
形成した後、エッチングガス（ＣＣｌ4／ＢＣｌ3＝３０
／２０ｓｃｃｍ）で、圧力６Ｐａの条件のＲＩＥ法で導
電膜をエッチングし金属配線６１５（ゲート線）を作製
し、最後にフォトレジストを除去して、固体電解質二次
電池が３個直列に構成された不揮発性半導体記憶装置を
完成した。
全面に上記方法で酸化シリコン膜（膜厚８０ｎｍ）を成
膜し、フォトリソグラフィ法で固体電解質二次電池上及
び上記導電膜配線の取り出し端子部に窓の開いたレジス
トパターンを形成し、エッチングガス（ＣＦ4／ＳＦ6＝
２６／１６ｓｃｃｍ）を用い、圧力６Ｐａの条件でＲＩ
Ｅ法によりレジストで被覆された以外の領域の酸化シリ
コン膜をエッチング除去し、層間絶縁膜６１６’を形成
した。次にＡｌ／ＴｉＮ／Ｔｉからなる導電膜を８０ｎ
ｍ／１０ｎｍ／１０ｎｍの膜厚でスパッタ法により成膜
し、フォトリソグラフィ法でフォトレジストをパターン
形成した後、エッチングガス（ＣＣｌ4／ＢＣｌ3＝３０
／２０ｓｃｃｍ）で、圧力６Ｐａの条件のＲＩＥ法で導
電膜をエッチングし金属配線６１５（ゲート線）を作製
し、最後にフォトレジストを除去して、固体電解質二次
電池が３個直列に構成された不揮発性半導体記憶装置を
完成した。
【００６３】本実施例においてドレイン電流が流れるド
レイン電圧（閾値）を測定したところ、電池が未充電状
態（０Ｖ）では０Ｖ、ソース線とドレイン線を０Ｖとし
てゲート線に６Ｖの電圧を印加（電流：１０ｎＡ、時
間：２ｎｓｅｃ）し、固体電解質二次電池を充電した。
固体電解質二次電池の３個直列の電池電圧は―４．５Ｖ
となり、その時のドレイン電圧の閾値は−５．０Ｖであ
ることがわかった。同様にゲート線に４Ｖの電圧を印加
（電流：１０ｎＡ、時間：１ｎｓｅｃ）し、充電した場
合、電池電圧は３．０Ｖとなり、ドレイン電圧の閾値は
−３．２Ｖとなった。
レイン電圧（閾値）を測定したところ、電池が未充電状
態（０Ｖ）では０Ｖ、ソース線とドレイン線を０Ｖとし
てゲート線に６Ｖの電圧を印加（電流：１０ｎＡ、時
間：２ｎｓｅｃ）し、固体電解質二次電池を充電した。
固体電解質二次電池の３個直列の電池電圧は―４．５Ｖ
となり、その時のドレイン電圧の閾値は−５．０Ｖであ
ることがわかった。同様にゲート線に４Ｖの電圧を印加
（電流：１０ｎＡ、時間：１ｎｓｅｃ）し、充電した場
合、電池電圧は３．０Ｖとなり、ドレイン電圧の閾値は
−３．２Ｖとなった。
【００６４】（実施例３）図１０において、７１１はＰ
型の不純物をドープしたシリコン半導体基板、７１２、
７１２’はＮ型の不純物をドープしたソース拡散層及び
ドレイン拡散層、７１３はトンネル酸化膜、７１４、７
１４’はＰ型の不純物をドープした多結晶シリコンから
なる導電膜配線、７１５は金属配線、７１６、７１６’
は層間絶縁膜、７１７は負極、７１８は固体電解質、７
１９は正極である。
型の不純物をドープしたシリコン半導体基板、７１２、
７１２’はＮ型の不純物をドープしたソース拡散層及び
ドレイン拡散層、７１３はトンネル酸化膜、７１４、７
１４’はＰ型の不純物をドープした多結晶シリコンから
なる導電膜配線、７１５は金属配線、７１６、７１６’
は層間絶縁膜、７１７は負極、７１８は固体電解質、７
１９は正極である。
【００６５】第１の実施例と同様の方法で基板上に膜厚
１ｎｍのトンネル酸化膜７１３を形成した後、その上に
固体電解質二次電池の負極７１７として、銅をスパッタ
ー法で膜厚６０ｎｍ成膜し、フォトリソグラフィによる
パターン形成とエッチング法によって酸化シリコン膜上
に銅の金属負極７１７（０．２μｍ×０．３μｍ）を作
製した。
１ｎｍのトンネル酸化膜７１３を形成した後、その上に
固体電解質二次電池の負極７１７として、銅をスパッタ
ー法で膜厚６０ｎｍ成膜し、フォトリソグラフィによる
パターン形成とエッチング法によって酸化シリコン膜上
に銅の金属負極７１７（０．２μｍ×０．３μｍ）を作
製した。
【００６６】次に、第１の実施例と同様にシリコン酸化
膜で不要部を被覆して、リンのイオン注入と熱処理を行
い、ソース拡散層７１２及びドレイン拡散層７１２’を
作製した。表面のシリコン酸化膜を除去した後、再び酸
化シリコン膜をテトラエトキシシラン（ＴＥＯＳ）とオ
ゾン（Ｏ3）ガスを用いたプラズマＣＶＤ法により膜厚
９０ｎｍで成膜した後、フォトリソグラフィ法でソース
拡散領域とドレイン拡散領域となる部分にエッチングガ
ス：ＣＨＦ3／Ｏ2（ガス流量：ＣＨＦ3／Ｏ2＝２０／１
０ｓｃｃｍ、圧力：１０Ｐａ）でＲＩＥ法により０．２
μｍ×０．３μｍの窓を開け、層間絶縁膜７１６を形成
した。
膜で不要部を被覆して、リンのイオン注入と熱処理を行
い、ソース拡散層７１２及びドレイン拡散層７１２’を
作製した。表面のシリコン酸化膜を除去した後、再び酸
化シリコン膜をテトラエトキシシラン（ＴＥＯＳ）とオ
ゾン（Ｏ3）ガスを用いたプラズマＣＶＤ法により膜厚
９０ｎｍで成膜した後、フォトリソグラフィ法でソース
拡散領域とドレイン拡散領域となる部分にエッチングガ
ス：ＣＨＦ3／Ｏ2（ガス流量：ＣＨＦ3／Ｏ2＝２０／１
０ｓｃｃｍ、圧力：１０Ｐａ）でＲＩＥ法により０．２
μｍ×０．３μｍの窓を開け、層間絶縁膜７１６を形成
した。
【００６７】その後、ソース拡散層７１２とドレイン拡
散層７１２′上に第１の実施例と同様の方法でＰ型にド
ープされた多結晶シリコンからなる導電膜配線７１４
（ソース線）及び７１４’（ドレイン線）を膜厚４０ｎ
ｍで形成した。
散層７１２′上に第１の実施例と同様の方法でＰ型にド
ープされた多結晶シリコンからなる導電膜配線７１４
（ソース線）及び７１４’（ドレイン線）を膜厚４０ｎ
ｍで形成した。
【００６８】その上に上記と同様のプラズマＣＶＤ法で
酸化シリコン膜を膜厚５０ｎｍ成膜し、その後導電膜配
線上の必要部及び金属負極部上の絶縁膜を第１の実施例
と同様の方法（ＲＩＥ法）でエッチングで除去した。
酸化シリコン膜を膜厚５０ｎｍ成膜し、その後導電膜配
線上の必要部及び金属負極部上の絶縁膜を第１の実施例
と同様の方法（ＲＩＥ法）でエッチングで除去した。
【００６９】次に、固体電解質７１８としてはＲｂＣｕ
4Ｉ1.5Ｃｌ3.5をマスク蒸着法で作製（膜厚１０ｎｍ、
形状０．２μｍ×０．３μｍ）した。その上に正極７１
９としてＴｉＳ2をマスクスパッター法で膜厚３０ｎ
ｍ、０．２μｍ×０．３μｍのものを作製した。
4Ｉ1.5Ｃｌ3.5をマスク蒸着法で作製（膜厚１０ｎｍ、
形状０．２μｍ×０．３μｍ）した。その上に正極７１
９としてＴｉＳ2をマスクスパッター法で膜厚３０ｎ
ｍ、０．２μｍ×０．３μｍのものを作製した。
【００７０】その上にアルミニウムをスッパター法で膜
厚６０ｎｍ成膜し、フォトリソグラフィ法とエッチング
法で金属配線７１５を作製した。
厚６０ｎｍ成膜し、フォトリソグラフィ法とエッチング
法で金属配線７１５を作製した。
【００７１】層間絶縁膜７１６、７１６’や導電膜配線
７１４，７１４’の作製時に蒸発・拡散しやすい固体電
解質７１８や正極７１９を劣化させないために、固体電
解質二次電池の形成工程を後工程に回す方が品質の点で
望ましい。
７１４，７１４’の作製時に蒸発・拡散しやすい固体電
解質７１８や正極７１９を劣化させないために、固体電
解質二次電池の形成工程を後工程に回す方が品質の点で
望ましい。
【００７２】本実施例の固体電解質二次電池は、満充電
で電圧１．１Ｖであった。充電はソース線とドレイン線
を０Ｖ（アース）としてゲート線に７．５Ｖの電圧を印
加（電流：４ｎＡ、時間：２ｎｓｅｃ）し、固体電解質
二次電池を充電した。また、充電後ゲート線を０Ｖに
し、ソース線とドレイン線間に電圧をかけた際のドレイ
ン電圧の閾値は１．５Ｖで、閾値を超すまでドレイン電
流は流れなかった。これより、記憶の読み出し動作とし
ては１Ｖのドレイン電圧を印加し、ドレイン電流が流れ
るかどうかで記憶を読みとった。充電状態ではドレイン
電流が流れず、未充電状態ではドレイン電流が流れた。
で電圧１．１Ｖであった。充電はソース線とドレイン線
を０Ｖ（アース）としてゲート線に７．５Ｖの電圧を印
加（電流：４ｎＡ、時間：２ｎｓｅｃ）し、固体電解質
二次電池を充電した。また、充電後ゲート線を０Ｖに
し、ソース線とドレイン線間に電圧をかけた際のドレイ
ン電圧の閾値は１．５Ｖで、閾値を超すまでドレイン電
流は流れなかった。これより、記憶の読み出し動作とし
ては１Ｖのドレイン電圧を印加し、ドレイン電流が流れ
るかどうかで記憶を読みとった。充電状態ではドレイン
電流が流れず、未充電状態ではドレイン電流が流れた。
【００７３】一方、放電（消去動作）はゲート電極に−
７．５Ｖを印加（電流：４ｎＡ、時間：２ｎｓｅｃ）
し、フローティング・ゲートから基板側に電子を放電
し、ゲート部の電荷を消すことで、チャンネル抵抗を０
にした。
７．５Ｖを印加（電流：４ｎＡ、時間：２ｎｓｅｃ）
し、フローティング・ゲートから基板側に電子を放電
し、ゲート部の電荷を消すことで、チャンネル抵抗を０
にした。
【００７４】本実施例の不揮発性半導体記憶装置は一段
の電位であるが、自己放電がほとんどないため、一旦記
憶されたデータの保存性が従来のフローティング・ゲー
トタイプのものと比べて、数段優れていた。
の電位であるが、自己放電がほとんどないため、一旦記
憶されたデータの保存性が従来のフローティング・ゲー
トタイプのものと比べて、数段優れていた。
【００７５】
【発明の効果】請求項１記載の不揮発性半導体記憶装置
によれば、電荷保持部（記憶素子部）に固体電解質二次
電池を用い、電池の充電状態で発生する電圧を情報記憶
に用いるものである。電池電圧が充電状態によって複数
の値を取る場合は、多値情報の記憶が可能となり、従来
に比べてより一層の記憶容量の大容量化を可能となる。
また、固体電解質二次電池の場合は自己放電が少ないた
め、従来のフローティング・ゲートに電荷を保持するも
のに比べて、記憶保持時間が長い利点も有している。
によれば、電荷保持部（記憶素子部）に固体電解質二次
電池を用い、電池の充電状態で発生する電圧を情報記憶
に用いるものである。電池電圧が充電状態によって複数
の値を取る場合は、多値情報の記憶が可能となり、従来
に比べてより一層の記憶容量の大容量化を可能となる。
また、固体電解質二次電池の場合は自己放電が少ないた
め、従来のフローティング・ゲートに電荷を保持するも
のに比べて、記憶保持時間が長い利点も有している。
【００７６】請求項２記載の不揮発性半導体記憶装置に
よれば、請求項１と同様な効果のほか、リチウムイオン
を用いた電池系では、電池電圧が高く取れるため、多値
記録しやすく、銅イオン及び銀イオンを用いた場合は、
電池電圧は若干低くなるが、水分に対する安定性が高い
利点を有する。
よれば、請求項１と同様な効果のほか、リチウムイオン
を用いた電池系では、電池電圧が高く取れるため、多値
記録しやすく、銅イオン及び銀イオンを用いた場合は、
電池電圧は若干低くなるが、水分に対する安定性が高い
利点を有する。
【００７７】請求項３および請求項４記載の不揮発性半
導体記憶装置によれば、請求項１と同様な効果がある。
導体記憶装置によれば、請求項１と同様な効果がある。
【００７８】請求項５記載の不揮発性半導体記憶装置に
よれば、請求項１と同様な効果のほか、電位が低い場合
に閾値を上げることができる。
よれば、請求項１と同様な効果のほか、電位が低い場合
に閾値を上げることができる。
【００７９】請求項６から請求項９記載の不揮発性半導
体記憶装置の駆動方法によれば、請求項１と同様な効果
がある。
体記憶装置の駆動方法によれば、請求項１と同様な効果
がある。
【００８０】請求項１０記載の不揮発性半導体記憶装置
の製造方法によれば、請求項１と同様な効果のほか、拡
散工程では基板が高温となるが、固体電解質二次電池の
構成材料は高温で拡散し易いため、拡散工程後に固体電
解質二次電池の形成工程を持ってくるとより品質が向上
する。
の製造方法によれば、請求項１と同様な効果のほか、拡
散工程では基板が高温となるが、固体電解質二次電池の
構成材料は高温で拡散し易いため、拡散工程後に固体電
解質二次電池の形成工程を持ってくるとより品質が向上
する。
【００８１】請求項１１記載の不揮発性半導体記憶装置
の製造方法によれば、請求項１と同様な効果のほか、固
体電解質二次電池の作製工程において、金属リチウムの
ように水に弱い材料を用いる場合、通常のフォトリソグ
ラフィ工程が取れないので好適である。
の製造方法によれば、請求項１と同様な効果のほか、固
体電解質二次電池の作製工程において、金属リチウムの
ように水に弱い材料を用いる場合、通常のフォトリソグ
ラフィ工程が取れないので好適である。
【図１】本発明の第１の実施例における不揮発性半導体
装置の断面図である。
装置の断面図である。
【図２】本発明の第１の実施例における不揮発性半導体
装置の平面図である。
装置の平面図である。
【図３】本発明の第１の実施例における製造工程の一部
を示す断面図である。
を示す断面図である。
【図４】本発明の第１の実施例における図３に続く製造
工程の一部を示す断面図である。
工程の一部を示す断面図である。
【図５】本発明の第１の実施例における図４に続く製造
工程の一部を示す断面図である。
工程の一部を示す断面図である。
【図６】本発明の第１の実施例における図５に続く製造
工程の一部を示す断面図である。
工程の一部を示す断面図である。
【図７】本発明の第１の実施例における電池の充電電気
量に対する電池電圧である。
量に対する電池電圧である。
【図８】本発明の第１の実施例における各種電池電圧と
ドレイン電圧とドレイン電流の関係図である。
ドレイン電圧とドレイン電流の関係図である。
【図９】本発明の第２の実施例における不揮発性半導体
装置の断面図である。
装置の断面図である。
【図１０】本発明の第３の実施例における不揮発性半導
体装置の断面図である。
体装置の断面図である。
【図１１】従来の不揮発性半導体装置の断面図である。
１１１、２１１ Ｐ型の不純物をドープしたシリコン
半導体基板 １１２、１１２’ ソース拡散層、ドレイン拡散層 １１３ トンネル酸化膜 １１４ 導電膜配線 １１５ 金属配線 １１６ 層間絶縁膜 １１７ 負極 １１８ 固体電解質 １１９ 正極 １２０ 集電材 ２１２ 固体電解質二次電池 ８１１ Ｎ型にドープされたシリコン基板 ８１２ トンネル酸化膜 ８１３ ソース拡散層 ８１４ ドレイン拡散層 ８１５ フローティング・ゲート ８１６ 層間絶縁膜 ８１７ 制御ゲート ８１８ ビット線 ８１９ アルミ配線 ８２０ 層間絶縁膜
半導体基板 １１２、１１２’ ソース拡散層、ドレイン拡散層 １１３ トンネル酸化膜 １１４ 導電膜配線 １１５ 金属配線 １１６ 層間絶縁膜 １１７ 負極 １１８ 固体電解質 １１９ 正極 １２０ 集電材 ２１２ 固体電解質二次電池 ８１１ Ｎ型にドープされたシリコン基板 ８１２ トンネル酸化膜 ８１３ ソース拡散層 ８１４ ドレイン拡散層 ８１５ フローティング・ゲート ８１６ 層間絶縁膜 ８１７ 制御ゲート ８１８ ビット線 ８１９ アルミ配線 ８２０ 層間絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｍ 10/44
(72)発明者 鵜木 重幸
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 山本 徹
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 岩本 和也
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F083 EP02 EP22 EP23 FZ10 JA35
JA36 JA39 JA60 NA08 PR36
ZA21
5F101 BA01 BA61 BB02 BB05 BC20
BE05 BE06 BF10
5H029 AJ14 AK03 AK05 AL06 AL07
AL11 AL12 AM12 AM13 BJ04
BJ12 CJ05 CJ16
5H030 AA09 AS11 BB01 BB21 DD01
DD20 FF41 FF52
Claims (11)
- 【請求項１】 半導体基板上に形成されたソース拡散層
およびドレイン拡散層と、前記ソース拡散層と前記ドレ
イン拡散層との間の前記半導体基板上に絶縁膜を介して
形成される電荷保持部及びその背面に位置するゲート電
極で構成される不揮発性半導体記憶装置であって、前記
電荷保持部が固体電解質二次電池であることを特徴とす
る不揮発性半導体記憶装置。 - 【請求項２】 固体電解質二次電池の活物質がリチウム
イオン、銅イオンあるいは銀イオンのいずれかである請
求項１記載の不揮発性半導体記憶装置。 - 【請求項３】 固体電解質二次電池が充電電気量に対し
て電池電圧が複数の平坦部を有する電池である請求項１
記載の不揮発性半導体記憶装置。 - 【請求項４】 絶縁膜がトンネル酸化膜であり、固体電
解質二次電池の固体電解質層の誘電率が前記トンネル酸
化膜の誘電率よりも大きい請求項１記載の不揮発性半導
体記憶装置。 - 【請求項５】 固体電解質二次電池が複数個直列で接続
されている請求項１記載の不揮発性半導体記憶装置。 - 【請求項６】 Ｐ型半導体の半導体基板上に形成された
ソース拡散層およびドレイン拡散層と、前記ソース拡散
層と前記ドレイン拡散層との間の前記半導体基板上に絶
縁膜を介して形成される電荷保持部としての固体電解質
二次電池及びその背面に位置するゲート電極で構成され
る不揮発性半導体記憶装置の駆動方法であって、前記ゲ
ート電極を正極、前記半導体基板を負極として電圧をか
けて、前記固体電解質二次電池に所定電気量を充電し、
この時の電池電圧を記憶情報として書き込み、 読み出しはソース電極とドレイン電極間に電圧を段階的
に印加して、電流が流れるかどうかを検出し、前記記憶
情報を読み出す不揮発性半導体記憶装置の駆動方法。 - 【請求項７】 Ｐ型半導体の半導体基板上に形成された
ソース拡散層およびドレイン拡散層と、前記ソース拡散
層と前記ドレイン拡散層との間の前記半導体基板上に絶
縁膜を介して形成される電荷保持部としての固体電解質
二次電池及びその背面に位置するゲート電極で構成され
る不揮発性半導体記憶装置の駆動方法であって、前記ゲ
ート電極を正極、前記半導体基板を負極として電圧をか
けて、前記固体電解質二次電池に所定電気量を充電し、
この時の電池電圧を記憶情報として書き込み、 読み出しは所定のドレイン電圧を印加しておき、前記ゲ
ート電極に電圧を段階的に印加し、正極の電位を上げて
ゆき、ドレイン電流が流れるかどうかを検出し、前記記
憶情報を読み出す不揮発性半導体記憶装置の駆動方法。 - 【請求項８】 情報記憶時の所定電気量を、一定充電電
圧一定充電時間で充電電流の大きさを制御すること、一
定充電電流一定充電時間で充電電圧を制御すること、あ
るいは一定充電電圧一定充電電流で充電時間を制御する
ことで変える請求項６または請求項７記載の不揮発性半
導体記憶装置の駆動方法。 - 【請求項９】 充電され記録状態にある固体電解質二次
電池の背面にあるゲート電極に負電圧を印加し、半導体
基板に正電圧を印加することで前記固体電解質二次電池
を放電させ、電荷保持部の電荷を除去し、記録を消去す
る請求項６または請求項７記載の不揮発性半導体記憶装
置の駆動方法。 - 【請求項１０】 半導体基板上に形成されたソース拡散
層およびドレイン拡散層と、前記ソース拡散層と前記ド
レイン拡散層との間の前記半導体基板上に絶縁膜を介し
て形成される固体電解質二次電池及びその背面に位置す
るゲート電極で構成される不揮発性半導体記憶装置の製
造方法であって、 前記固体電解質二次電池が、チャンネル形成のための前
記ソース拡散層と前記ドレイン拡散層を形成する拡散工
程後に形成されることを特徴とする不揮発性半導体記憶
装置の製造方法。 - 【請求項１１】 半導体基板上に形成されたソース拡散
層およびドレイン拡散層と、前記ソース拡散層と前記ド
レイン拡散層との間の前記半導体基板上に絶縁膜を介し
て形成される固体電解質二次電池及びその背面に位置す
るゲート電極で構成される不揮発性半導体記憶装置の製
造方法であって、 前記固体電解質二次電池の作製工程において、必要部に
窓の開いた樹脂フィルムを基板上に位置合わせをして貼
り、その上に所定の膜を成膜しパターン形成することを
特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001244060A JP2003060090A (ja) | 2001-08-10 | 2001-08-10 | 不揮発性半導体記憶装置、その駆動方法及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001244060A JP2003060090A (ja) | 2001-08-10 | 2001-08-10 | 不揮発性半導体記憶装置、その駆動方法及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060090A true JP2003060090A (ja) | 2003-02-28 |
Family
ID=19074055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001244060A Pending JP2003060090A (ja) | 2001-08-10 | 2001-08-10 | 不揮発性半導体記憶装置、その駆動方法及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060090A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004011431A1 (de) * | 2004-03-09 | 2005-09-29 | Infineon Technologies Ag | Halbleiterspeicherzelle, Verfahren zu deren Herstellung sowie Halbleiterspeichereinrichtung |
| JP2008526008A (ja) * | 2004-12-23 | 2008-07-17 | コミツサリア タ レネルジー アトミーク | 保持時間及び書き込み速度の改善したｐｍｃメモリ |
| WO2009020041A1 (ja) * | 2007-08-06 | 2009-02-12 | Sony Corporation | 記憶素子および記憶装置 |
| JP2010067504A (ja) * | 2008-09-11 | 2010-03-25 | Toyota Motor Corp | 電池 |
| JP2010525501A (ja) * | 2007-04-27 | 2010-07-22 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク | 情報の大容量記憶のための装置及び方法 |
| JP2011513914A (ja) * | 2008-02-27 | 2011-04-28 | シンベット・コーポレイション | フルメタルエッジシールを含むバッテリーレイアウト |
| JP2014067603A (ja) * | 2012-09-26 | 2014-04-17 | Fujitsu Ltd | リチウムイオン二次電池およびその製造方法 |
| WO2016186148A1 (ja) * | 2015-05-18 | 2016-11-24 | 国立大学法人東北大学 | 記憶セル、記憶回路、及び記憶方法 |
| JP2020087937A (ja) * | 2018-11-14 | 2020-06-04 | 富士通株式会社 | 電子デバイス、及び、集積回路 |
| CN111279467A (zh) * | 2017-11-30 | 2020-06-12 | 国际商业机器公司 | 基于离子阱的多状态器件 |
-
2001
- 2001-08-10 JP JP2001244060A patent/JP2003060090A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7214587B2 (en) | 2004-03-09 | 2007-05-08 | Infineon Technologies Ag | Method for fabricating a semiconductor memory cell |
| DE102004011431A1 (de) * | 2004-03-09 | 2005-09-29 | Infineon Technologies Ag | Halbleiterspeicherzelle, Verfahren zu deren Herstellung sowie Halbleiterspeichereinrichtung |
| JP2008526008A (ja) * | 2004-12-23 | 2008-07-17 | コミツサリア タ レネルジー アトミーク | 保持時間及び書き込み速度の改善したｐｍｃメモリ |
| JP2010525501A (ja) * | 2007-04-27 | 2010-07-22 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク | 情報の大容量記憶のための装置及び方法 |
| US8492740B2 (en) | 2007-08-06 | 2013-07-23 | Sony Corporation | Memory element and memory device |
| JP2009043757A (ja) * | 2007-08-06 | 2009-02-26 | Sony Corp | 記憶素子および記憶装置 |
| WO2009020041A1 (ja) * | 2007-08-06 | 2009-02-12 | Sony Corporation | 記憶素子および記憶装置 |
| JP2011513914A (ja) * | 2008-02-27 | 2011-04-28 | シンベット・コーポレイション | フルメタルエッジシールを含むバッテリーレイアウト |
| JP2010067504A (ja) * | 2008-09-11 | 2010-03-25 | Toyota Motor Corp | 電池 |
| JP2014067603A (ja) * | 2012-09-26 | 2014-04-17 | Fujitsu Ltd | リチウムイオン二次電池およびその製造方法 |
| WO2016186148A1 (ja) * | 2015-05-18 | 2016-11-24 | 国立大学法人東北大学 | 記憶セル、記憶回路、及び記憶方法 |
| CN111279467A (zh) * | 2017-11-30 | 2020-06-12 | 国际商业机器公司 | 基于离子阱的多状态器件 |
| JP2021504940A (ja) * | 2017-11-30 | 2021-02-15 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体構造体および半導体構造体を形成する方法 |
| JP7144908B2 (ja) | 2017-11-30 | 2022-09-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体構造体および半導体構造体を形成する方法 |
| CN111279467B (zh) * | 2017-11-30 | 2023-09-29 | 国际商业机器公司 | 基于离子阱的多状态器件 |
| JP2020087937A (ja) * | 2018-11-14 | 2020-06-04 | 富士通株式会社 | 電子デバイス、及び、集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100593448B1 (ko) | 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들 | |
| US8697533B2 (en) | Method for obtaining smooth, continuous silver film | |
| US7297975B2 (en) | Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same | |
| US20060181920A1 (en) | Resistive memory element with shortened erase time | |
| US6737726B2 (en) | Resistance variable device, analog memory device, and programmable memory cell | |
| US7307267B2 (en) | Electric device with phase change material and parallel heater | |
| US10885431B2 (en) | Three-terminal neuromorphic vertical sensing | |
| US20060281216A1 (en) | Method of manufacturing a phase change RAM device utilizing reduced phase change current | |
| US7550348B2 (en) | Source side injection storage device with spacer gates and method therefor | |
| US7030456B2 (en) | Resistance-changing function body, memory element, manufacturing method therefor, memory device, semiconductor device and electronic equipment | |
| US20060220105A1 (en) | Self-aligned split-gate nonvolatile memory structure and a method of making the same | |
| WO2004027877A1 (ja) | 抵抗変化機能体およびその製造方法 | |
| US8579995B2 (en) | Method for forming a thin-film lithium-ion battery | |
| KR100996191B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US7045854B2 (en) | Non-volatile semiconductor memory | |
| JP2003060090A (ja) | 不揮発性半導体記憶装置、その駆動方法及び製造方法 | |
| US20060199359A1 (en) | Local-length nitride sonos device having self-aligned ono structure and method of manufacturing the same | |
| US7348268B2 (en) | Controlled breakdown phase change memory device | |
| JP2008166441A (ja) | 半導体装置およびその製造方法 | |
| WO2007005189A2 (en) | Source side injection storage device and method therefor | |
| US20050059209A1 (en) | Local-length nitride SONOS device having self-aligned ONO structure and method of manufacturing the same | |
| WO2006095890A1 (ja) | 半導体装置およびその製造方法 | |
| CN113471206A (zh) | 一种多次可编程存储器结构及其制造方法 | |
| JP2008277827A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US20240147876A1 (en) | Thinned phase change material in bridge cell memory as a weight for artificial intelligence application |