CN111277776A

CN111277776A - 图像传感器

Info

Publication number: CN111277776A
Application number: CN202010156068.4A
Authority: CN
Inventors: 金载宏; 林承贤; 赵韩鞠; 李东勋; 咸锡宪
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2015-04-10
Filing date: 2016-04-08
Publication date: 2020-06-12
Anticipated expiration: 2036-04-08
Also published as: US20160301891A1; US20190082136A1; US10972693B2; CN109151347A; KR20160121189A; US10084982B2; CN111277776B; US20200137344A1; CN106060431A

Abstract

提供了一种图像传感器。所述图像传感器包括：多个像素；斜坡产生请，产生斜坡信号；多个模数转换器，包括第一至第四模数转换器；第一缓冲器，包括接收斜坡信号的输入节点和连接到第一和第二模数转换器的第一输出节点；第二缓冲器，包括接收斜坡信号的输入节点和连接到第三和第四模数转换器的第二输出节点；分别连接到第一至第四模数转换器和第一至第四缓冲器的第一至第四电容器；分别连接到第一至第四模数转换器的第一至第四计数器，其中，多个像素至少具有一千万个像素。

Description

图像传感器

本申请是申请日为2016年04月08日、申请号为201610216855.7、发明名称为“图像传感器”的发明专利申请的分案申请。

技术领域

与本公开一致的设备和系统涉及图像传感器，更具体地，涉及通过改善模数转换器的线性提高图像品质的图像传感器以及包括该图像传感器的图像处理系统。

背景技术

互补金属氧化物半导体(CMOS)图像传感器是使用CMOS的固态感测装置。与具有高电压模拟电路的电荷耦合器件(CCD)图像传感器相比，CMOS图像传感器具有较低的制造成本和较小的尺寸。因此，CMOS图像传感器具有低功耗的优点。此外，与早期发展阶段相比，CMOS图像传感器的性能得到了改进，因此，CMOS图像传感器通常用于包括便携式装置(诸如，智能电话和数码相机)的各种电子设备。

随着对便携式装置中高速拍摄和以低亮度的高色彩灵敏度的用户需求增加，越来越期望满足这种需求的图像传感器。

发明内容

根据示例性实施例的一方面，提供一种图像传感器，所述图像传感器包括：像素阵列，包括多个像素，所述多个像素中的每个像素连接到第一列线至第m列线中的一条列线以输出像素信号，其中，m是不小于2的整数；多个模数转换器，所述多个模数转换器中的每个模数转换器被配置为接收与第一列线至第m列线中的一条列线相应的像素信号，将像素信号与斜坡信号进行比较以及将像素信号转换成数字像素信号；阻断电路，连接到所述多个模数转换器中的至少一个模数转换器的输入端，以阻断所述多个模数转换器之中的其他模数转换器的操作的影响。

图像传感器还可以包括斜坡信号产生器，被配置为产生斜坡信号；斜坡信号缓冲器，被配置为缓冲和输出斜坡信号。

阻断电路可以包括多个缓冲器，所述多个缓冲器的每个缓冲器连接在所述多个模数转换器中的相应模数转换器的输入端和斜坡信号缓冲器之间。

所述多个模数转换器可以被划分成至少两个组，阻断电路包括多个缓冲器，所述多个缓冲器中的每个缓冲器连接在至少两个组中的相应组与斜坡信号缓冲器之间。

所述多个缓冲器中的每个缓冲器可以包括N沟道金属氧化物半导体(NMOS)晶体管，该NMOS晶体管连接在电源电压和相应模数转换器的输入端之间，并且具有接收斜坡信号的栅极。

所述多个缓冲器中的每个缓冲器可以包括P沟道金属氧化物半导体(PMOS)晶体管，该PMOS晶体管连接在相应模数转换器的输入端和接地电压之间并且具有接收斜坡信号的栅极。

所述多个缓冲器中的每个缓冲器可以包括第一P沟道金属氧化物半导体(PMOS)晶体管，连接在电源电压和第一节点之间；第二PMOS晶体管，连接在电源电压和第二节点之间；第一N沟道金属氧化物半导体(NMOS)晶体管，连接在第一节点和公共节点之间，并且具有接收斜坡信号的栅极；第二NMOS晶体管，连接在第二节点和公共节点之间，并且具有连接到相应模数转换器的输入端的栅极；电流源，连接在公共节点和接地电压之间。

多个模数转换器的每个模数转换器可以包括比较器，被配置为将像素信号与斜坡信号进行比较以产生比较信号；计数器，被配置为根据比较信号产生数字像素信号。

像素的数量可以是至少一千万，计数器的操作速度可以是至少1千兆赫。

根据另一示例性实施例的一方面，提供一种包括图像传感器的图像处理系统，所述图像传感器包括分别连接到第一列线至第m列线的第一像素至第m像素，以分别输出第一像素至第m像素，其中，m是不小于2的整数；处理器，被配置为控制图像传感器；显示器，被配置为基于从图像传感器输出的信号显示图像数据，其中，图像传感器还包括：斜坡信号产生器，被配置为产生斜坡信号；斜坡信号缓冲器，被配置为缓冲和输出斜坡信号；多个模数转换器，所述多个模数转换器中的每个模数转换器被配置为接收与第一列线至第m列线中的一条列线相应的像素信号，将像素信号与斜坡信号进行比较以及将像素信号转换成数字像素信号；阻断电路，连接在斜坡信号缓冲器的输出端和多个模数转换器中的至少一个模数转换器的输入端之间。

所述多个模数转换器的每个模数转换器可以包括比较器，被配置为将像素信号与斜坡信号进行比较以产生比较信号；计数器，被配置为根据比较信号产生数字像素信号。

阻断电路可以包括多个缓冲器，所述多个缓冲器的每个缓冲器连接在多个模数转换器的相应模数转换器的输入端和斜坡信号缓冲器之间。

所述多个缓冲器中的每个缓冲器可以包括N沟道金属氧化物半导体(NMOS)晶体管，该NMOS晶体管连接在电源电压和相应模数转换器的输入端之间并且具有接收斜坡信号的栅极；电流源，连接在相应模数转换器的输入端和接地电压之间。

所述多个缓冲器中的每个缓冲器可以包括P沟道金属氧化物半导体(PMOS)晶体管，该PMOS晶体管连接在相应模数转换器的输入端和接地电压之间并且具有接收斜坡信号的栅极；电流源，连接在电源电压和相应模数转换器的输入端之间。

多个缓冲器中的每个缓冲器可以包括：第一P沟道金属氧化物半导体(PMOS)晶体管，连接在电源电压和第一节点之间；第二PMOS晶体管，连接在电源电压和第二节点之间；第一N沟道金属氧化物半导体(NMOS)晶体管，连接在第一节点和公共节点之间，并且具有接收斜坡信号的栅极；第二NMOS晶体管，连接在第二节点和公共节点之间，并且具有连接到相应模数转换器的输入端的栅极；电流源，连接在公共节点和接地电压之间。

多个模数转换器可以被划分成至少两个组，阻断电路可以包括多个缓冲器，所述多个缓冲器的每个缓冲器连接在至少两个组的相应组和斜坡信号缓冲器之间。

所述多个缓冲器中的每个缓冲器可以包括N沟道金属氧化物半导体(NMOS)晶体管，该NMOS晶体管连接到至少两个组的相应组中的模数转换器的输入端，并且具有接收斜坡信号的栅极；电流源，共同连接到组中的模数转换器的输入端。

所述多个缓冲器中的每个缓冲器可以包括P沟道金属氧化物半导体(PMOS)晶体管，该PMOS晶体管连接到至少两个组的相应组中的模数转换器的输入端并且具有接收斜坡信号的栅极；电流源，共同连接到组中的模数转换器的输入端。

根据另一示例性实施例的一方面，提供一种图像传感器，所述图像传感器包括具有多个像素的像素阵列，所述多个像素中的每个像素连接到第一列线至第m列线中的一条列线以输出像素信号，其中，m是不小于2的整数；斜坡信号产生器，被配置为产生斜坡信号；斜坡信号缓冲器，被配置为缓冲和输出斜坡信号；多个比较器，所述多个比较器中的每个比较器被配置为接收与第一列线至第m列线中的一条列线相应的像素信号，将像素信号与斜坡信号进行比较以及产生比较信号；多个计数器，每个计数器被配置为根据比较信号产生数字信号；阻断电路，连接在斜坡信号缓冲器的输出端和所述多个比较器中的至少一个比较器的输入端之间，其中，所述多个比较器中的每个比较器通过阻断电路接收斜坡信号并且将斜坡信号与像素信号进行比较。

阻断电路可以包括多个缓冲器，所述多个缓冲器中的每个缓冲器连接在相应比较器的输入端和斜坡信号缓冲器之间。

阻断电路可以包括多个缓冲器，所述多个缓冲器中的每个缓冲器连接在所述多个比较器中的至少两个比较器的输入端和斜坡信号缓冲器之间。

根据另一示例性实施例的一方面，提供一种图像传感器，所述图像传感器包括：斜坡信号产生器，包括输出缓冲器，且被配置为产生斜坡信号；多个模数转换器，每个模数转换器被配置为接收像素信号，将像素信号与斜坡信号进行比较以及将像素信号转换成数字像素信号；阻断电路，连接在斜坡信号产生器和多个模数转换器之间。

阻断电路可以包括共同连接到斜坡信号产生器的多个缓冲器。

可以以一对一的关系为每个模数转换器提供缓冲器。

缓冲器可以将斜坡信号产生器与连接到该缓冲器的模数转换器隔离。

模数转换器可以被划分成至少两个组，可以为所述至少两个组中的每个组提供缓冲器。

缓冲器可以将斜坡信号产生器与连接到该缓冲器的模数转换器的组隔离。

每个缓冲器可以包括晶体管和电流源。

每个缓冲器可以包括模拟缓冲器，该模拟缓冲器具有连接到斜坡信号产生器的第一输入端以及连接到缓冲器的输出端的第二输入端。

附图说明

通过下面参照附图详细描述示例性实施例，上述和其他方面将会变得更加明显，在附图中：

图1是根据一些示例性实施例的包括图像传感器的图像处理系统；

图2A和图2B是图1所示的图像传感器的示例的详细示图；

图3A、图3B、图3C、图3D和图3E是在图2A或图2B的图像传感器中所示的像素的示例的电路图；

图4是根据一些示例性实施例的图2A或图2B所示的图像传感器的阻断电路、模数转换器(ADC)块和斜坡信号产生器的示图；

图5是根据另一示例性实施例的图2A或图2B所示的图像传感器的阻断电路、ADC块和斜坡信号产生器的示图；

图6是根据一些示例性实施例的图4或图5所示的阻断电路的缓冲器、ADC块和斜坡信号产生器的电路图；

图7是根据另一示例性实施例的图4或图5所示的阻断电路的缓冲器、ADC块和斜坡信号产生器的电路图；

图8A是根据另一示例性实施例的图4或图5所示的阻断电路的缓冲器、ADC块和斜坡信号产生器的电路图；

图8B是图8A所示的缓冲器的详细电路图；

图9A和图9B是示出比较示例中斜坡信号的波形的曲线图；

图10是根据一些示例性实施例的包括图像传感器的电子系统的框图；以及

图11是根据一些示例性实施例的包括图像传感器的图像处理系统的框图。

具体实施方式

在下文中参照附图更充分地描述示例性实施例。然而，本发明构思可以以许多不同的形式实施，并且不应被解释为限制到本文阐述的示例性实施例。相反，提供这些示例性实施例，使得本公开将是彻底的和完整的，并且向本领域技术人员充分地传达本发明构思的范围。在附图中，为了清楚，层和区域的尺寸和相对尺寸可以被放大。在整个内容中，相同标号指示相同元件。

应当理解，当元件被称为“连接”或“结合”到另一元件时，它可以直接连接或结合到另一元件，或可以存在中间元件。相反，当一个元件被称为被“直接连接”或“直接结合”到另一元件时，不存在中间元件。如本文中所使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合，并且可以缩写为“/”。

将会理解，虽然术语“第一”，“第二”等可以在这里用来描述各种元件，但是这些元件不应被这些术语所限制。这些术语仅是用来将一个元件与另一个元件相区别。例如，在不脱离本公开的教导的范围的情况下，“第一”信号可以被称为“第二”信号，并且类似地，“第二”信号可以被称为“第一”信号。

本文所用的术语是仅用于描述特定示例性实施例的目的，并且不旨在限制本发明构思。如本文中所使用的，单数形式也意在包括复数形式，除非上下文另外明确指出。将进一步理解，术语“包括”或“包含”在本说明书中使用时指定所述特征、区域、整体、步骤、操作、元件和/或组件的存在，但是不排除存在或附加一个或多个其它特征、区域、整数、步骤、操作、元件、组件和/或其组合。

除非另有定义，否则这里使用的所有术语(包括技术和科学术语)具有如本发明构思所属领域的普通技术人员通常所理解的相同含义。将进一步理解，术语(诸如，那些在常用字典中定义的)应当被解释为具有与它们在相关领域和/或本申请的上下文中的含义一致的含义，并且将不会被解释理想化的或过于正式的意义，除非在此明确定义。

图1是根据一些示例性实施例的包括图像传感器100的图像处理系统10的框图。图像处理系统10可以包括图像传感器100、图像处理器(或数字信号处理器(DSP))200、显示器300和镜头500。图像传感器100可以包括像素阵列110、行驱动器120、阻断电路130、模数转换器(ADC)块140、列驱动器150、斜坡信号产生器160、时序产生器170、控制寄存器块180和缓冲器190。

图像传感器100由DSP 200控制以感测通过镜头500捕获的对象400。DSP 200可以向显示器300输出图像传感器100已经感测和输出的图像。显示器300可以是能够输出图像的任何装置。例如，显示器300可以是配备有相机的计算机、蜂窝电话或电子装置。

DSP 200可以包括相机控制210、图像信号处理器(ISP)220和个人计算机(PC)接口(I/F)230。相机控制210控制图像传感器100的控制寄存器块180。相机控制210可以使用内置集成电路(I²C)控制图像传感器100，并且更具体地，控制寄存器块180，但是本发明构思的范围并不仅限于此。

ISP 220接收图像数据(即，缓冲器190的输出信号)，将图像数据处理为供人查看的图像，并且通过PC I/F 230向显示器300输出图像。在图1所示的示例性实施例中ISP 220位于DSP 200内，但是本领域的技术人员可以改变配置。例如，在另一示例性实施例中，ISP220可以位于图像传感器100内。

像素阵列110包括多个像素(图2中的像素115)，每个像素包括光电转换元件(诸如，光电二极管或钉扎光电二极管(pinned photodiode))。每个像素115使用光电转换元件感测光，并且将光转换成电信号以生成图像信号。

时序产生器170可以向行驱动器120、斜坡信号产生器160和列驱动器150输出控制信号或时钟信号，以控制行驱动器120、斜坡信号产生器160和列驱动器150的操作或时序。控制寄存器块180可以将来自DSP 200的控制信号或时钟信号发送到时序产生器170。

行驱动器120以行为单位驱动像素阵列110。例如，行驱动器120可以产生控制信号(图2A或2B中的RCS1至RCSn)来控制形成像素阵列110的像素115。像素阵列110可以将像素信号(图2A或2B中的PS1至PSn)从通过行驱动器120的控制信号RCS1至RCSn选择的行输出到ADC块140。像素信号PS1至PSm是模拟信号。

ADC块140使用从斜坡信号产生器160接收的斜坡信号(图2A或2B中的信号RAMP)将从像素阵列110接收的像素信号PS1至PSm转换成数字信号(图2A或2B中的DP1至DPm)，并且将数字信号DP1至DPm输出到缓冲器190。

列驱动器150可以根据时序产生器170的控制来控制ADC块140和缓冲器190的操作。换句话说，列驱动器150可以针对像素阵列110的每列控制数字像素信号的产生和输出时序。

缓冲器190临时存储从ADC块140输出的数字信号DP1至DPm，并且在输出数字信号DP1至DPm之前感测和放大数字信号DP1至DPm。

图2A和2B分别是图1所示的图像传感器100的示例100a和100b的详细示图。图3A至3E是图2A或2B所示的像素115的示例115a至115e的电路图。图2A所示的图像传感器100a和图2B所示的图像传感器100b包括像素阵列110、行驱动器120、阻断电路130、ADC块140、列驱动器150、斜坡信号产生器160以及缓冲器190。

像素阵列110可以包括多个像素P11至Pnm(也被称为像素115)，每个像素连接到多条行线RCS1至RCSn中的一条行线以及多条列线COL1至COLm中的一条列线。可以通过垂直堆叠半导体基底、层间绝缘层、滤色器层和微透镜来形成像素阵列110。可以通过在p型体硅基底(p-type bulk silicon substrate)上形成p型外延层(p-type epitaxial layer)来形成半导体基板。可以通过将n型离子注入p型外延层来形成光电二极管。层间绝缘层可以形成在半导体基底上。层间绝缘层可以包括形成像素和多层导线的晶体管的栅极。

保护层可以形成在层间绝缘层上，以保护元件。滤色器层可以形成在层间绝缘层(或保护层)上，并且可以包括多个滤色器。Bayer模式技术可应用于滤色器层。例如，滤色器可以包括至少一个红色滤波器、至少一个绿色滤波器和至少一个蓝色滤波器，或者可以包括至少一个品红滤波器、至少一个青色滤波器和至少一个黄色滤波器。被称为过涂层的扁平层可以形成在滤色器层。微透镜形成在滤色器层(或平面层)上，以将入射光高效率地引导到像素的光电二极管。

像素115可以响应于从行驱动器120输出的行控制信号RCS1至RCSn而被顺序激活，并且可以将像素信号PS1至PSm输出到各个列线COL至COLm。像素信号PS1至PSm中的每一个像素信号可以包括重置信号和图像信号。重置信号和图像信号之间的电压差可以包括关于每个像素115接收的光量的信息。当像素115不接收任何光时，重置信号可以与图像信号相同。当像素115接收光时，重置信号的电压可以高于图像信号的电压。然而，本发明构思不限制于当前示例性实施例。

在图3A至3E中示出每个像素115示例115a至115e。在图3A至3E中，重置控制信号RS、传输控制信号TG、选择控制信号SEL和/或光栅信号PG的各种组合可以包括在图2A或2B所示的行控制信号RCS1至RCSn中的一个行控制信号中。

参照图3A，像素115a可以包括光电二极管PD、传输晶体管TX，浮置扩散节点FD、重置晶体管RX、驱动晶体管DX和选择晶体管SX。光电二极管PD是光电转换元件的示例，并且可以包括光电晶体管、光栅(photo gate)，钉扎光电二极管(PPD)及其组合中的至少一个。图3A示出4晶体管(4T)结构，其包括一个光电二极管PD和四个金属氧化物半导体(MOS)晶体管TX、RX、DX和SX，但是本发明构思并不限于此示例。

在像素115a的操作中，光电二极管PD保持根据来自对象400的光的强度产生的光电荷。传输晶体管TX可以响应于从行驱动器120接收的传输控制信号TG将光电荷传输至浮置扩散节点FD。驱动晶体管DX可以根据由于浮置扩散节点FD中积累的光电荷所引起的电势升高而对光电荷进行放大，并且将光电荷发送到选择晶体管SX。

选择晶体管SX具有连接到驱动晶体管DX的源极端的漏极端。选择晶体管SX可以响应于从行驱动器120接收的选择控制信号SEL将像素信号输出到连接像素115a的列线COL。列线COL是图2A或2B所示的列线COL1至COLm中的一条列线。像素信号是图2A或2B所示的像素信号PS1至PSm中一个像素信号。

重置晶体管RX可以响应于从行驱动器120接收的重置控制信号RS将浮置扩散节点FD重置到电源电压VDD。像素信号是重置信号或图像信号。重置信号是在浮置扩散节点FD通过重置晶体管RX被重置到电源电压VDD之后选择晶体管SX输出的信号。图像信号是在完成光电荷从传输晶体管TX到浮置扩散节点FD的传输之后选择晶体管SX输出的信号。像素115a可以根据行驱动器120的控制而顺序地输出重置信号和图像信号。

图3B至图3E示出像素115的其它示例115b至115e。

参照图3B所示，像素115b是具有3T结构的单位像素。像素115b可以包括光电二极管PD、重置晶体管RX、驱动晶体管DX和选择晶体管SX。由光电二极管PD产生的光子电荷可以在浮置扩散节点FD被累积。像素信号可以根据驱动晶体管DX和选择晶体管SX的操作而被输出到列线COL。

参照图3C，像素115C是具有3T结构的单位像素。像素115C可以包括光电二极管PD、传输晶体管TX、重置晶体管RX和驱动晶体管的DX。重置晶体管RX可以被实现为n沟道耗尽型晶体管。重置晶体管RX可以根据从行驱动器120输出的重置控制信号RS将浮置扩散节点FD重置到电源电压VDD，或者可以将浮置扩散节点FD设置到低电平(例如，0V)，并执行与选择晶体管SX类似的功能。

参照图3D，像素115d是具有5T结构的单位像素。像素115d包括光电二极管PD、传输晶体管TX、重置晶体管RX、驱动晶体管DX、选择晶体管SX和另一晶体管GX。

参照图3E，像素115e是5T单位像素，其包括光电二极管PD、传输晶体管TX、重置晶体管RX、驱动晶体管DX、选择晶体管SX和光晶体管PX。光晶体管PX根据从行驱动器120输出的光栅信号PG将光电荷输出传输晶体管TX。

图3A至3E示出3T、4T和5T单位像素的示例，但是本发明构思并不限于这些示例。换句话说，像素115可以被实现为包括根据光量或光的强度产生光电荷的光电转换元件以及将光电转换元件产生的光电荷输出为电流或电压信号的至少一个晶体管的电路。

返回参照图2A或2B，行驱动器120可以使用行控制信号RCS1至RCSn选择形成像素阵列110的行线中的至少一条行线。

ADC块140可以包括第一ADC 142-1至第m ADC 142-m。第一ADC142-1至第m ADC142-m分别连接到第一列线COL至第m列线COLm。第一ADC 142-1至第m ADC 142-m可以分别接收第一像素信号PS1至第m像素信号PSm以及来自斜坡信号产生器160的斜坡信号Ramp，并且可以使用斜坡信号Ramp将第一像素信号PS1至第m像素信号PSm分别转换成数字像素信号DP1至DPm。详细地讲，第一ADC 142-1至第m ADC 142-m中的每一个ADC可以将斜坡信号Ramp与相应像素信号进行比较，可以产生与比较结果相应的比较信号，并且可以对比较信号执行计数，以产生数字像素信号DP1至DPm中的相应的一个数字像素信号。数字像素信号DP1至DPm可以被存储在缓冲器190中。

阻断电路130连接到第一ADC 142-1至第m ADC 142-m中的至少一个ADC的输入，以阻断其它ADC的操作的影响。详细地，阻断电路130可以防止第一ADC 142-1至第m ADC 142-m中的每一个ADC的操作引起的输入电容的变化影响斜坡信号产生器160的负载，从而阻断其它ADC的操作的影响。其结果是，ADC 142-1至142-m的线性增加，这将稍后参照图9A和9B详细描述。

参照图2A，阻断电路130a可以包括第一阻断器132-1至第m阻断器132-m，它们可以分别与第一ADC 142-1至第m ADC 142-m相应。换句话说，第一阻断器132-1连接到第一ADC142-1的输入端，以阻断其它ADC 142-2至142-m的操作的影响。其他阻断器132-2至132-m中的每一个阻断器连接到ADC 142-2至142-m中相应的一个ADC的输入端，以阻断其它ADC的操作的影响。

参照图2B，阻断电路130b可以包括一个或多个阻断器133-1和133-2，每个阻断器共同连接到至少两个ADC的输入端。虽然在图2B所示的示例性实施例中一个阻断器连接到两个ADC，但是本发明构思不限制于当前示例性实施例。例如，第一ADC 142-1至第m ADC142-m可以被分成至少两个组，并且阻断器133-1和133-2可以共同连接到至少两个组中相应的一个的ADC的输入端。

缓冲器190可以包括分别连接到第一ADC 142-1至第m ADC 142-m的第一存储器192-1至第m存储器192-m以及感测放大器194。根据列驱动器150的控制，第一存储器192-1至第m存储器192-m可以分别临时存储数字像素信号DP1至DPm，并且可以将数字像素信号DP1至DPm顺序地输出到感测放大器194。感测放大器194可以在将数字像素信号DP1至DPm输出到ISP 220之前感测和放大数字像素信号DP1至DPm中的每一个数字像素信号。ISP 220可以处理数字像素信号DP1至DPm。

图4是根据一些示例性实施例的图2A或2B所示的阻断电路130、ADC块140和斜波信号产生器160的示图。参照图4，斜坡信号产生器160可以包括产生斜坡信号Ramp的斜坡信号单元162以及缓冲并输出斜坡信号Ramp的斜坡信号缓冲器164。

ADC块140a包括第一ADC 142-1至第m ADC 142-m。第一ADC 142-1至第m ADC 142-m分别包括比较器143-1至143-m，并分别包括计数器144-1至144-m。输入电容器Cp可以连接到第一比较器143-1至第m比较器143-m中的每一个比较器的输入。

第一比较器143-1至第m比较器143-m可以接收斜坡信号Ramp作为一个输入，并且接收第一像素信号PS1至第m像素信号PSm中的一个像素信号作为另一个输入。第一比较器143-1至第m比较器143-m中的每一个比较器可以将斜坡信号Ramp与第一像素信号PS1至第m像素信号PSm中的一个像素信号进行比较，并且可以根据比较结果产生第一比较信号CS1至第m比较信号CSm中的一个比较信号。

第一计数器144-1至第m计数器144-m可以分别对从分别连接到第一比较信号CS1至第m比较信号CSm的第一比较器143-1至第m比较器143-m分别接收的一比较信号CS1至第m比较信号CSm进行计数，并且可以分别输出数字像素信号DP1至DPm。数字像素信号DP1至DPm可以被存储在缓冲器190中。

阻断电路130a可以包括第一缓冲器132-1至第m缓冲器132-m，其可以分别与第一比较器143-1至第m比较器143-m相应。第一缓冲器132-1至第m缓冲器132-m可以连接在斜坡信号缓冲器164和各自的比较器143-1至143m之间。

图5是根据另一示例性实施例的图2A或2B所示的阻断电路130、ADC块140和斜波信号产生器160的示图。图5所示的斜波信号产生器160的结构和操作与图4所示的斜波信号产生器160的结构和操作相同。图5所示的ADC块140b的操作与图4所示的ADC块140a的操作相同。

阻断电路130b可以包括第一缓冲器133-1和第二缓冲器和133-2。第一缓冲器133-1和第二缓冲器和133-2中的每一个缓冲器可以共同连接到第一比较器143-1至第m比较器143-m中的至少两个比较器。例如，如图5通过举例的方式所示，第一缓冲器133-1可以连接在斜坡信号缓冲器164与第一比较器143-1至第三比较器143-3的各个输入端之间，以及第二缓冲器133-2可以连接在斜坡信号缓冲器164与第四比较器143-4至第六比较器143-6的各个输入端之间。如上所述，第一比较器143-1至第m比较器143-m可以被划分成三个比较器的组，一个缓冲器133-1或133-2可以共同连接到一个组的输入端，但是本发明构思不限制于当前示例性实施例。在其它示例性实施例中，可以改变每个组中的ADC或比较器的数量。

图6是根据一些示例性实施例的图4或图5所示的缓冲器的电路图。图6所示的缓冲器132a是图4所示的缓冲器132-1至132-m中的一个缓冲器或图5所示的缓冲器133-1和133-2中的一个缓冲器的代表性示例。

参照图4至图6，缓冲器132a可以包括N沟道金属氧化物半导体(NMOS)晶体管135a和电流源137a。NMOS晶体管135a连接在电源电压VDD和相应比较器143的输入端之间(例如，NMOS晶体管135a的漏极连接到电源电压VDD且NMOS晶体管135a的源极连接到相应比较器的输入端)，并且具有接收斜坡信号Ramp的栅极。电流源137a可以连接在比较器143的输入端和接地电压之间。接地电压可以是零电压或非零电压。

图7是根据另一示例性实施例的图4或图5所示的缓冲器的电路图。图7所示的缓冲器132b是图4所示的缓冲器132-1至132-m中的一个缓冲器或图5所示的缓冲器133-1和133-2中的一个缓冲器的代表性示例。

参照图4、图5和图7，缓冲器132b可以包括P沟道金属氧化物半导体(PMOS)晶体管135b和电流源137b。PMOS晶体管135b连接在相应比较器143的输入端和接地电压之间(例如，PMOS晶体管135b的漏极连接到相应比较器的输入端且PMOS晶体管135b的源极连接到接地电压)，并且具有接收斜坡信号Ramp的栅极。电流源137b可以连接在电源电压VDD和比较器143的输入端之间。

图8A是根据另一示例性实施例的图4或图5所示的缓冲器的电路图。图8所示的缓冲器132c是图4所示的缓冲器132-1至132-m中的一个缓冲器或图5所示的缓冲器133-1和133-2中的一个缓冲器的代表性示例。参照图4、图5和图8，缓冲器132c可以被实现为模拟缓冲器，该模拟缓冲器具有接收斜坡信号Ramp的第一输入端和连接到输出端子的第二输入端。

图8B是图8A所示的缓冲器132c的详细电路图。参照图8A和图8B，缓冲器132c包括第一PMOS晶体管PT1和第二PMOS晶体管PT2、第一NMOS晶体管NT1和第二NMOS晶体管NT2以及电流源CS。

第一PMOS晶体管PT1连接在电源电压VDD和第一节点N1之间，例如，第一PMOS晶体管PT1的漏极连接到电源电压VDD且第一PMOS晶体管PT1的源极连接到第一节点N1。第一PMOS晶体管PT1的栅极连接到第二PMOS晶体管PT2的栅极和第一节点N1。第二PMOS晶体管PT2连接在电源电压VDD和第二节点N2之间，例如，第二PMOS晶体管PT2的漏极连接到电源电压VDD且第二PMOS晶体管PT2的源极连接到第二节点N2。第二PMOS晶体管PT2的栅极连接到第一PMOS晶体管PT1的栅极。

第一NMOS晶体管NT1连接在第一节点N1和共同节点N3之间(例如，第一NMOS晶体管NT1的漏极连接到第一节点N1且第一NMOS晶体管NT1的源极连接到第三节点N3)，并通过其栅极接收斜坡信号Ramp。第二NMOS晶体管NT2连接在第二节点N2与共同节点N3之间，例如，第二NMOS晶体管NT2的漏极连接到第二节点N2且第二NMOS晶体管NT2的源极连接到第三节点N3。第二NMOS晶体管NT2的栅极连接到相应ADC的输入端和第二节点N2。电流源CS连接在公共节点N3和接地电压之间。

如上所述，从斜坡信号产生器160产生的斜坡信号Ramp不直接输入到各个ADC142-1至142-m的比较器143-1至143-m，而是通过缓冲器132-1至132-m或133-1和133-2输入到各个ADC 142-1至142-m的比较器143-1至143-m。因此，虽然比较器143-1至143-m中的每一个比较器将斜坡信号Ramp与相应像素信号PS进行比较，但是保护每个比较器受到相邻比较器的操作的影响。将参照图9A和9B描述这种效果。

图9A和图9B是示出比较示例中的斜坡信号Ramp的波形的曲线图。详细地，图9A示出不使用阻断电路130时的斜坡信号Ramp，图9B示出图9A所示的斜坡信号Ramp的一部分AR1的放大波形。

参照图9A和图9B，即使由一个斜坡信号产生器160产生斜坡信号Ramp，斜坡信号Ramp的斜率可以随着像素信号PS1至PSm的分布而变化。详细地，斜坡信号Ramp的部分的斜率可以随着像素信号PS1至PSm的总数“m”之中暗信号与白信号的比率而变化。

例如，假设“m”为4000。当像素信号PS1至PSm之中暗信号与白信号的比率是1：4(例如，存在800个暗信号和3200个白信号)时，斜坡信号Ramp可以具有L1的斜率(参见图9B)。当像素信号PS1至PSm之中暗信号与白信号的比率是4:1(例如，存在3200个暗信号和800个白信号)时，斜坡信号Ramp可以具有L5的斜率。然而，图9A和9B仅示出示例性曲线图，并且根据图9A和9B所示，相对于暗信号与白信号的比率，斜率的改变可以不同。

如上所述，斜坡信号Ramp的部分的斜率根据像素信号PS1至PSm中包括多少暗信号或白信号而变化。这种变化是由于比较器143-1至143-m的决定之前和之后输入电容的变化，比较器143-1至143-m中的输入电容的变化对斜坡信号产生器160施加影响，改变斜坡信号产生器160的负载。例如，当在像素信号PS1至PSm之中混合暗信号和白信号时，在比较器143-1至143-m中的每一个比较器决定暗信号或白信号之前和之后，比较器143-1至143-m中的每一个比较器的输入电容变化，从而改变斜波信号产生器160的负载。

当斜坡信号Ramp的斜率随着像素信号PS1至PSm的分布而变化时，如图9A和9B所示，斜坡信号Ramp的线性劣化，这导致ADC线性的劣化。其结果是，会发生噪声。

此外，当阻断电路130不存在时，斜坡信号产生器160直接驱动比较器143-1至143-m。在这种情况下，斜坡信号产生器160的输出端的寄生电容显著增加，因此，斜坡信号Ramp的建立时间也增加。

然而，根据一些示例性实施例，提供了阻断电路130，使得斜坡信号产生器160不直接驱动比较器143-1至143-m。因此，斜坡信号产生器160的输出端的寄生电容减小，因此，斜坡信号Ramp的稳定时间也减少。另外，阻断电路130防止比较器143-1至143-m的输入电容的变化引起的斜波信号产生器160的负载的变化。

换句话说，阻断电路130防止比较器143-1至143-m的比较操作引起的输入电容的变化影响斜坡信号产生器160。因此，即使像素信号PS1至PSm的分布变化，斜坡信号Ramp的斜率也不改变，并且因此，斜坡信号Ramp的线性增加。其结果是，ADC的线性增加，因此图像品质提高。

在最近的技术规格中，图像传感器100，100a或100b可以至少具有一千万像素和GHz的计数器速度(即，操作频率)。斜坡信号Ramp的非线性和/或ADC的非线性对于图像品质的影响在这种至少具有一千万像素和GHz的高计数器速度的图像传感器中远远大于具有较少像素和较低计数器速度的图像传感器。因此，示例性实施例在最近最新的图像传感器中增加斜坡信号Ramp的线性和/或ADC的线性，从而提高图像品质。

图10是根据一些示例实施例的包括图像传感器的电子系统的框图。参照图10，电子系统1000可以由数据处理设备(诸如，移动电话、个人数字助理(PDA)、便携式媒体播放器(PMP)、IP TV或者可以使用或支持MIPI接口的智能电话)来实现。电子系统1000包括应用处理器1010、图像传感器100和显示器1050。

包括在应用处理器1010中的相机串行接口(CSI)主机1012通过CSI与包括在图像传感器100中的CSI装置1041执行串行通信。例如，光学解串器(DES)可以在CSI主机1012中实现，并且光学串行器(SER)可以在CSI装置1041中实现。

包括在应用处理器1010中的显示串行接口(DSI)主机1011通过DSI与包括在显示器1050中的DSI装置1051执行串行通信。例如，光学串行器可以在DSI主机1011中实现，光学解串器可以在DSI装置1051中实现。

电子系统1000还可以包括与应用处理器1010通信的射频(RF)芯片1060。电子系统1000的物理层(PHY)1013和RF芯片1060的PHY 1061根据MIPI DigRF标准彼此进行数据通信。电子系统1000还可以包括GPS 1020、存储装置1070、麦克风(MIC)1080、DRAM 1085和扬声器1090中的至少一个元件。电子系统1000可以使用Wimax(全球微波接入互操作性)1030，WLAN(无线LAN)1031和/或UWB(超宽带)1032等进行通信。

图11是根据一些示例性实施例的包括图像传感器100的图像处理系统1100的框图。参照图11，图像处理系统1100可以通过移动电话、个人数字助理(PDA)、便携式媒体播放器(PMP)、IP TV或智能手机来实现，但是示例性实施例并不限于这些。图像处理系统1100可以包括处理器1110、存储器1120、图像传感器100、显示器1130以及接口(I/F)1140。

处理器1110可以控制图像传感器100的操作。处理器1110可以是一个或多个微处理器。

存储器1120可以存储用于根据处理器1110的控制来通过总线1150控制图像传感器100的操作的程序。存储器1120还可以存储图像。处理器1110可以访问存储器1120并执行该程序。存储器1120可以被形成为非易失性存储器。

在处理器1110的控制下，图像传感器100可以生成图像信息。图像传感器100可以被实现为相机模块的一部分。

显示器1130可以从处理器1110或存储器1120接收图像，并且在显示器(例如，液晶显示器(LCD)或有源矩阵有机发光二极管(AMOLED)显示器)上显示图像。I/F 1140可以形成为用于二维或三维图像的输入和输出。I/F1140可以被实现为无线I/F。

本发明总体构思也可以被体现为存储在计算机可读介质上并且由处理器或计算机执行的计算机可读代码。计算机可读记录介质是可以将数据存储为可以由计算机系统读取的程序的任何数据存储装置。计算机可读记录介质的示例包括只读存储器(ROM)，随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储装置。

计算机可读记录介质还可以分布在网络耦合的计算机系统，从而计算机可读代码以分布方式被存储和执行。此外，程序员可以容易地分析实现当前总体发明构思的功能程序、代码和代码段。

如上所述，根据示例性实施例，图像传感器提高ADC的线性，从而提高图像信号的品质。

尽管已经具体示出和描述了示例性实施例，但是本领域的技术人员将理解，在不脱离所附权利要求限定的本发明构思的精神和范围的情况下，可以对其进行形式和细节的各种改变。

Claims

1.一种图像传感器，包括：

多个像素；

斜坡产生请，被配置为产生斜坡信号；

多个模数转换器，包括第一模数转换器、第二模数转换器、第三模数转换器和第四模数转换器；

第一缓冲器，包括被配置为接收所述斜坡信号的输入节点和连接到所述第一模数转换器和第二模数转换器的第一输出节点；

第二缓冲器，包括被配置为接收所述斜坡信号的输入节点和连接到所述第三模数转换器和第四模数转换器的第二输出节点；

连接到所述第一模数转换器和第一缓冲器的第一电容器、连接到所述第二模数转换器和第一缓冲器的第二电容器、连接到所述第三模数转换器和第二缓冲器的第三电容器、连接到所述第四模数转换器和第二缓冲器的第四电容器；以及

连接到所述第一模数转换器的第一计数器、连接到所述第二模数转换器的第二计数器、连接到所述第三模数转换器的第三计数器和连接到所述第四模数转换器的第四计数器，

其中，所述多个像素至少具有一千万个像素。

2.根据权利要求1所述的图像传感器，其中，所述第一缓冲器和所述第二缓冲器中的每一个包括电流源和连接到所述电流源的晶体管。

3.根据权利要求2所述的图像传感器，其中，所述晶体管是p型金属氧化物半导体晶体管。

4.根据权利要求2所述的图像传感器，其中，所述晶体管是n型金属氧化物半导体晶体管。

5.根据权利要求3所述的图像传感器，其中，所述电流源位于所述晶体管与电源电压之间。

6.根据权利要求3所述的图像传感器，其中，所述电流源位于所述晶体管与接地节点之间。

7.根据权利要求4所述的图像传感器，其中，所述电流源位于所述晶体管与电源电压之间。

8.根据权利要求4所述的图像传感器，其中，所述电流源位于所述晶体管与接地节点之间。

9.根据权利要求2所述的图像传感器，其中，所述第一计数器至第四计数器中的每一个的操作速度为至少1GHz。

10.一种图像传感器，包括：

多个像素，所述多个像素中的每一个是3T结构，所述3T结构包括连接到浮置扩散的重置晶体管、连接到所述浮置扩散的驱动晶体管以及连接到所述驱动晶体管的选择晶体管；

斜坡产生器，被配置为产生斜坡信号；

第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述第一晶体管至第四晶体管的每个栅极被配置为连接到所述斜坡产生器；

第一模数转换器、第二模数转换器、第三模数转换器和第四模数转换器，所述第一模数转换器至第四模数转换器被配置为连接到所述多个像素；

连接到所述第一模数转换器和第一晶体管的第一电容器、连接到所述第二模数转换器和第二晶体管的第二电容器、连接到所述第三模数转换器和第三晶体管的第三电容器、连接到所述第四模数转换器和第二晶体管的第四电容器；以及

连接到所述第一模数转换器的第一计数器、连接到所述第二模数转换器的第二计数器，连接到所述第三模数转换器的第三计数器、连接到第四模数转换器的第四计数器，

其中，所述第一计数器至第四计数器中的每一个的操作速度为至少1GHz。

11.根据权利要求10所述的图像传感器，其中，所述第一晶体管至第四晶体管是p型金属氧化物半导体晶体管。

12.根据权利要求10所述的图像传感器，其中，所述第一晶体管至第四晶体管是n型金属氧化物半导体晶体管。

13.根据权利要求11所述的图像传感器，其中，所述第一晶体管至第四晶体管连接至接地节点。

14.根据权利要求13所述的图像传感器，还包括：

第一电流源，连接到所述第一晶体管；

第二电流源，连接到所述第二晶体管；

第三电流源，连接到所述第三晶体管；以及

第四电流源，连接到所述第四晶体管。

15.根据权利要求14所述的图像传感器，其中，所述第一晶体管位于所述第一电流源与所述接地节点之间，

所述第二晶体管位于所述第二电流源与所述接地节点之间，

所述第三晶体管位于所述第三电流源与所述接地节点之间，

所述第四晶体管位于所述第四电流源与所述接地节点之间。

16.根据权利要求15所述的图像传感器，其中，所述多个像素至少具有一千万个像素。

17.根据权利要求12所述的图像传感器，其中，所述多个像素至少具有一千万个像素。

18.一种图像传感器，包括：

多个像素，所述多个像素中的每一个是5T结构，所述5T结构包括光电晶体管、连接至所述光电晶体管的传输晶体管、连接至浮置扩散的重置晶体管、连接至所述浮置扩散的驱动器晶体管和连接到所述驱动晶体管的连接晶体管；

斜坡信号产生器，被配置为产生斜坡信号；

第一模数转换器和第二模数转换器，所述第一模数转换器被配置为接收所述斜坡信号并连接到第一缓冲器，所述第二模数转换器被配置为接收所述斜坡信号并连接到与所述第一缓冲器不同的第二缓冲器；和

连接到所述第一模数转换器的第一计数器和连接到所述第二模数转换器的第二计数器，

其中，所述第一计数器至第二计数器中的每一个的操作速度为至少1GHz。

19.根据权利要求18所述的图像传感器，其中，各个缓冲器包括电流源和晶体管。

20.根据权利要求19所述的图像传感器，其中，所述晶体管是p型金属氧化物半导体晶体管。