CN111277273A - 一种基于delta-sigma的相位调制电路 - Google Patents

一种基于delta-sigma的相位调制电路 Download PDF

Info

Publication number
CN111277273A
CN111277273A CN202010200917.1A CN202010200917A CN111277273A CN 111277273 A CN111277273 A CN 111277273A CN 202010200917 A CN202010200917 A CN 202010200917A CN 111277273 A CN111277273 A CN 111277273A
Authority
CN
China
Prior art keywords
phase
stage
carry
accumulator
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010200917.1A
Other languages
English (en)
Inventor
曲明
廖春连
杨格亮
王旭东
范鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN202010200917.1A priority Critical patent/CN111277273A/zh
Publication of CN111277273A publication Critical patent/CN111277273A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种基于delta‑sigma的相位调制电路，属于集成电路领域的一种微电路结构，涉及一种用于频率综合器中实现相位调整的电路。本发明提对传统的mash1‑1‑1架构的delta‑sigma调制器进行改进，在此基础上增加了相位控制模块，能够对输出频率的相位进行编程，可以得到
Figure DDA0002419343360000011
的相位变化。本发明能够取代混频后移相器的功能，通过调整本振频率的相位，在混频前实现相位的调整，从而大幅缩小了电路规模和整体功耗，对于射频收发通道在频率移相和波束合成有重大意义。

Description

一种基于delta-sigma的相位调制电路
技术领域
本发明属于集成电路领域的一种微电路结构，涉及一种用于频率综合器中实现小数分频调制、相位调整及再同步功能。
背景技术
随着无线射频通信系统的不断发展,接收和发射的信号的频带越来越宽，对信号的质量的要求越来越高，而本振电路是无线射频收发电路设备的组成模块，起到的高频信号到基带信号变换，或是基带信号到高频信号变换的媒介作用，低噪声频率综合器的设计成为当前的热点研究方向。
在实际应用中，射频收发通道和频率综合器配合使用，有的是一个通道配合一个频率综合器使用，有的是多个通道配合一个频率综合器使用。在大规模相控阵雷达系统中，移相器是其中的关键模块，通过移相能够起到波束合成的作用，在雷达信号发射时，能够将整个功率都尽量集中在单一的一个窄波束中，以增加其探测距离和精确度；在雷达信号接收时，通过控制移相器改变每个天线接收到信号的相位，使得阵列上每个辐射元接收到的信号与目标方向“垂直”，达到与机械雷达扫描时转动雷达阵列面相同的作用。
特别是有源相控阵系统中，每个通道都会有一个移相器，占据了较大的功耗和面积。根据系统架构的特点，本发明提出了多个通道搭配一个频率源工作时，将移相功能放置在上混频和下混频之前。
发明内容
本发明所要解决的技术问题是旨在提出一种基于delta-sigma调制器的相位调整电路，可取代混频后移相器的功能，在混频前实现相位的调整。
本发明能够在射频收发通道中，通过调整本振频率的相位，达到输出信号相位移相的功能，从而大幅缩小了电路规模和整体功耗。
为了实现上述目的，本发明的技术解决方案为：
一种基于delta-sigma的相位调制电路，包括delta-Sigma调制器模块1和相位码产生和同步模块2；
所述的delta-Sigma调制器模块1包括三阶Mash1-1-1delta-sigma调制器，其由三个进位累加器、两个加法器和五个延迟单元Z-1组成，每级进位累加器包括输入端、反馈输入端、误差输出端和进位输出端；小数控制字输入到第一级进位累加器的输入端，每级进位累加器的误差输出端分别与相位码产生和同步模块2的同步信号输出端以及地端相连；第一级进位累加器的反馈输入端与相位码产生和同步模块2的相位控制字输出端相连；每级进位累加器的误差输出端经过一个延迟单元连接到各自的反馈输入端，每级进位累加器的误差输出端与下一级进位累加器的输入端相连接；第二级进位累加器的进位输出端、第三级进位累加器的进位输出端以及第三级进位累加器的进位输出端经过一个延迟单元Z-1再取负后分别与一个加法器相连，得到加法器的输出结果Y；第一级进位累加器的进位输出端、输出结果Y、以及Y经过一个延迟单元Z-1再取负后与一个加法器相连，得到三阶Mash1-1-1delta-sigma调制器的最终输出；
相位码产生和同步模块2的相位控制字输出端与delta-Sigma调制器模块1中第一级进位累加器的反馈输入端相连，用于输出设定的相位控制字，同步信号输出端分别与delta-Sigma调制器模块1中每一级进位累加器的误差输出端以及地端相连，用于控制每一阶进位累加器输出的复位。
其中，所述的相位码产生和同步模块2包括相位调整模块、同步模块以及三个开关；
相位调整模块与第一阶进位累加器的反馈输入端相连，用于输出设定的相位控制字；三个开关的一端分别一一对应与delta-Sigma调制器模块1中每一级进位累加器的误差输出端相连，另一端连接到地；同步模块分别与每个开关相连，用于输出同步信号控制开关的状态。
本发明相比现有技术的优点为：
本发明所研制的基于delta-sigma调制器的相位调整电路，较之前的传统delta-sigma调制器的基础上创新性提出了相位调整的功能，与其它移相器(无源移相器，有缘移相器)相比，具备相位调整精度高的特点。
附图说明
图1为传统射频通道中移相器应用的结构示意图；
图2为射频通道中基于带移相功能频率综合器应用的结构示意图；
图3为传统频率综合器结构示意图；
图4为传统delta-sigma调制器的结构示意图；
图5为本发明的带相位调整功能的delta-sigma调制器具体电路图；
图6为本发明的仿真结果。
具体实施方式
为了使本发明的目的、技术方案和应用优越性更加清楚明白，下面结合附图1-5对本发明的具体实施方式作进一步详细说明。
图1为传统射频通道中移相器应用的结构示意图，射频差分信号输入到低噪声放大器中，低噪声放大器输出信号和频率综合器输出的信号进行混频，移相器对混频器输出频率的相位进行调整。
图2为射频通道中基于带移相功能频率综合器应用的结构示意图，根据信号混频的基本原理，
Figure BDA0002419343340000041
也可以在混频前进行移相，设定射频输出信号为Acosω1t，频率综合器产生载波信号为Bcosω2t，对载波信号进行移相Δω，得到Bcos(ω2+Δω)t，再和射频输出信号Acosω1t混频，混频后信号为
Figure BDA0002419343340000042
Figure BDA0002419343340000043
因此，在混频前移相也可以混频后相应的信号发生同等的相位变化。
图3为传统频率综合器结构示意图，主要包括检相器，电荷泵，滤波器，振荡器，反馈分频，△Σ调制器等电路，首先，鉴频鉴相器把输入参考频率和反馈频率进行比较，电荷泵把鉴频鉴相器输出相位差转化成电压信号输出给环路滤波器进行滤波，最终送给压控振荡器，输出的频率再通过可编程分频器反馈到鉴频鉴相器，△Σ调制器对可编程分频器进行动态调制，实现小数频率的产生，这就完成了锁相环的功能。
图4为传统Delta-Sigma调制器的结构示意图，主要是由加法器，进位累加器，延迟单元组成，首先根据Z变换的知识可知，Z-1描述的是单位时间延时，X[n]*Z-1＝X[n-1]，1-Z-1表示的是微分，X[n]*(1-Z-1)＝X[n]-X[n-1]，可得Y[n]＝C1+C2*(1-Z-1)+C3*(1-Z-1)2，根据一阶Sigma-Delta调制器的传输函数，C[n]＝X[n]+e[n]*(1-Z-1)，可以得到C1＝X[n]+e1[n]*(1-Z-1)，C2＝e2[n]*(1-Z-1)-e1[n]，C3＝e3[n]*(1-Z-1)-e2[n]，带入到Y[n]表达式，可得最终表达式，Y[n]＝X[n]+e3[n]*(1-Z-1)3，输出等于输入与最后一级的量化误差的和，并且最后一级的量化误差是经过高阶整形的。
图5本发明的带相位调整功能的delta-sigma调制器具体电路图，主要包括两部分功能，1是delta-Sigma调制器模块，2是相位码产生和同步模块；
delta-Sigma调制器模块1包括三阶Mash1-1-1delta-sigma调制器，其由三个进位累加器、两个加法器和五个延迟单元Z-1组成，每级进位累加器包括输入端、反馈输入端、误差输出端和进位输出端；小数控制字输入到第一级进位累加器的输入端，每级进位累加器的误差输出端分别与相位码产生和同步模块2的同步信号输出端以及地端相连；第一级进位累加器的反馈输入端与相位码产生和同步模块2的相位控制字输出端相连；每级进位累加器的误差输出端经过一个延迟单元连接到各自的反馈输入端，每级进位累加器的误差输出端与下一级进位累加器的输入端相连接；第二级进位累加器的进位输出端、第三级进位累加器的进位输出端以及第三级进位累加器的进位输出端经过一个延迟单元Z-1再取负后分别与一个加法器相连，第二级累加器的进位输出C2和第三级累加器的进位输出C3相加的结果，减去第三级累加器进位输出经过一个延迟Z-1后的结果，得到输出Y；第一级进位累加器的进位输出端、输出结果Y、以及Y经过一个延迟单元Z-1再取负后与一个加法器相连，第一级累加器的进位输出C1与Y相加的结果，减去Y经过一个延迟Z-1的结果，得到三阶Mash1-1-1delta-sigma调制器的最终输出；主要应用在小数频率锁相环中，实现小数频率的输出，同时将delta-sigma调制器在量化过程中引入的量化噪声搬移到高频部分，降低近端带内的量化噪声。
相位码产生和同步模块2的相位控制字输出端与delta-Sigma调制器模块1中第一级进位累加器的反馈输入端相连，用于输出设定的相位控制字，同步信号输出端分别与delta-Sigma调制器模块1中每一级进位累加器的误差输出端以及地端相连，用于控制每一阶进位累加器输出的复位。该部分工作时，同步模块第一次触发，输出同步脉冲，等待一定时间，确保锁相环环路已经锁定，输出的频率稳定；同步模块第二次触发，delta-Sigma调制器模块完成清零动作，其中delta-Sigma调制器模块实现对输入信号进行求微分，求和及量化的过程，累加量化过程会产生一个量化误差，输出一个离散的序列信号，就是输入信号和量化噪声高通滤波后结果的叠加，是对输入信号的离散预测。然后将预事先设定好的相位值由相位码产生模块载入到Delta-Sigma调制器模的第一阶累加器的反馈输入端，之后在锁相环环路的负反馈作用下，在不改变锁相环锁定输出频率的情况下，利用第一阶量化器的积分功能调整delta-Sigma调制器模块输出的序列顺序，实现输出相位的调整。
图6为本发明的仿真结果，相位差为-90°情况下，相位可编程及再同步仿真结果(相位差范围被归一化到[0,1])，相位根据设定的初始的值P[n]，锁相环锁定后，在1.298ms处，相位偏差为250mV，即
Figure BDA0002419343340000071
从实现原理上讲，该部分工作时，同步模块第一次触发，输出同步脉冲，等待一定时间(可配置)，确保环路已经锁定；第二次触发，delta-Sigma调制器清零，将已经设定好的相位值(由相位调整模块决定)载入delta-Sigma调制器的第一阶量化器，之后在环路的负反馈作用下，利用第一阶量化器的积分功能实现输出相位再同步。不同锁相环之间载入的相位差值即为最终稳定状态下两个锁相环输出的相位差。这种做法依赖的基本原理是，锁相环环路的负反馈作用使得输出瞬态相位不会完全等同于delta-Sigma调制器的瞬态值，而是在小数分频的计数频率(或者说相位累加)下上下波动(波动即意味着delta-Sigma调制器导致的量化噪声)。而delta-Sigma调制器第一级进位累加器的累加结果得到的相位偏差θ，也就是当前相位(同样地，存在一定偏差，而偏差就是量化噪声)，而当我们去强制设定这个相位时，环路会使得输出相位逐渐接近这一设定值，并最终实现二者相等(当然，存在量化噪声引起的偏差)，即实现相位可编程及再同步。
从Z域可以得到，第一级累加器反馈初始值变为了P[n]，所以C1＝X[n]+P[n]+e1[n]*(1-Z-1)，C2＝e2[n]*(1-Z-1)-e1[n]，C3＝e3[n]*(1-Z-1)-e2[n]，可得Y[n]＝X[n]+P[n]+e3[n]*(1-Z-1)3，可以看到只是初始值发生了变化，噪声整形效果没有变。
相位偏差：
Figure BDA0002419343340000081
其中c[i]为累加器的进位信号，N.F为分频器的分频比，.F为分频比的小数部分。
相对于传统的delta-sigma调制器电路，创新性的利用delta-sigma调制器的特点，增加了相位控制和同步模块，同时增加了相应的控制模块，从而实现输出频率相位的调整。
以上结合附图的实施例描述，旨在便于理解本发明的创新实质，但并非以此来限制本发明多样性的实施方式及要求的权利要求保护范围。但凡理解本发明，并根据上述实施例进行的等效结构变化或构件替换，能够实现相同目的和效果的设计，均应视为对本专利申请保护内容的侵犯。

Claims (2)

1.一种基于delta-sigma的相位调制电路，包括delta-Sigma调制器模块(1)，其特征在于：还包括相位码产生和同步模块(2)；
所述的delta-Sigma调制器模块(1)包括三阶Mash1-1-1delta-sigma调制器，其由三个进位累加器、两个加法器和五个延迟单元Z-1组成，每级进位累加器包括输入端、反馈输入端、误差输出端和进位输出端；小数控制字输入到第一级进位累加器的输入端，每级进位累加器的误差输出端分别与相位码产生和同步模块(2)的同步信号输出端以及地端相连；第一级进位累加器的反馈输入端与相位码产生和同步模块(2)的相位控制字输出端相连；每级进位累加器的误差输出端经过一个延迟单元连接到各自的反馈输入端，每级进位累加器的误差输出端与下一级进位累加器的输入端相连接；第二级进位累加器的进位输出端、第三级进位累加器的进位输出端以及第三级进位累加器的进位输出端经过一个延迟单元Z-1再取负后分别与一个加法器相连，得到加法器的输出结果Y；第一级进位累加器的进位输出端、输出结果Y、以及Y经过一个延迟单元Z-1再取负后与一个加法器相连，得到三阶Mash1-1-1delta-sigma调制器的最终输出；
相位码产生和同步模块(2)的相位控制字输出端与delta-Sigma调制器模块(1)中第一级进位累加器的反馈输入端相连，用于输出设定的相位控制字，同步信号输出端分别与delta-Sigma调制器模块(1)中每一级进位累加器的误差输出端以及地端相连，用于控制每一阶进位累加器输出的复位。
2.根据权利要求1所述的基于delta-sigma的相位调制电路，其特征在于：相位码产生和同步模块(2)包括相位调整模块、同步模块以及三个开关；
相位调整模块与第一阶进位累加器的反馈输入端相连，用于输出设定的相位控制字；三个开关的一端分别一一对应与delta-Sigma调制器模块(1)中每一级进位累加器的误差输出端相连，另一端连接到地；同步模块分别与每个开关相连，用于输出同步信号控制开关的状态。
CN202010200917.1A 2020-03-20 2020-03-20 一种基于delta-sigma的相位调制电路 Pending CN111277273A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010200917.1A CN111277273A (zh) 2020-03-20 2020-03-20 一种基于delta-sigma的相位调制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010200917.1A CN111277273A (zh) 2020-03-20 2020-03-20 一种基于delta-sigma的相位调制电路

Publications (1)

Publication Number Publication Date
CN111277273A true CN111277273A (zh) 2020-06-12

Family

ID=71002576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010200917.1A Pending CN111277273A (zh) 2020-03-20 2020-03-20 一种基于delta-sigma的相位调制电路

Country Status (1)

Country Link
CN (1) CN111277273A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098500A (zh) * 2021-04-09 2021-07-09 成都通量科技有限公司 一种基于小数锁相环频率综合器的新型调制器
CN113848380A (zh) * 2021-10-22 2021-12-28 深圳市兆驰数码科技股份有限公司 功率检测电路及方法、直流和相位的检测系统及方法
CN116192128A (zh) * 2023-05-04 2023-05-30 泛升云微电子(苏州)有限公司 相位调整电路、σ-δ调制器、芯片及相位调整方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098500A (zh) * 2021-04-09 2021-07-09 成都通量科技有限公司 一种基于小数锁相环频率综合器的新型调制器
CN113098500B (zh) * 2021-04-09 2022-07-12 成都通量科技有限公司 一种基于小数锁相环频率综合器的新型调制器
CN113848380A (zh) * 2021-10-22 2021-12-28 深圳市兆驰数码科技股份有限公司 功率检测电路及方法、直流和相位的检测系统及方法
CN113848380B (zh) * 2021-10-22 2023-10-20 深圳市兆驰数码科技股份有限公司 功率检测电路及方法、直流和相位的检测系统及方法
CN116192128A (zh) * 2023-05-04 2023-05-30 泛升云微电子(苏州)有限公司 相位调整电路、σ-δ调制器、芯片及相位调整方法

Similar Documents

Publication Publication Date Title
CN111277273A (zh) 一种基于delta-sigma的相位调制电路
JP5546812B2 (ja) デルタ−シグマ・ディジタル／アナログ・コンバータ付きの効率的ハードウェアのトランシーバ
US6823033B2 (en) ΣΔdelta modulator controlled phase locked loop with a noise shaped dither
US7499689B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
CN101958710A (zh) 锁相环电路和通信装置
US20050266805A1 (en) Digital delta sigma modulator and applications thereof
GB2440622A (en) Transceiver
KR20060045139A (ko) 델타 시그마 변조형 분수 분주 ｐｌｌ 주파수 신시사이저,및 무선 통신 장치
EP1277286B1 (en) Personal communications device with gps receiver and comon clock source
CN111245472B (zh) 射频收发芯片、针对射频收发芯片的同步系统及方法
CN112929022A (zh) 全数字锁相环系统及全数字锁相环的频率校准方法
US20100073095A1 (en) Frequency Synthesizer and Radio Transmitting Apparatus
CN1996762A (zh) 一种分数分频器
Talarico et al. A high precision phase control unit for DDS-based PLLs for 2.4-GHz ISM band applications
CN116318122A (zh) 一种超宽带小型化便携式信号源
CN102882524B (zh) 多输入多输出系统及其形成方法
CN211018810U (zh) 一种基于delta-sigma的相位调制电路
Yu et al. Fast-locking all-digital phase-locked loop with digitally controlled oscillator tuning word estimating and presetting
US20090128204A1 (en) Time delay apparatus
JP2013187697A (ja) 周波数シンセサイザ，フェーズドアレイ送信機および電力増幅回路
CN215818135U (zh) 跳频频率源及通信装置
US6490440B1 (en) Digital transmitter circuit and method of operation
Gatti et al. Design of frequency synthesizer for wireless communication
KR101208041B1 (ko) 광대역 주파수 합성을 위한 소형 주파수 합성기
Liu et al. A 1Mb/s 2.86% EVM GFSK modulator based on ΔΣ BB-DPLL without background digital calibration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210512

Address after: 050081 special integrated circuit and Application Software Department of No.54 Institute, no.589 Zhongshan West Road, Shijiazhuang City, Hebei Province

Applicant after: NO.54 INSTITUTE OF CHINA ELECTRONICS SCIENCE & TECHNOLOGY Group

Applicant after: XIDIAN University

Address before: 050081 special integrated circuit and Application Software Department of No.54 Institute, no.589 Zhongshan West Road, Shijiazhuang City, Hebei Province

Applicant before: NO.54 INSTITUTE OF CHINA ELECTRONICS SCIENCE & TECHNOLOGY Group